JP5326823B2 - 配線基板およびそれを用いた電子部品の実装構造 - Google Patents

配線基板およびそれを用いた電子部品の実装構造 Download PDF

Info

Publication number
JP5326823B2
JP5326823B2 JP2009129022A JP2009129022A JP5326823B2 JP 5326823 B2 JP5326823 B2 JP 5326823B2 JP 2009129022 A JP2009129022 A JP 2009129022A JP 2009129022 A JP2009129022 A JP 2009129022A JP 5326823 B2 JP5326823 B2 JP 5326823B2
Authority
JP
Japan
Prior art keywords
length
region
electronic component
land
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009129022A
Other languages
English (en)
Other versions
JP2010278213A (ja
Inventor
陽一 早瀬
潔 神谷
拓也 作田
竜樹 草野
透 室脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009129022A priority Critical patent/JP5326823B2/ja
Publication of JP2010278213A publication Critical patent/JP2010278213A/ja
Application granted granted Critical
Publication of JP5326823B2 publication Critical patent/JP5326823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、下面電極を備えた第1電子部品および当該下面電極と大きさの異なる下面電極を備えた第2電子部品の少なくともいずれか一方がはんだ付けされるランドを備えた配線基板およびそれを用いた電子部品の実装構造に関するものである。
従来より、下面電極を有する電子部品がはんだ付けされるランドを備えた配線基板が知られている。このような配線基板では、電子部品をはんだ付けするときに、はんだペーストが必要以上に濡れ広がり、はんだペーストの表面張力により電子部品が位置ずれすることを抑制するために、ランドは下面電極に対応する形状とされている。したがって、設計変更等により、この電子部品の代わりに、当該電子部品の下面電極と異なる大きさの下面電極を有する電子部品をはんだ付けする場合には、ランドパターンを変更した新たな配線基板を用意しなければならないことになる。
そこで、例えば、特許文献1には、下面電極の大きさの異なる第1、第2電子部品を同一パターンのランドにはんだ付けすることができる配線基板が開示されている。図8(a)は従来の配線基板に第1電子部品をはんだ付けするときの斜視模式図、図8(b)は従来の配線基板に第2電子部品をはんだ付けするときの斜視模式図である。
図8(a)および(b)に示されるように、第1電子部品J20には大型下面電極J21が備えられており、第2電子部品J30には小型下面電極J31が備えられている。そして、配線基板J10に備えられているランドJ11のうち、大型下面電極J31および小型下面電極J21がはんだ付けされるランドJ11は、内側領域J11aと外側領域J11bとに分割された構成とされている。
このような配線基板J10では、第1電子部品J20が配線基板J10にはんだ付けされるときには、大型下面電極J21が内側領域J11aおよび外側領域J11bに跨ってはんだ付けされる。そして、第2電子部品J30が配線基板J10にはんだ付けされるときには、小型下面電極J31が内側領域J11aのみにはんだ付けされる。すなわち、第2電子部品J30をはんだ付けするときには、はんだペーストは内側領域J11aのみを濡れ広がることになる。
したがって、第2電子部品J30を内側領域J11aと外側領域J11bとに分割されたランドJ11にはんだ付けする場合には、そのように分割されていないものにはんだ付けする場合と比較して、位置ずれが抑制される。このため、このような配線基板J10では、同一パターンのランドJ11に第1、第2電子部品J20、30をはんだ付けすることができ、第1電子部品J20の代わりに第2電子部品J30をはんだ付けすることになっても配線基板J10を共用することができるため、ランドパターンを変更した新たな配線基板を用意する必要はない。
特開平6−350243号公報
上記特許文献1の配線基板では、ランドが内側領域および外側領域を有した構成とされているため、大型下面電極を有する第1電子部品と、小型下面電極を有する第2電子部品とを、第2電子部品の位置ずれを抑制しつつ、同一パターンのランドにはんだ付けすることができる。しかしながら、上記特許文献1には、下面電極とランドとの具体的な対応関係については何ら記載されていない。このため、例えば、第2電子部品に備えられる小型下面電極が内側領域の大きさよりも大幅に小さい場合には、はんだペーストが内側領域を濡れ広がることにより、はんだペーストの表面張力にて小型下面電極が内側領域を移動することになる。すなわち、第2電子部品の位置ずれを十分に抑制することができないという問題がある。
また、下面電極の大きさの異なる第1、第2電子部品を同じ配線基板にはんだ付けする場合も同様に、ランドに配置されるはんだペーストが必要以上に濡れ広がることにより第1、第2電子部品が位置ずれすることを抑制したいという要望から、ランドを各下面電極に対応する形状としている。
しかしながら、このような配線基板では、次のような問題がある。例えば、第1、第2電子部品としてダイオードを含むものを用い、設計変更等により、回路を維持した状態で第1、第2電子部品の配置場所のみを入れ替えることになった場合には電子部品の実装工程が増加することになる。新たに各下面電極の大きさに対応するランドを備えた配線基板を用意しなければならず、また、はんだ付けされる際に使用されるメタルマスクも新たに用意しなければならないためである。
そこで、上記特許文献1を適用し、内側領域と外側領域とに分割されたランドを複数備えることにより、第1、第2電子部品を同一パターンのランドにはんだ付けすることも考えられる。しかしながら、上記のように特許文献1には、下面電極とランドとの具体的な対応関係について何ら記載されていないため、第1、第2電子部品の位置ずれを十分に抑制することができない場合がある。
本発明は上記点に鑑みて、下面電極の大きさの異なる第1、第2電子部品を同じ配線基板にはんだ付けするときに、第1、第2電子部品の位置ずれを抑制しつつ、第1、第2電子部品の実装工程を増加することなく、設計変更に対応できる配線基板およびそれを用いた電子部品の実装構造を提供することを第1の目的とする。そして、下面電極の大きさの異なる第1、第2電子部品を別の配線基板にはんだ付けするときに、第1、第2電子部品の位置ずれを抑制しつつ、共用することのできる配線基板およびそれを用いた電子部品の実装構造を提供することを第2の目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1方向に配列された二つのランド(11)を複数組有し、第1方向に配列された二つの第1下面電極(21)を備えている第1電子部品(20)と、第1方向に配列され、第1方向と垂直な方向の第2方向の長さが第1下面電極(21)より短くされている二つの第2下面電極(31)を備え、第2下面電極(31)の間の第1方向の長さが第1下面電極(21)の間の第1方向の長さに一致する長さとされていると共に第1電子部品(20)と同一形状の第2電子部品(30)と、が異なる二つのランド(11)にそれぞれはんだ付けされる配線基板において、次の点を特徴としている。
すなわち、ランド(11)は、第1領域(12)および第2領域(13)を備えており、第1下面電極(21)が第1領域(12)および第2領域(13)に配置されると共に、第2下面電極(31)が第1領域(12)のみに配置され、第1下面電極(21)を第1領域(12)および第2領域(13)にはんだ付けすると共に、第2下面電極(31)を第1領域(12)にはんだ付けするときに、第1領域(12)に配置されたはんだペースト(14)が第2領域(13)に濡れ広がることを抑制し、第2領域(13)に配置されたはんだペースト(14)が第1領域(12)に濡れ広がることを抑制する堰止手段(15)を第1領域(12)と第2領域(13)との間に備え、ランド(11)のうち第2方向の長さは第1下面電極(21)のうち第2方向の長さに一致する長さとされており、第1領域(12)のうち第2方向の長さは第2下面電極(31)のうち第2方向の長さに一致する長さとされ、二つのランド(11)の間の第1方向の長さは第1、第2下面電極(21、31)の間の第1方向の長さに一致する長さとされており、二つのランド(11)それぞれには、堰止手段(15)が、対向するランド(11)に相対する一辺と反対側の一辺から相対する一辺に向かって配置されていることを特徴としている。
このような配線基板では、二つのランド(11)の間の第1方向の長さは、第1、第2下面電極(21、31)の間の第1方向の長さに一致する長さとされている。このため、第1、第2電子部品(20、30)をはんだ付けするときに、二つのランド(11)に配置されたはんだペースト(14)が、第1方向のうち互いのランド(11)に向かう方向に濡れ広がることを抑制することができ、第1、第2電子部品(20、30)が第1方向に位置ずれすることを抑制することができる。また、ランド(11)の第2方向の長さは第1電子部品(20)の第2方向の長さに対応する長さとされており、第1領域(12)の第2方向の長さは第2電子部品(30)の第2方向の長さに一致する長さとされている。このため、第1、第2電子部品(20、30)をはんだ付けするときに、ランド(11)に配置されたはんだペースト(14)がそれぞれ第2方向に濡れ広がることを抑制することができ、第1、第2電子部品(20、30)が第2方向に位置ずれすることを抑制することができる。
また、このような配線基板では、第1電子部品(20)と第2電子部品(30)とが同一パターンのランド(11)にはんだ付けされる。このため、例えば、回路を維持した状態で第1、第2電子部品(20、30)の配置場所を入れ替える場合、新たな配線基板を用意する必要はなく、メタルマスクを新たに用意する必要もないため、実装工程を増加させることなく、設計変更に対応することができる。
請求項2に記載の発明では、第1方向に配列された二つのランド(11)を有し、第1方向に配列された二つの第1下面電極(21)を備えている第1電子部品(20)と、第1方向に配列され、第1方向と垂直な方向の第2方向の長さが第1下面電極(21)より短くされている二つの第2下面電極(31)を備え、第2下面電極(31)の間の第1方向の長さが第1下面電極(21)の間の第1方向の長さに一致する長さとされていると共に第1電子部品(20)と同一形状の第2電子部品(30)と、のいずれか一方が二つのランド(11)にはんだ付けされる配線基板において、次の点を特徴としている。
すなわち、ランド(11)は、第1領域(12)および第2領域(13)を備えており、第1下面電極(21)が第1領域(12)および第2領域(13)に配置され、または第2下面電極(31)が第1領域(12)に配置され、第1下面電極(21)を第1領域(12)および第2領域(13)にはんだ付けするとき、または第2下面電極(31)を第1領域(12)にはんだ付けするときに、第1領域(12)に配置されたはんだペースト(14)が第2領域(13)に濡れ広がることを抑制し、第2領域(13)に配置されたはんだペースト(14)が第1領域(12)に濡れ広がることを抑制する堰止手段(15)を第1領域(12)と第2領域(13)との間に備え、ランド(11)のうち第2方向の長さは第1下面電極(21)のうち第2方向の長さに一致する長さとされており、第1領域(12)のうち第2方向の長さは第2下面電極(31)のうち第2方向の長さに一致する長さとされ、二つのランド(11)の間の第1方向の長さは第1、第2下面電極(21、31)の間の第1方向の長さに一致する長さとされており、二つのランド(11)それぞれには、堰止手段(15)が、対向するランド(11)に相対する一辺と反対側の一辺から相対する一辺に向かって配置されていることを特徴としている。
このような配線基板では、上記請求項1に記載の発明と同様に、第1、第2電子部品(20、30)が第1、第2方向に位置ずれすることを抑制することができる。また、このような配線基板では、第1電子部品(20)と第2電子部品(30)とを同一パターンのランド(11)にはんだ付けすることができる。このため、設計変更等により、第1電子部品(20)の代わりに第2電子部品(30)をはんだ付けすることになっても、第2電子部品(30)の位置ずれを抑制しつつ、配線基板を共用することができる。そして、第2電子部品(30)の代わりに第1電子部品(20)をはんだ付けすることになっても、第1電子部品(20)の位置ずれを抑制しつつ、配線基板を共用することができる。
これらの場合、例えば、請求項3に記載の発明のように、ランド(11)に、第1電子部品(20)または第2電子部品(30)がはんだ付けされた際に、ランド(11)の法線方向から目視したとき、当該第1、第2電子部品(20、30)から突出する突出部(16)を備えることができる。
このような配線基板では、ランド(11)には、突出部(16)が備えられているため、余剰なはんだペースト(14)が当該突出部(16)に濡れ広がることになる。このため、余剰なはんだペースト(14)がはんだボールになることを抑制することができる。また、はんだペースト(14)が突出部(16)に濡れ広がることにより、突出部(16)にはサイドフィレットが形成されるため、当該サイドフィレットを目視等することにより、はんだ付けが適切に行われたか否かを確認することができる。
そして、請求項に記載の発明のように、ランド(11)に、二つの第2領域(13)を備えると共に、第1、第2領域(12、13)を第2方向に配列し、第1領域(12)を第2領域(13)に挟んで配置することもできる。
また、請求項に記載の発明のように、堰止手段(15)を、ランド(11)に形成されたスリット、またはランド(11)上に配置された膜により構成することができる。
さらに、請求項に記載の発明のように、堰止手段(15)を、ランド(11)に形成された複数の穴、またはランド(11)上に配置された複数の膜により構成し、穴および膜の表面形状を、円形、三角形、正方形、長方形またはひし形のいずれかにすることができる。
そして、請求項に記載の発明のように、第2電子部品(30)には中心点に対して第2下面電極(31)を点対称に備え、二つのランド(11)をランド(11)の間の中心点に対して点対称にすることもできる。
さらに、請求項に記載の発明のように、請求項1に記載の配線基板と、第1、第2電子部品(20、30)とをはんだ付けした電子部品の実装構造とすることもできる。また、請求項に記載の発明のように、請求項2に記載の配線基板と、第1、第2電子部品(20、30)のいずれか一方とをはんだ付けした電子部品の実装構造とすることもできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における配線基板に第1、第2電子部品をはんだ付けするときの斜視模式図である。 図1に示すランドに第1、第2電子部品をはんだ付けしたときの上面レイアウトである。 本発明の第2実施形態における配線基板に第1、第2電子部品をはんだ付けするときの斜視模式図である。 本発明の第3実施形態における配線基板に第1、第2電子部品をはんだ付けするときの斜視模式図である。 図4に示すランドに第1、第2電子部品をはんだ付けしたときの上面レイアウトである。 本発明の他の実施形態におけるランドの上面図である。 本発明の他の実施形態におけるランドの上面図である。 従来の配線基板に第1、第2電子部品をはんだ付けするときの斜視模式図である。
(第1実施形態)
本発明の第1実施形態について説明する。図1(a)は本実施形態における配線基板に第1電子部品をはんだ付けするときの斜視模式図、図1(b)は本実施形態における配線基板に第2電子部品をはんだ付けするときの斜視模式図であり、この図に基づいて説明する。
図1に示されるように、配線基板10は、第1方向に配列された二つのランド11を複数組有した構成とされており、異なる二つのランド11にそれぞれ第1、第2電子部品20、30がはんだ付けされる。
まず、本実施形態の配線基板10にはんだ付けされる第1、第2電子部品20、30について説明する。
本実施形態の第1、第2電子部品20、30は、同一形状の矩形状とされており、第1電子部品20は第1方向に配列された二つの第1下面電極21を備え、第2電子部品30も第1方向に配列された二つの第2下面電極31を備えている。そして、二つの第1下面電極21は互いに同一形状の矩形状とされていると共に、二つの第2下面電極31は互いに同一形状の矩形状とされている。以下、第1方向と垂直な方向を第2方向として説明する。
第1電子部品20は、両端部に第1下面電極21を備えており、第1下面電極21の第2方向の長さが第1電子部品20の第2方向の長さに一致する長さとされている。ここで、本明細書において、一致する長さとは、同一の長さおよび同一の長さに対して所定の許容範囲を含んだ長さを意味している。さらに詳しくは、所定の許容範囲とは、例えば設計誤差等である。
第2電子部品30は、両端部に第2下面電極31を備えている。この第2下面電極31は第2方向の長さが第1下面電極21の第2方向の長さより短くされており、第2電子部品30は相対する角部に第2下面電極31を備えている。すなわち、第2電子部品30は中心点に対して点対称になるように第2下面電極31を備えている。また、第2下面電極31の間の第1方向の長さは第1下面電極21の間の第1方向の長さに一致する長さとされている。さらに、本実施形態では、第1下面電極21の第1方向の長さと第2下面電極31の第1方向の長さとが一致する長さとされている。
次に、このような第1、第2電子部品20、30がはんだ付けされる二つのランド11を複数組備えた配線基板10について説明する。
図2(a)はランド11に第1電子部品20をはんだ付けしたときの上面レイアウト、図2(b)はランド11に第2電子部品30をはんだ付けしたときの上面レイアウトである。なお、図2は断面図ではないが、理解をしやすくするために第1、第2下面電極21、31にハッチングを施しており、点線で囲まれる領域がそれぞれ第1、第2下面電極21、31を示している。
図1および図2に示されるように、ランド11は、第1領域12および第2領域13を備えており、第1下面電極21が第1領域12および第2領域13に配置されると共に、第2下面電極31が第1領域12のみに配置される。そして、ランド11は、第1下面電極21を第1領域12および第2領域13にはんだ付けすると共に、第2下面電極31を第1領域12にはんだ付けするときに、第1領域12に配置されたはんだペースト14が第2領域13に濡れ広がることを抑制し、第2領域13に配置されたはんだペースト14が第1領域12に濡れ広がることを抑制する堰止手段15を第1領域12と第2領域13との間に備えている。本実施形態では、この堰止手段15は、スリットであり、対向するランド11に相対する一辺と反対側の一辺から当該相対する一辺に向かって配置されている。
また、ランド11は、第2方向の長さが第1下面電極21のうちの第2方向の長さに一致する長さとされている。さらに、第1領域12のうちの第2方向の長さが第2下面電極31のうちの第2方向の長さに一致する長さとされている。そして、二つのランド11の間の第1方向の長さが第1、第2下面電極21、31の間の第1方向の長さに一致する長さとされている。
さらに、ランド11には、第1電子部品20および第2電子部品30がはんだ付けされた際に、ランド11の法線方向から目視したとき、当該第1、第2電子部品20、30から突出する突出部16が備えられている。本実施形態では、二つのランド11それぞれに、相対する一辺と反対側の一辺に突出部16が備えられている。
次に、このような配線基板10に第1、第2電子部品20、30をはんだ付けする実装方法について説明する。
まず、上記形状の二つのランド11を複数組備えた配線基板10を用意すると共に、ランド11に対応する部分が開口したメタルマスクを用意する。そして、メタルマスク上にはんだペースト14を供給した後、スキージングを行うことより、図1に示されるように、ランド11上にはんだペースト14を印刷する。このとき、はんだペースト14は各ランド11の第1領域12および第2領域13に配置される。
続いて、配線基板10のランド11上にはんだペースト14を介して第1、第2電子部品20、30を配置する。具体的には、第1電子部品20をランド11上に配置する場合には、第1下面電極21を第1領域12および第2領域13を跨ぐように配置し、第2電子部品30をランド11上に配置する場合には、第2下面電極31を第1領域12のみに接触するように配置する。
その後、リフロー工程等を行うことにより、はんだペースト14を溶融させ、配線基板10のランド11と第1、第2電子部品20、30における第1、第2下面電極21、31とを電気的、機械的に接続する。なお、第2電子部品30をランド11にはんだ付けするときにも第2領域13にはんだペースト14が印刷されるが、第2領域13に印刷されたはんだペースト14は堰止手段15により第1領域12に濡れ拡がることが抑制されるので特に問題はない。
以上説明したように、本実施形態の配線基板10では、二つのランド11の間の第1方向の長さは、第1、第2下面電極21、31の間の第1方向の長さに一致する長さとされている。このため、リフロー工程時に、二つのランド11に配置されたはんだペースト14が、第1方向のうち互いのランド11に向かう方向に濡れ広がることを抑制することができ、第1、第2電子部品20、30が第1方向に位置ずれすることを抑制することができる。また、ランド11の第2方向の長さは第1電子部品20の第2方向の長さに対応する長さとされており、ランド11に備えられた堰止手段15により第1領域12の第2方向の長さは第2電子部品30の第2方向の長さに一致する長さとされている。このため、リフロー工程時に、ランド11に配置されたはんだペースト14が第2方向に濡れ広がることを抑制することができ、第1、第2電子部品20、30が第2方向に位置ずれすることを抑制することができる。
また、二つのランド11の間の第1方向の長さが第1、第2下面電極21、31の間の第1方向の長さに一致する長さとされており、ランド11は、第2方向の長さが第1電子部品20の第2方向の長さに一致する長さとされ、第1領域12のうちの第2方向の長さが第2電子部品30の第2方向の長さに一致する長さとされている。これにより、第1電子部品20と第2電子部品30とを同一パターンのランド11にはんだ付けすることができる。このため、例えば、回路を維持した状態で第1、第2電子部品20、30の配置変更する場合でも、新たな配線基板を用意する必要はなく、メタルマスクを新たに用意する必要もないため、実装工程を増加させることなく、設計変更に対応することができる。
さらに、ランド11には突出部16が備えられているため、リフロー工程時に余剰なはんだペースト14は当該突出部16に濡れ広がることになる。このため、余剰なはんだペースト14がはんだボールになることを抑制することができる。また、リフロー工程時にはんだペースト14が突出部16に濡れ広がることにより、突出部16にはサイドフィレットが形成されるため、当該サイドフィレットを目視等することにより、はんだ付けが適切に行われたか否かを確認することができる。
(第2実施形態)
本実施形態の第2実施形態について説明する。本実施形態の配線基板10を用いた電子部品の実装構造は、第1実施形態に対して堰止手段15を変更したものであり、その他に関しては上記第1実施形態と同様であるためここでは説明を省略する。図3(a)は本実施形態における配線基板10に第1電子部品20をはんだ付けするときの斜視模式図、図3(b)は本実施形態における配線基板10に第2電子部品30をはんだ付けするときの斜視模式図である。
図3に示されるように、本実施形態の配線基板10には、ランド11それぞれに堰止手段15として膜が備られている。
このような配線基板10は、例えば、次のように製造される。すなわち、まず、上記第1実施形態に対してスリットが形成されていないランド11を備えた配線基板10を用意する。その後、この配線基板10に対して、例えば、シルク印刷を行うことにより、第1領域12と第2領域13との間に堰止手段15としての膜を配置する。
そして、当該配線基板10に、第1、第2電子部品20、30をはんだ付けするときには、上記第1実施形態と同様に、ランド11にはんだペースト14を配置すると共に、第1、第2電子部品20、30をランド11上に配置し、その後リフロー工程を行えばよい。
本実施形態の配線基板では、第1領域12と第2領域13との間に堰止手段15としての膜が配置されている。これにより、第1領域12に配置されたはんだペースト14が第2領域13に濡れ広がることを抑制し、第2領域13に配置されたはんだペースト14が第1領域12に濡れ広がることを抑制することができるので、上記第1実施形態と同様の効果を得ることができる。
(第3実施形態)
本実施形態の第3実施形態について説明する。本実施形態の配線基板10を用いた電子部品の実装構造は、第1実施形態に対して、第2電子部品30を変更すると共に、堰止手段15を変更したものであり、その他に関しては上記第1実施形態と同様であるためここでは説明を省略する。図4(a)は本実施形態における配線基板10に第1電子部品20をはんだ付けするときの斜視模式図、図4(b)は本実施形態における配線基板10に第2電子部品30をはんだ付けするときの斜視模式図である。また、図5(a)は配線基板10に第1電子部品20をはんだ付けしたときの上面レイアウト、図5(b)は配線基板10に第2電子部品30をはんだ付けしたときの上面レイアウトである。なお、図5は断面図ではないが、理解をしやすくするために第1、第2下面電極21、31にハッチングを施しており、点線で囲まれる領域がそれぞれ第1、第2下面電極21、31を示している。
図4および図5に示されるように、第2下面電極31の間の第1方向の長さは第1下面電極21の間の第1方向の長さと一致しない長さとされており、本実施形態では、第2下面電極31の間の第1方向の長さは第1下面電極21の間の第1方向の長さより長くされている。
そして、ランド11は、外形の輪郭が矩形状とされており、突出部16が備えられていない構成とされている。また、ランド11は、第1、第2電子部品20、30をはんだ付けするときにはんだペースト14が濡れ広がることを抑制する堰止手段15としてのスリットを、第1方向と平行な方向に複数備えていると共に、第2方向と平行な方向に複数備えている。
そして、本実施形態では、ランド11における第2方向の長さが、第1下面電極21の第2方向の長さと一致する長さとされている。また、ランド11のうち第1方向と平行な方向の一辺と一つの第1方向と平行な方向の堰止手段15との間の第2方向の長さが、第2下面電極31の第2方向の長さと一致する長さとされている。
さらに、二つのランド11の間の第1方向の長さが、第1下面電極21の間の第1方向の長さと一致する長さとされている。そして、一方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さが、第2下面電極31の間の第1方向の長さと一致する長さとされている。
本実施形態の配線基板10では、ランド11における第2方向の長さが、第1下面電極21の第2方向の長さと一致する長さとされている。そして、ランド11のうち第1方向と平行な方向の一辺と一つの第1方向と平行な方向の堰止手段15との間の第2方向の長さが、第2下面電極31の第2方向の長さと一致する長さとされている。このため、第1電子部品20、30が第2方向に位置ずれすることを抑制しつつ、第2下面電極31の第2方向の長さに対する設計の自由度を向上させることができる。
また、本実施形態の配線基板10では、二つのランド11の間の第1方向の長さが、第1下面電極21の間の第1方向の長さと一致する長さとされている。そして、一方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さが、第2下面電極31の間の第1方向の長さと一致する長さとされている。このため、第1、第2電子部品20、30が第1方向に位置ずれすることを抑制しつつ、第2下面電極31の間の第1方向の長さに対する設計の自由度を向上させることができる。
すなわち、本実施形態の配線基板10では、第2下面電極31の設計の自由度を向上させつつ、第1電子部品20、30の位置ずれを抑制することができると共に、実装工程を増加させることなく、設計変更に対応することができる。
なお、本実施形態では、第2下面電極31の間の第1方向の長さが第1下面電極21の間の第1方向の長さと一致しない長さとされている例について説明したが、もちろん第2下面電極31の間の第1方向の長さが第1下面電極31の間の第1方向の長さと一致する長さとすることもできる。
(他の実施形態)
上記第1〜3実施形態では、第1、第2電子部品20、30がそれぞれはんだ付けされる配線基板10およびそれを用いた電子部品の実装構造について説明したが、もちろん第1電子部品20のみを配線基板10にはんだ付けすることもできるし、第2電子部品30のみを配線基板10にはんだ付けすることもできる。
このような配線基板10としても、二つのランド11の間の第1方向の長さが第1下面電極21の間の第1方向の長さに一致する長さとされているため、第1電子部品20が第1方向に位置ずれすることを抑制することができる。また、ランド11の第2方向の長さは第1電子部品20の第2方向の長さに対応する長さとされているため、第1電子部品20が第2方向に位置ずれすることを抑制することができる。
また、上記第1、第2実施形態の配線基板10では、二つのランド11の間の第1方向の長さが第2下面電極31の間の第1方向の長さに一致する長さとされている。そして、ランド11に備えられた堰止手段15により第1領域12の第2方向の長さが第2電子部品30の第2方向の長さに一致する長さとされている。また、上記第3実施形態の配線基板10では、一方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さが、第2下面電極31の間の第1方向の長さと一致する長さとされている。そして、ランド11のうち第1方向と平行な方向の一辺と一つの第1方向と平行な方向の堰止手段15との間の第2方向の長さが、第2下面電極31の第2方向の長さと一致する長さとされている。このため、第2電子部品30がはんだ付けされたとき、第2電子部品30は第1方向および第2方向に位置ずれすることが抑制される。
すなわち、このような配線基板10では、第1、第2電子部品20、30の位置ずれを抑制しつつ、第1電子部品20と第2電子部品30とを同一パターンのランド11にはんだ付けすることができる。このため、設計変更等により、第1電子部品20の代わりに第2電子部品30をはんだ付けすることになっても、第2電子部品30の位置ずれを抑制しつつ、配線基板10を共用することができる。そして、第2電子部品30の代わりに第1電子部品20をはんだ付けすることになっても、第1電子部品20の位置ずれを抑制しつつ、配線基板10を共用することができる。
また、上記第1、第2実施形態では、二つのランド11それぞれに、堰止手段15が、対向するランド11に相対する一辺と反対側の一辺から当該相対する一辺に向かって配置されている例について説明したが、もちろん堰止手段15の配置形態はこれに限定されるものではない。図6は他の実施形態にかかる二つのランド11の上面図である。
図6(a)に示されるように、二つのランド11それぞれに、堰止手段15を、対向するランド11に相対する一辺から当該一辺と反対側の一辺に向かって配置することができる。また、図6(b)に示されるように、二つのランド11それぞれに、堰止手段15を、対向するランド11に相対する一辺から当該一辺と反対側の一辺に達するまで配置することができる。そして、図6(c)に示されるように、二つのランド11それぞれに、堰止手段15を、対向するランド11に相対する一辺から当該一辺と反対側の一辺に向かって配置すると共に、反対側の一辺から相対する一辺に向かって配置することができる。さらに、図6(d)に示されるように、ランド11のうち内部に堰止手段15を備えることもできる。
そして、図6(e)に示されるように、ランド11に、二つの第2領域13を備えると共に、第1、第2領域12、13を第2方向に配列し、第1領域12を第2領域13に挟むこともできる。このような配線基板10では、角部を含まないように第2下面電極31を備えた第2電子部品30をはんだ付けすることができ、第2電子部品30の設計の自由度を向上させることができる。
さらに、上記第1実施形態では堰止手段15としてスリットが形成されている例について説明したが、例えば、堰止手段15を複数の穴により構成することもできる。図7は、他の実施形態にかかる二つのランド11の上面図である。
図7は、二つのランド11それぞれに、堰止手段15を、対向するランド11に相対する一辺から当該一辺と反対側の一辺に向かって配置すると共に、複数の穴により構成したものである。そして、当該穴の形状は、例えば、図7(a)に示されるように、円形とすることができるし、図7(b)に示されるように、正方形とすることもできる。また、図7(c)に示されるように、ひし形とすることもできるし、図7(d)に示されるように、三角形とすることもできる。また、もちろん当該穴の形状を、例えば、長方形とすることもできるし、正多角形とすることもできる。なお、堰止手段15を複数の穴ではなく、複数の膜により構成することもでき、当該膜の表面形状を、例えば、円形、正方形、ひし形、三角形、長方形または正多角形とすることもできる。さらに、例えば、二つのランド11それぞれに、堰止手段15を、対向するランド11に相対する一辺と反対側の一辺から当該相対する一辺に向かって配置すると共に、複数の穴または膜により構成することもできる。
また、上記第1〜第3実施形態では、第1、第2電子部品20、30が同一の矩形状とされている例について説明したが、もちろん第1、第2電子部品20、30は異なる形状とされていてもよく、第1、第2下面電極21、31とランド11との関係が満たされていれば本発明の効果を得ることができる。
さらに、上記第1〜第3実施形態では、第1、第2電子部品20、30はそれぞれ両端部に第1、第2下面電極21、31を備えている例について説明したが、第1、第2下面電極21、31は両端部に配置されておらず、端部から内側に備えられていても本発明の効果を得ることができる。また、第2電子部品30は両端部であって、相対する角部に第2下面電極31が備えられている例について説明したが、もちろん第2電子部品30は両端部であって、隣り合う角部に第2下面電極31が備えられていてもよい。この場合は二つのランド11は、第2方向と平行で、ランド11の間の中心を通る線に対して線対称になる。
また、上記第1〜第3実施形態では、第1下面電極21の第1方向の長さと、第2下面電極31の第1方向の長さとが一致する長さとされている例について説明したいが、例えば、第1下面電極21の第1方向の長さを第2下面電極31の長さより長くすることもできる。
そして、上記第1、第2実施形態では、ランド11に突出部16が備えられている例について説明したが、もちろんランド11に突出部16が備えられていないとすることもできる。反対に上記第3実施形態では、ランド11に突出部16が備えられていない例について説明したが、ランド11に突出部16が備えられている構成とすることもできる。
また、上記第2実施形態では、シルク印刷により堰止手段15としての膜をランド11に配置する方法を説明したが、例えば、レジストを塗布することにより堰止手段15としての膜を配置することもできる。
さらに、上記第3実施形態では、堰止手段15がスリットである例について説明したが、もちろん堰止手段15としてランド11上に配置された膜とすることもできる。ランド11上に膜を配置した場合には、堰止手段15にて分割されるランド11の各部の電気的な接続を保持した状態にすることができる。そして、上記第3実施形態においても、堰止手段15を複数の穴により構成することができ、さらに、堰止手段15を複数の膜により構成することができる。そして、当該穴の形状または膜の表面形状を円形、正方形、ひし形、三角形または長方形等とすることができる。
また、上記第3実施形態では、ランド11における第2方向の長さが、第1下面電極21の第2方向の長さと一致する長さとされており、ランド11のうち第1方向と平行な方向の一辺と一つの第1方向と平行な方向の堰止手段15との間の第2方向の長さが、第2下面電極31の第2方向の長さと一致する長さとされている例について説明したが、もちろんこれに限定されるものではない。すなわち、ランド11における第2方向の長さ、もしくはランド11のうち第1方向と平行な方向の一辺と一つの第1方向と平行な方向の堰止手段15との間の第2方向の長さ、もしくは所定の二つの第1方向と平行な方向の堰止手段15の間の第2方向の長さが、第1下面電極21および第2下面電極31の第2方向の長さに一致する長さとされていれば、第1、第2電子部品20、30が第2方向に位置ずれすることを抑制することができる。
同様に、二つのランド11の間の第1方向の長さが、第1下面電極21の間の第1方向の長さと一致する長さとされており、一方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さが、第2下面電極31の間の第1方向の長さと一致する長さとされている例について説明したが、もちろんこれに限定されるものではない。すなわち、二つのランド11の間の第1方向の長さ、もしくは、一方のランド11における他方のランド11に相対する一辺と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さ、もしくは一方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15と他方のランド11に備えられた一つの第2方向と平行な方向の堰止手段15との間の第1方向の長さが、第1下面電極21の間の第1方向の長さおよび第2下面電極31の間の第1方向の長さに対応する長さとされていれば、第1、第2電子部品20、30が第1方向に位置ずれすることを抑制することができる。
そして、このような配線基板10では、第1、第2電子部品20、30の位置ずれを抑制しつつ、第1、2下面電極21、31の設計の自由度を向上させることができる。
10 配線基板
11 ランド
12 第1領域
13 第2領域
14 はんだペースト
15 堰止手段
20 第1電子部品
21 第1下面電極
30 第2電子部品
31 第2下面電極

Claims (9)

  1. 第1方向に配列された二つのランド(11)を複数組有し、前記第1方向に配列された二つの第1下面電極(21)を備えている第1電子部品(20)と、前記第1方向に配列され、前記第1方向と垂直な方向の第2方向の長さが前記第1下面電極(21)より短くされている二つの第2下面電極(31)を備え、前記第2下面電極(31)の間の前記第1方向の長さが前記第1下面電極(21)の間の前記第1方向の長さに一致する長さとされていると共に前記第1電子部品(20)と同一形状の第2電子部品(30)と、が異なる前記二つのランド(11)にそれぞれはんだ付けされる配線基板において、
    前記ランド(11)は、第1領域(12)および第2領域(13)を備えており、前記第1下面電極(21)が前記第1領域(12)および前記第2領域(13)に配置されると共に、前記第2下面電極(31)が前記第1領域(12)のみに配置され、前記第1下面電極(21)を前記第1領域(12)および前記第2領域(13)にはんだ付けすると共に、前記第2下面電極(31)を前記第1領域(12)にはんだ付けするときに、前記第1領域(12)に配置されたはんだペースト(14)が前記第2領域(13)に濡れ広がることを抑制し、前記第2領域(13)に配置されたはんだペースト(14)が前記第1領域(12)に濡れ広がることを抑制する堰止手段(15)を前記第1領域(12)と前記第2領域(13)との間に備え、
    前記ランド(11)のうち前記第2方向の長さは前記第1下面電極(21)のうち前記第2方向の長さに一致する長さとされており、
    前記第1領域(12)のうち前記第2方向の長さは前記第2下面電極(31)のうち前記第2方向の長さに一致する長さとされ、
    前記二つのランド(11)の間の前記第1方向の長さは前記第1、第2下面電極(21、31)の間の前記第1方向の長さに一致する長さとされており、
    前記二つのランド(11)それぞれには、前記堰止手段(15)が、対向する前記ランド(11)に相対する一辺と反対側の一辺から前記相対する一辺に向かって配置されていることを特徴とする配線基板。
  2. 第1方向に配列された二つのランド(11)を有し、前記第1方向に配列された二つの第1下面電極(21)を備えている第1電子部品(20)と、前記第1方向に配列され、前記第1方向と垂直な方向の第2方向の長さが前記第1下面電極(21)より短くされている二つの第2下面電極(31)を備え、前記第2下面電極(31)の間の前記第1方向の長さが前記第1下面電極(21)の間の前記第1方向の長さに一致する長さとされていると共に前記第1電子部品(20)と同一形状の第2電子部品(30)と、のいずれか一方が前記二つのランド(11)にはんだ付けされる配線基板において、
    前記ランド(11)は、第1領域(12)および第2領域(13)を備えており、前記第1下面電極(21)が前記第1領域(12)および前記第2領域(13)に配置され、または前記第2下面電極(31)が前記第1領域(12)に配置され、前記第1下面電極(21)を前記第1領域(12)および前記第2領域(13)にはんだ付けするとき、または前記第2下面電極(31)を前記第1領域(12)にはんだ付けするときに、前記第1領域(12)に配置されたはんだペースト(14)が前記第2領域(13)に濡れ広がることを抑制し、前記第2領域(13)に配置されたはんだペースト(14)が前記第1領域(12)に濡れ広がることを抑制する堰止手段(15)を前記第1領域(12)と前記第2領域(13)との間に備え、
    前記ランド(11)のうち前記第2方向の長さは前記第1下面電極(21)のうち前記第2方向の長さに一致する長さとされており、
    前記第1領域(12)のうち前記第2方向の長さは前記第2下面電極(31)のうち前記第2方向の長さに一致する長さとされ、
    前記二つのランド(11)の間の前記第1方向の長さは前記第1、第2下面電極(21、31)の間の前記第1方向の長さに一致する長さとされており、
    前記二つのランド(11)それぞれには、前記堰止手段(15)が、対向する前記ランド(11)に相対する一辺と反対側の一辺から前記相対する一辺に向かって配置されていることを特徴とする配線基板。
  3. 前記ランド(11)には、前記第1電子部品(20)または前記第2電子部品(30)がはんだ付けされた際に、前記ランド(11)の法線方向から目視したとき、当該第1、第2電子部品(20、30)から突出する突出部(16)が備えられていることを特徴とする請求項1または2に記載の配線基板。
  4. 前記ランド(11)は、二つの前記第2領域(13)を備えていると共に、前記第1、第2領域(12、13)が前記第2方向に配列され、前記第1領域(12)が前記第2領域(13)に挟まれていることを特徴とする請求項1ないしのいずれか1つに記載の配線基板。
  5. 前記堰止手段(15)は、前記ランド(11)に形成されたスリット、または前記ランド(11)上に配置された膜であることを特徴とする請求項1ないしのいずれか1つに記載の配線基板。
  6. 前記堰止手段(15)は、前記ランド(11)に形成された複数の穴、または前記ランド(11)上に配置された複数の膜により構成されており、
    前記穴および前記膜の表面形状は、円形、三角形、正方形、長方形またはひし形のいずれかとされていることを特徴とする請求項1ないしのいずれか1つに記載の配線基板。
  7. 前記第2電子部品(30)は、中心点に対して第2下面電極(31)が点対称に備えられており、
    前記二つのランド(11)は、ランド(11)の間の中心点に対して点対称とされていることを特徴とする請求項1ないしのいずれか1つに記載の配線基板。
  8. 請求項1に記載の配線基板と、前記第1、第2電子部品(20、30)とがはんだ付けされていることを特徴とする電子部品の実装構造。
  9. 請求項2に記載の配線基板と、前記第1、第2電子部品(20、30)のいずれか一方がはんだ付けされていることを特徴とする電子部品の実装構造。
JP2009129022A 2009-05-28 2009-05-28 配線基板およびそれを用いた電子部品の実装構造 Active JP5326823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009129022A JP5326823B2 (ja) 2009-05-28 2009-05-28 配線基板およびそれを用いた電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009129022A JP5326823B2 (ja) 2009-05-28 2009-05-28 配線基板およびそれを用いた電子部品の実装構造

Publications (2)

Publication Number Publication Date
JP2010278213A JP2010278213A (ja) 2010-12-09
JP5326823B2 true JP5326823B2 (ja) 2013-10-30

Family

ID=43424910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009129022A Active JP5326823B2 (ja) 2009-05-28 2009-05-28 配線基板およびそれを用いた電子部品の実装構造

Country Status (1)

Country Link
JP (1) JP5326823B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6694311B2 (ja) * 2016-03-31 2020-05-13 Fdk株式会社 プリント配線基板
JP6402148B2 (ja) * 2016-08-31 2018-10-10 株式会社タムラ製作所 はんだ組成物および電子基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983116A (ja) * 1995-09-11 1997-03-28 Fujitsu Ltd プリント配線基板
JPH09331146A (ja) * 1996-06-12 1997-12-22 Saitama Nippon Denki Kk 汎用表面実装部品ランド
JP2001057467A (ja) * 1999-08-18 2001-02-27 Sony Corp プリント配線基板
JP2004014606A (ja) * 2002-06-04 2004-01-15 Nippon Mektron Ltd 回路基板のランド及びその形成法

Also Published As

Publication number Publication date
JP2010278213A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP2015135906A (ja) プリント配線板および情報処理装置
JP5326823B2 (ja) 配線基板およびそれを用いた電子部品の実装構造
JP5192984B2 (ja) チップ部品の実装方法及びチップ部品を搭載した基板モジュール
JP7441613B2 (ja) 高密度実装モジュール
WO2019012849A1 (ja) 電子回路基板
JP2007201356A (ja) シールドの実装方法
JP2016178150A (ja) プリント基板および実装方法
JP2010258178A (ja) 回路基板への電子部品の実装構造、および実装方法
JP2017033698A (ja) コネクタ
JP2016004986A (ja) プリント配線基板の半田ランド
JP2008041848A (ja) 半田付け構造
JP2012199347A (ja) プリント配線板
JP6694311B2 (ja) プリント配線基板
JP4844260B2 (ja) 電子部品およびその製造方法
JP6982755B2 (ja) プリント回路基板及びプリント回路装置
JP2010258177A (ja) 回路基板への電子部品の実装構造、および実装方法
KR101851455B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지
JP2021019153A (ja) 配線基板、モジュール及びその製造方法
JP3124191U (ja) 実装位置ずれ阻止構造を有するプリント配線板
JP2013098364A (ja) モジュール部品およびそれに用いられる配線基板
JP2006041442A (ja) セラミック回路基板
JP2019165085A (ja) 電子部品の製造方法および導電性接続材マスク
JP2011086684A (ja) 回路パターン
JP2011159857A (ja) 電子装置の製造方法
JP2008091743A (ja) 電子回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R151 Written notification of patent or utility model registration

Ref document number: 5326823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250