JP2016178150A - プリント基板および実装方法 - Google Patents
プリント基板および実装方法 Download PDFInfo
- Publication number
- JP2016178150A JP2016178150A JP2015055791A JP2015055791A JP2016178150A JP 2016178150 A JP2016178150 A JP 2016178150A JP 2015055791 A JP2015055791 A JP 2015055791A JP 2015055791 A JP2015055791 A JP 2015055791A JP 2016178150 A JP2016178150 A JP 2016178150A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- solder
- receiving element
- terminal portion
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 簡単な構成で且つ容易に、部品が傾いて実装されるのを防止することができる。【解決手段】 半田Sが塗布されるランドパターン30が実装面11a上に設けられたプリント基板11であり、裏面に端子部21が設けられた受光素子21が実装面11a上に配置された後、半田Sを溶解されることで、当該受光素子21が実装されるプリント基板11であって、ランドパターン30は、実装面11aの法線方向からの平面視において、受光素子21を実装面11aに配置したときの端子部21の一部と重ならないように、形成されている。【選択図】 図3
Description
裏面に端子部が設けられた部品が実装されるプリント基板および実装方法に関するものである。
従来、この種の実装方法として、プリント基板(マザーボード)に形成されたランド上に、スクリーン印刷等により半田を塗布した後、部品(混成集積回路)を、その端子部(電極)がランドの半田上に載るようにプリント基板上に載置して、部品を実装するものが知られている。この実装方法では、部品を載置した後、リフロー炉で、半田を加熱して溶解させることで、端子部を半田上に固着させ、部品を実装する。
また、この種の他の実装方法として、部品(電子部品)の端子部(電極部)に対応する位置にスルーホールを孔設した基板を用い、部品の端子部に予め半田粒を付加した後、部品を基板に載置して、部品を実装するものが知られている(特許文献2参照)。この実装方法では、部品を基板に載置した後、基板の裏面側から半田をディップし、この溶解している半田によって上記半田粒を溶解させることで、端子部とスルーホール内の金属層とを半田付けし、部品を実装する。
また、この種の他の実装方法として、部品(電子部品)の端子部(電極部)に対応する位置にスルーホールを孔設した基板を用い、部品の端子部に予め半田粒を付加した後、部品を基板に載置して、部品を実装するものが知られている(特許文献2参照)。この実装方法では、部品を基板に載置した後、基板の裏面側から半田をディップし、この溶解している半田によって上記半田粒を溶解させることで、端子部とスルーホール内の金属層とを半田付けし、部品を実装する。
しかしながら、上記特許文献1に記載の実装方法では、端子部とランドとの間の半田によって、部品が浮き上がり、その結果、部品が傾いて実装されてしまうという問題があった。例えば、部品として光学素子(受光素子や発光素子等)を実装する場合、光学素子が傾いて実装されてしまうことで、光学素子の光軸がズレてしまう。
これに対し、上記特許文献2に記載の実装方法を採用することが考えられる。しかしながら、特許文献2に記載の実装方法では、基板上にスルーホールを形成しなければならず、また、部品の端子部に半田粒を付加しなければならない。ひいては、ディップ半田法やマニュアル半田法によって、基板の裏面から半田をディップしなければならない。よって、実装処理が著しく煩雑になってしまうという問題があった。
これに対し、上記特許文献2に記載の実装方法を採用することが考えられる。しかしながら、特許文献2に記載の実装方法では、基板上にスルーホールを形成しなければならず、また、部品の端子部に半田粒を付加しなければならない。ひいては、ディップ半田法やマニュアル半田法によって、基板の裏面から半田をディップしなければならない。よって、実装処理が著しく煩雑になってしまうという問題があった。
本発明は、簡単な構成で且つ容易に、部品が傾いて実装されるのを防止することができるプリント基板および実装方法を提供することを課題としている。
本発明のプリント基板は、半田が塗布されるランドパターンが実装面上に設けられたプリント基板であり、裏面に端子部が設けられた部品が実装面上に配置された後、半田が溶解されることで、当該部品が実装されるプリント基板であって、ランドパターンは、実装面の法線方向からの平面視において、部品を実装面に配置したときの端子部の一部と重ならないように、形成されていることを特徴とする。
本発明の実装方法は、半田が塗布されるランドパターンが実装面上に設けられた基板に、裏面に端子部が設けられた部品を実装面上に配置した後、半田を溶融させて当該部品を実装する実装方法であって、部品を実装面に配置したとき、実装面の法線方向からの平面視において端子部の一部がランドパターンと重ならないことを特徴とする。
この場合、部品は、受光素子または発光素子であることが好ましい。
また、部品の端子部は、当該部品の裏面から側面に亘って延在していることが好ましい。
これらの構成によれば、部品を基板(プリント基板)上に配置したとき、平面視において、端子部の一部がランドパターンからはみ出した状態となる。この状態で、リフロー炉によって、半田を溶解させると、電極ランドと端子部との間の半田が、端子部の当該はみ出し部分(非重畳部分)上に濡れ広がって当該はみ出し部分に逃げる。このように、電極ランドと端子部との間の半田を、電極ランドと端子部との間から逃がすことができるため、電極ランドと端子部との間の半田量を極力減らすことができる。これにより、部品の浮き上がりを極力抑制することができる。これによって、簡単な構成で且つ容易に、部品が傾いて実装されるのを防止することができる。
以下、添付の図面を参照して、本発明の一実施形態に係るプリント基板および実装方法について説明する。実施形態では、本発明を適用したプリント基板およびこれを備えた受光素子アレイ、並びに本発明の実装方法を適用した部品実装処理について例示する。以下の説明では、まず、プリント基板および受光素子アレイについて説明し、その後、部品実装処理について説明する。なお、以下の説明では、説明の便宜上、「前後方向」、「左右方向」および「上下方向」を、各図に示す通りに規定する。
図1に示すように、受光素子アレイ1は、プリント基板11と、プリント基板11に実装された8個の受光素子12(部品)と、を備えている。8個の受光素子12は、プリント基板11の表面である実装面11a上に、表面実装されている。
図2に示すように、各受光素子12は、表面、裏面および左右前後の4つの側面を有する略立方体形状に形成されている。受光素子12の表面は、光を受光する受光面となっており、一方、受光素子12の裏面は、受光素子12をプリント基板11の実装面11aに実装するための被実装面(取付け面)となっている。そして、受光素子12の裏面の左右端部には、前後一対の端子部21(電極部)がそれぞれ配設されている。左端部に配設された一対の端子部21は、受光素子12の裏面から左側面に亘って延在しており、一方、右端部に配設された一対の端子部21は、受光素子12の裏面から右側面に亘って延在している。すなわち、受光素子12の4つの端子部21は、それぞれ裏面から左右側面に亘って形成されている。
図1および図3に示すように、プリント基板11は、基板31に回路配線を形成したものである。そして、プリント基板11の実装面11aには、回路配線の一部を成すランドパターン30が形成されている(各図では、ランドパターン30を除く回路配線については図示省略する)。ランドパターン30は、複数の電極ランド32から成る。各電極ランド32は、各受光素子12の各端子部21に対応して形成されており、各受光素子12の実装時には、当該各電極ランド32に半田Sが塗布される。詳細は後述するが、各電極ランド32に塗布された半田Sの上から各受光素子12を配置して、各受光素子12をプリント基板11に実装する構成となっている。
ここで図3(b)を参照して、各受光素子12に対するランドパターン30について説明する。符号41の破線は、実装面11a上における受光素子12の実装位置を示しており、符号42の一点鎖線は、受光素子12を実装位置41に配置したときの各端子部21の配置エリアを示している。
図3(b)に示すように、各受光素子12の端子部21に対応して、各受光素子12に対し、4つの電極ランド32が形成されている。各電極ランド32は、方形形状に形成されており、各電極ランド32の前後方向の寸法は、各端子部21より長く形成されている。一方、各電極ランド32の左右方向の寸法は、各端子部21より短く形成されている。そして、各電極ランド32は、各端子部21の配置エリア42に対し、左右方向外側(受光素子12を基準として外側)にオフセットして形成されている。その結果、各端子部21の配置エリア42が、各電極ランド32の形成エリアから内側(受光素子12を基準として内側)に突出する(はみ出す)構成となっている。すなわち、各電極ランド32は、実装面11aの法線方向からの平面視において、受光素子12を実装位置41に配置したときの各端子部21が当該各電極ランド32から内側に突出するように、形成されている。このように、ランドパターン30は、実装面11aの法線方向からの平面視において、受光素子12を実装位置41に配置したときの各端子部21の一部と重ならないように、形成されている。
一方で、各電極ランド32は、各端子部21の配置エリア42よりも、左右方向外側に延在している。すなわち、実装位置41に配置した受光素子12よりも、左右方向外側に延在している。詳細は後述するが、受光素子12よりも左右方向外側に延在した当該延在部分と、各端子部21の側面延在部分との間に半田Sのフィレットが形成される。
一方で、各電極ランド32は、各端子部21の配置エリア42よりも、左右方向外側に延在している。すなわち、実装位置41に配置した受光素子12よりも、左右方向外側に延在している。詳細は後述するが、受光素子12よりも左右方向外側に延在した当該延在部分と、各端子部21の側面延在部分との間に半田Sのフィレットが形成される。
次に図4を参照して、プリント基板11に受光素子12を実装する部品実装処理について説明する。図4に示すように、部品実装処理では、まず、スクリーン印刷によって、プリント基板11の各電極ランド32に、半田Sを塗布する(図4(b)参照)。すなわち、各電極ランド32に対応する各開口部を有するメタルマスク(図示省略)を用意し、当該メタルマスクの開口部を介して各電極ランド32に半田S(クリーム半田)を塗布する。
各電極ランド32に半田Sが塗布されたら、塗布された半田Sの上から各受光素子12を各実装位置41に位置決めして配置(載置)する(図4(c)参照)。これによって、各受光素子12の各端子部21が、半田Sを介して各配置エリア42に配置される。このとき、上記したように、平面視において各端子部21の一部がランドパターン30と重ならない状態となる。
各受光素子12を配置したら、各受光素子12を配置したプリント基板11全体に対しリフロー半田付け処理を行う。すなわち、当該プリント基板11全体をリフロー炉に移載して、当該プリント基板11全体を加熱する(図4(d)参照)。これによって、各電極ランド32に塗布された各半田Sを溶解させる。このとき、端子部21が電極ランド32から突出した(はみ出した)状態となっているため、端子部21と電極ランド32との間の半田Sが、当該突出部分21a(はみ出し部分)に濡れ広がって当該突出部分21aに逃げる。これによって、半田Sの溶解前に比べ、端子部21と電極ランド32との間の半田量が減少し、受光素子12の浮上がり量が少なくなる。一方で、各端子部21の側面延在部分と各電極ランド32の上記延在部分(受光素子12よりも左右方向外側に延在した部分)との間にフィレットが形成される。この状態で半田Sが冷却されることで、各端子部21と各電極ランド32とが強固に半田付けされ、各受光素子12がプリント基板11に実装される。これにより、本部品実装処理を終了する。
以上のような構成によれば、端子部21の上記配置エリア42に対し電極ランド32を、あえてオフセットして形成し、平面視において、端子部21を電極ランド32から突出した(はみ出した)状態にすることで、当該突出部分21a(はみ出し部分)により、端子部21と電極ランド32との間の半田Sを、端子部21と電極ランド32との間から逃がすことができる。これにより、端子部21と電極ランド32との間の半田量を極力減らすことができ、受光素子12の浮き上がりを極力抑制することができる。ひいては、端子部21と電極ランド32との間の半田量を極力減らすことで、高さバラツキ因子を削減することができる。これによって、簡単な構成で且つ容易に、受光素子12が傾いて実装されるのを防止することができる。
なお、上記実施形態においては、各受光素子12の各端子部21が、各受光素子12の裏面から側面に亘って延在している構成であったが、各受光素子12の各端子部21が、裏面のみに形成されている構成であっても良い。
また、上記実施形態においては、実装面11aの法線方向からの平面視において、端子部21が、電極ランド32から左右方向内側に突出する構成であったが、端子部21が、電極ランド32から左右方向外側に突出する構成であっても良い。ひいては、端子部21が、電極ランド32から前後方向に突出する構成であっても良い。これらは、電極ランド32を、端子部21の配置エリア42に対し、どのようにオフセットするかによって調整することができる。
さらに、上記実施形態においては、受光素子を実装するプリント基板および実装方法に本発明を適用したが、これに限るものではない。例えば、発光素子を実装するプリント基板および実装方法に本発明を適用しても良い。ひいては、その他の光学素子を実装するプリント基板および実装方法に本発明を適用しても良い。
11:プリント基板、 12:受光素子、 11a:実装面、 21:端子部、
32:電極ランド、 S:半田。
32:電極ランド、 S:半田。
Claims (4)
- 半田が塗布されるランドパターンが実装面上に設けられたプリント基板であり、裏面に端子部が設けられた部品が前記実装面上に配置された後、前記半田が溶解されることで、当該部品が実装されるプリント基板であって、
前記ランドパターンは、前記実装面の法線方向からの平面視において、前記部品を前記実装面に配置したときの前記端子部の一部と重ならないように、形成されていることを特徴とするプリント基板。 - 半田が塗布されるランドパターンが実装面上に設けられた基板に、裏面に端子部が設けられた部品を前記実装面上に配置した後、前記半田を溶融させて当該部品を実装する実装方法であって、
前記部品を前記実装面に配置したとき、前記実装面の法線方向からの平面視において前記端子部の一部が前記ランドパターンと重ならないことを特徴とする実装方法。 - 前記部品は、受光素子または発光素子であることを特徴とする請求項2に記載の実装方法。
- 前記部品の前記端子部は、当該部品の前記裏面から側面に亘って延在していることを特徴とする請求項2または3に記載の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055791A JP2016178150A (ja) | 2015-03-19 | 2015-03-19 | プリント基板および実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055791A JP2016178150A (ja) | 2015-03-19 | 2015-03-19 | プリント基板および実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016178150A true JP2016178150A (ja) | 2016-10-06 |
Family
ID=57070176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055791A Pending JP2016178150A (ja) | 2015-03-19 | 2015-03-19 | プリント基板および実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016178150A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3075558A1 (fr) * | 2017-12-19 | 2019-06-21 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages electroniques |
WO2020153448A1 (ja) * | 2019-01-24 | 2020-07-30 | 大日本印刷株式会社 | 動植物育成用のled照明シート、動植物育成用のled照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、動植物育成工場、及び動植物育成用のled照明装置 |
-
2015
- 2015-03-19 JP JP2015055791A patent/JP2016178150A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3075558A1 (fr) * | 2017-12-19 | 2019-06-21 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages electroniques |
WO2019120969A1 (fr) * | 2017-12-19 | 2019-06-27 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages électroniques |
CN111492721A (zh) * | 2017-12-19 | 2020-08-04 | 赛峰电子与防务公司 | 电子组装件中的高应力区的消除 |
US10952314B2 (en) | 2017-12-19 | 2021-03-16 | Safran Electronics & Defense | Removal of high stress zones in electronic assemblies |
CN111492721B (zh) * | 2017-12-19 | 2022-11-01 | 赛峰电子与防务公司 | 电子组装件中的高应力区的消除 |
WO2020153448A1 (ja) * | 2019-01-24 | 2020-07-30 | 大日本印刷株式会社 | 動植物育成用のled照明シート、動植物育成用のled照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、動植物育成工場、及び動植物育成用のled照明装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6318638B2 (ja) | プリント配線板および情報処理装置 | |
JP5310081B2 (ja) | 半田付け装置及び半田付け方法 | |
JP2016178150A (ja) | プリント基板および実装方法 | |
JP5213074B2 (ja) | プリント配線板及びそれに用いるパッド設計手法 | |
JP2010283039A (ja) | 電子部品の半田付け方法および電子部品実装用基板 | |
JP2013235961A (ja) | 電子部品モジュールおよびその製造方法 | |
JP2013080591A (ja) | 電気コネクタ | |
JP2010080667A (ja) | 実装基板、および実装方法 | |
JP5326823B2 (ja) | 配線基板およびそれを用いた電子部品の実装構造 | |
TW201301969A (zh) | 電路板鎖孔emi防制方法及治具 | |
JP2008066344A (ja) | 多層基板と金属接合材料の印刷方法 | |
JP2016225395A (ja) | プリント基板及び電子機器 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
KR20200076589A (ko) | 프린트 기판 | |
JP2009224697A (ja) | プリント基板及び電子部品実装基板 | |
JP2016004986A (ja) | プリント配線基板の半田ランド | |
JP6488669B2 (ja) | 基板 | |
JP2015159253A (ja) | プリント基板 | |
JP2009111410A (ja) | モジュール | |
JP2008166310A (ja) | 半田印刷マスク、プリント配線基板及び回路基板の製造方法 | |
JP2008130941A (ja) | 基板実装方法 | |
JP2006186289A (ja) | 回路基板 | |
WO2013136575A1 (ja) | プリント配線板及び回路基板 | |
JP5371730B2 (ja) | プリント基板、電子部品の実装方法 | |
JP6345554B2 (ja) | プリント配線基板 |