JP5371730B2 - プリント基板、電子部品の実装方法 - Google Patents

プリント基板、電子部品の実装方法 Download PDF

Info

Publication number
JP5371730B2
JP5371730B2 JP2009291172A JP2009291172A JP5371730B2 JP 5371730 B2 JP5371730 B2 JP 5371730B2 JP 2009291172 A JP2009291172 A JP 2009291172A JP 2009291172 A JP2009291172 A JP 2009291172A JP 5371730 B2 JP5371730 B2 JP 5371730B2
Authority
JP
Japan
Prior art keywords
component
pattern
piece
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009291172A
Other languages
English (en)
Other versions
JP2010171410A (ja
Inventor
秀昭 山内
陽也 佐久間
昌孝 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009291172A priority Critical patent/JP5371730B2/ja
Publication of JP2010171410A publication Critical patent/JP2010171410A/ja
Application granted granted Critical
Publication of JP5371730B2 publication Critical patent/JP5371730B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0455PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明は、両面に電子部品を実装可能なプリント基板に関する。また、両面実装プリント基板に電子部品を実装する電子部品の実装方法に関する。
従来から、一方の面に1次実装面を、他方の面に2次実装面を備え、複数の同一の個片が割り付けられた両面実装のプリント基板を用いた電子部品の実装方法が存在している。このようなプリント基板においては、例えば、1次実装面に電子部品を装着した後、プリント基板を裏返して、2次実装面に電子部品を装着する。
両面実装のプリント基板への電子部品の実装効率を向上させる方法として、例えば特許文献1に記載のものがある。特許文献1に記載の実装方法では、複数の個片を隣接してプリント基板に配置し、その際、一の個片の表面と、他の個片の裏面とがプリント基板の一の実装面上に配置され、一の個片の裏面と、他の個片の表面とがプリント基板の他の実装面上に配置される。すなわち、個片の表面と裏面とが交互に位置するよう並べられている。このようなプリント基板の一の実装面に電子部品の実装を行った後、一の個片と他の個片間の境界線を軸としてプリント基板を裏返した状態にし、プリント基板の他の実装面に電子部品を実装する。これにより、当該プリント基板を裏返したときに電子部品の実装位置が同じになるため、実装治具として1次実装面側と2次実装面側とで同じものを利用することができ、電子部品実装の効率が向上する。
特開平9−223856号公報
プリント基板に電子部品を実装する際、一般に、リフローはんだ付けが行なわれる。リフローはんだ付けはプリント基板の温度を上昇させる。このとき発生する熱によりプリント基板に反りが生じる。この反りにより、プリント基板上の電子部品の実装位置(すなわち電子部品をはんだ付けする部分の間隔)が変化する。その結果、プリント基板の電子部品はんだ付け部と電子部品の端子との間隔が一致しなくなり、はんだ不良を招く虞がある。近年、電子部品の小型化が進み、端子間ピッチの微細化が進んでいる。狭端子間ピッチの電子部品は特に反りの影響を受けやすく、上記問題が生じやすい。
本発明は、上記課題を解決するために、電子部品の実装不良を軽減しつつ、実装効率を向上させることができるプリント基板を提供することを目的とする。
また、本発明は、上記課題を解決するために、プリント基板に対する電子部品の実装不良を軽減しつつ、実装効率を向上させることができる電子部品の実装方法を提供することを目的とする。
第1の態様において、1次実装面と2次実装面を有し、少なくとも第1及び第2の個片が割り付けられたプリント基板であって、前記第1の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記1次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記2次実装面側に形成され、前記第2の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記2次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記1次実装面側に形成され、前記第1の個片の第1パターンには第1の部品及び第3の部品が実装され、前記第1の個片の第2パターンには第2の部品が実装され、前記第2の個片の第1パターンには第1の部品が実装され、前記第2の個片の第2パターンには第2の部品及び第3の部品が実装され、前記第1及び第2の個片において、前記第3の部品が前記第1パターンに実装される場合と、前記第3の部品が前記第2パターンに実装される場合とで前記第3の部品と他の部品との間の電気的接続関係が同一となるように、前記第3の部品に対する電気的配線が設けられている。
このようにすれば、第1及び第2の個片において、前記第3の部品が前記第1パターンに実装される場合と、前記第3の部品が前記第2パターンに実装される場合とで、電気的接続関係を同一とすることができる。これによって、プリント基板に対する電子部品の実装不良を軽減しつつ、実装効率を向上させることができる。
第2の態様において、1次実装面と2次実装面とを有し、少なくとも第1及び第2の個片が割り当てられたプリント基板に電子部品を実装する実装方法が提供される。この実装方法は、(a)前記プリント基板において、前記第1の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記1次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記2次実装面側に形成され、前記第2の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記2次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記1次実装面側に形成され、前記第1及び第2の個片において、前記第3の部品が前記第1パターンに実装される場合と、前記第3の部品が前記第2パターンに実装される場合とで前記第3の部品と他の部品との間の電気的接続関係が同一となるように、前記第3の部品に対する電気的配線が設けられており、(b)前記実装方法は、前記第1の個片の第1パターンに第1の部品及び第3の部品を実装し、前記第2の個片の第2パターンに第2の部品及び第3の部品を実装し、その後、前記第1の個片の第2パターンに第2の部品を実装し、前記第2の個片の第1パターンに第1の部品を実装する。
このようにすれば、プリント基板に対する電子部品の実装不良を軽減しつつ、実装効率を向上させることができる。
本態様によれば、プリント基板に対する電子部品の実装不良を軽減しつつ、実装効率を向上させることができる。
実施の形態に係る個片を示す図 実施の形態に係る電子部品の実装方法を説明するための図 実施の形態に係る電子部品の実装方法を説明するための図 実施の形態に係る電子部品の実装方法を説明するための図 実施の形態に係る電子部品の実装方法を説明するための図
(実施の形態1)
以下、実施の形態に係るプリント基板及びこのプリント基板への電子部品の実装方法を図1〜図5を参照して説明する。実施の形態1では、第1の態様のプリント基板をシート100(プリント基板。図3参照)に適用した例を説明する。また、第2の態様の電子部品の実装方法を電子部品の実装方法に適用した例を説明する。
〔1.概要〕
図1(a)、(b)は、本実施形態のプリント基板から最終的に作製される個片1の構造を示した図である。個片1は、一方の面に第1パターン11が、他方の面に第2パターン12が形成されている。ここで、第1、第2パターン11、12とは、個片1の前記各面に導電体により形成された電気回路配線である(なお、他図では配線の記載を省略している)。図1(a)は、個片1の第1パターン11を示す図であり、図1(b)は、個片1の第2パターン12を示す図である。図1(c)は、電子部品の実装前における、図1(a)に示す個片1のV−V断面図であり、図1(d)は、電子部品の実装後における個片1の断面図である。ここで、個片1は、図1(c)に示すように、第1パターン11には第1ランド111が設けられ、第2パターン12には第2ランド121が設けられている。第1ランド111及び第2ランド121のいずれかにおいて、図1(d)に示すように、電子部品(以下「特定電子部品」という。)21が実装可能となっている。第1ランド111と第2ランド121は、スルーホール13で接続されている。
特定電子部品21は、その実装時にプリント基板の反りの影響を受けやすい、端子間隔(例えば、0.5mm以下)の小さいチップキャリア型の電子部品であり、例えば,SOJ,BGAである。また、特定電子部品21は、WCSP(ウエハ・レベル・チップ・サイズ・パッケージ)であってもよい。
また、図1(a)、(d)に示すように、第1パターン11には、特定電子部品21以外に電子部品22,23、コネクタ24等が実装され、第2パターン12には、電子部品25等が実装されている。
図2は、プリント基板に対する電子部品の実装方法を説明するための図である。本実施の形態では、図2(a)に示すように、シート(プリント基板)100に、2つの個片が割り付けられており、最終的に1つのシート100から2つの個片1a,1bを形成する。ここで、シート100は、最初に電子部品が実装される1次実装面100aと、1次実装面100aの後に電子部品が実装される2次実装面100bとを有する。シート100の1次実装面100a側には、図2(a)に示すように、個片1aの第1パターン11aと、個片1bの第2パターン12bとが形成されている。また、シート100の2次実装面100b側には、図2(c)に示すように、個片1aの第2パターン12aと、個片1bの第1パターン11bとが形成されている。すなわち、シート100に割り付けられた個片1aと個片1bは表裏が逆転して形成されている。個片1aの第1パターン11aと、個片1bの第1パターン12aには、特定電子部品21を除き必ず同じ部品群22、23、24、…が配置される。また、個片1aの第2パターン11bと、個片1bの第2パターン12bには、特定電子部品21を除き必ず同じ部品25、…が配置される。特定電子部品21については、個片1aと個片1bとで実装されるパターンが異なる。たとえば、特定電子部品21は、個片1aにおいて第1パターン11aに実装された場合は、個片1bにおいて第2パターン12bに実装される。
本実施の形態の特定電子部品21の実装方法は、個片1aと個片1bが割り付けられたシート100に、特定電子部品21を含む電子部品群を実装する方法である。
本実装方法では、まず、第1のステップで、図2(b)に示すように、シート100の1次実装面100aにおいて、個片1aの第1ランド111a及び個片1bの第2ランド121bの各々に、はんだを用いて特定電子部品21を表面実装する。また、個片1aの第1パターン11aにおける第1ランド111a以外のランドに、電子部品22、電子部品23、コネクタ24等を実装する。さらに、個片1bの第2パターン12bにおける第2ランド121b以外のランドに、電子部品25等を実装する。
次に、図2(c)に示すようにシート100を裏返す。その後、第2のステップで、図2(d)に示すように、シート100の2次実装面100bにおいて、第1の個片1aの第2パターン12aにおける第2ランド121a以外のランドに、電子部品25等を実装する。また、個片1bについては、第1パターン11bにおける第1ランド111b以外のランドに、電子部品22、電子部品23、コネクタ24等を実装する。
以上の方法によって、個片1a、1bの双方において特定電子部品21をシート100の反りの前に実装できることから、シート100への電子部品の実装不良を軽減しつつ、実装効率を向上させることができる。
〔2.個片の構成〕
図1(a)に戻り、個片1は、一方の面に第1パターン11が、他方の面に第2パターン12が形成されている。個片1は、リジット基板であり、両面実装基板である。なお、個片1は、本実施の形態では一層基板であるが、多層基板であってもかまわない。
特に、図1(c)に示すように、個片1の第1パターン11には、第1ランド111が設けられ、第2パターン12には、第2ランド121が設けられている。第1ランド111と第2ランド121は、同じピン構成を持つ。例えば、第1ランド111及び第2ランド121は、4つのピンを備える。第1ランド111及び第2ランド121のいずれかにおいて、特定電子部品21が、はんだ接合される。
前述のように、特定電子部品21は例えばチップキャリア型の電子部品である。このようなチップキャリア型の電子部品は、端子間隔が例えば0.5mmあるいはそれ以下というように非常に狭い。このため、そのような電子部品の実装時に、シート100の反りの影響を受けやすい。はんだは、特に限定されないが、鉛フリーであることが好ましい。例えば、鉛フリーのはんだとしては、Sn−Ag−Cu系やSn−Zn系、Sn−Ag−Bi−In系が好ましい。これは、鉛が有害物質の規制を受けるためである。しかし、鉛フリーのはんだは、鉛を含むはんだと比べて融点が高くなる傾向がある。したがって、鉛フリーのはんだを用いる場合、はんだを溶かすために加熱温度を高くしなければならず、このため、高い加熱温度によりシート100の反りが大きくなる。大きな反りが発生し、かつ、実装する電子部品のサイズが小さい場合に、本実施の形態の構成による利点が一層効果的に得られる。
図1(c)に示すように、第1ランド111と第2ランド121は、スルーホール13を介して接続されている。スルーホール13は、第1ランド111と第2ランド121の間で電気を通すように構成されている。スルーホール13は、個片1内において電気配線を介して他の電子部品のランドと接続されている。図1(d)に示すように、第1ランド111又は第2ランド121に接合された特定電子部品21は、第1ランド111と第2ランド121のいずれに接合された場合であっても、他の電子部品に対して同様の電気的接続が得られ、他の電子部品に対して通信できるように個片1内の電気配線が形成されている。つまり、特定電子部品21は、第1ランド111及び第2ランド121の何れに接合された場合でも他の電子部品と同様に通信することができる。
特定電子部品21は、回路パターン設計等の理由により、個片において配置された他の電子部品(電子部品22、電子部品25等)よりも、個片のより端部側(周縁部側)に配置されるのが好ましい。特定電子部品の配置を個片のより端部側にすれば、他の部品に関する設計自由度が高まり、回路パターンの設計がよりしやすくなる。また、特定電子部品21は、シート100上に配置された他の電子部品(電子部品22、電子部品25等)よりも、シート100のより端部側(周縁部側)に配置される。この場合、本実施の形態の構成による利点が一層効果的に得られる。例えば、図2(b)に示すように、特定電子部品21は、シート100の長手方向の両端部近傍に配置されている。シート100の両端部近傍は、シート100の長手方向の中央付近よりも、シート100の反りが大きくなる。すなわち、特定電子部品21が両端部近傍に配置された場合の特定電子部品21をはんだ付けするランド間の間隔の変化量が、長手方向の中央付近に配置されている場合よりも大きくなり、特定電子部品21を配置する際に反りの影響をうけやすい。しかし、本実施の形態によれば、個片1a、1bの双方において特定電子部品21をシート100の反りの前に実装できることから、反りの影響を受けず、特定電子部品21を良好に実装することができる。
なお、本実施の形態では、第1ランド111又は第2ランド121に接合される特定電子部品21は、チップキャリア型電子部品であるが、特定電子部品21は、これに限られず、フラットパック型のものであってもかまわない。つまり、特定電子部品21は、表面実装型であればよい。
〔3.実装方法〕
上記のように構成された個片1a、1bへの電子部品の実装方法について説明する。図3(a)は個片1aの断面図,図3(b)は個片1bの断面図である。なお、図3(a)、図3(b)において、個片1a、1bのいずれも第1パターン11a,11bを図中の上側にして記載されている。本実施の形態では、図3(a)に示す特定電子部品21が第1パターン11aの第1ランド111aに実装された個片1aと、図3(b)に示す特定電子部品21が第2パターン12bの第2ランド121bに実装された個片1bとが同時に製造される。以下では、クリームはんだ印刷機、チップマウンター、フローはんだ付け機器等の実装機械を用いた例を説明する。
図4(a)〜(d)は、上述した図2(a)〜(d)のZ−Z断面図である(なお、図2(a)にのみZ−Z線を記入しているが、図4(b)〜(d)も、図4(a)と同じ断面位置での断面図である)。図2(a)に示すように、シート100の1次実装面100aには、個片1aの第1パターン11aと、個片1bの第2パターン12bとが形成されている。また、1次実装面100aの裏面の2次実装面100bには、個片1aの第2パターン12aと、個片1bの第1パターン11bとが形成されている。
まず、図2(a)、図4(a)に示すように、シート100を1次実装面100aを表向き(上側)にした状態で配置する。
次に、図2(b)、図4(b)に示すように、実装機械は、シート100の1次実装面100aに電子部品を実装する。具体的には、実装機械は、個片1aの第1パターン11aと、個片1bの第2パターン12bとにそれぞれ、電子部品22、電子部品23、コネクタ24、電子部品25等を実装する。また、個片1aの第1パターン11aに設けられた第1ランド111aと、個片1bの第2パターン12bに設けられた第2ランド121bの両方に、特定電子部品21を実装する。このとき、電子部品21、22、…のはんだ付け処理によりシート100には反りが生じる。図4(b)は、反りが生じたシート100の状態を示している。
次に、図2(c)、図4(c)に示すように、リフタによってシート100を裏返す。ここでは、シート100を図の上下方向及び左右方向に反転させることで裏返している。これにより、シート100は、個片1aの第2パターン12aと、個片1bの第1パターン11bとを含む2次実装面100bが表(上)を向いた状態となる。
次に、図2(d)、図4(d)に示すように、実装機械は、シート100の2次実装面100bに電子部品を実装する。具体的には、実装機械は、個片1aの第2パターン12aと、個片1bの第1パターン11bとにそれぞれ、電子部品22、電子部品23、コネクタ24、電子部品25等を実装する。ここで、特定電子部品21については、シート100の1次実装面100a側の実装時に第1ランド111a及び第2ランド121bに既に実装しているので、2次実装面100b側の第2ランド121aと第1ランド111bには、特定電子部品21を実装しない。
この後、実装機械は、シート100を裁断して、個片1a及び個片1bを切り離すことにより、上記電子部品21〜25等が実装された個片1a及び個片1bを生成する。このようにして生成された個片1a及び個片1bは、特定電子部品21の配置されるパターン(第1パターンまたは第2パターン)が異なるが、特定電子部品21の電気的接続については同じとなる。なお、電子部品が実装されていない状態の単品としての個片1a及び個片1bは、配線やランド等の配置が同一であり、同一の回路パターンを形成している。
このような実装方法によれば、シート100の1次実装面100aに実装する電子部品の数と、2次実装面100bに実装する電子部品の数をほぼ同じにすることができ、実装効率を向上できる。また、シート100に反りが生じていない1次実装の際に、個片1a、1bの双方に特定電子部品21を実装する。これにより、特定電子部品21の実装時におけるシート100の反りの影響を排除できる。よって、特定電子部品21のように電子部品の端子間のピッチが短い場合であっても、1次実装の際のシートの反りにより2次実装時に実装不良を招くといったことを軽減できる。すなわち、特定電子部品21を良好に実装することができる。
このような効果が発生する理由を、図5を用いて説明する。図5(a)〜(d)は、図4(a)〜(d)に対応する各工程における状態を示す、個片1bの断面図である。本実施の形態においては、個片1aの1次実装面100a側の面に形成された第1パターン11aに特定電子部品21を実装するとともに、図5(a)に示すような個片1bにおいても、1次実装面100a側の面に形成された第2パターン12bに、特定電子部品21を実装する。すなわち、はんだ付け工程により個片1bが反る前に、特定電子部品21を実装する。これにより、図5(c)に示すように個片1bを裏返した後に、第2パターンに特定電子部品21を実装する必要がなく、特定電子部品21以外の他の部品のみを図5(d)のように実装すればよくなる。したがって、特定電子部品21の実装に関してはんだがピンの上に正しくのらずにはんだ不良が生じるのを軽減できる。
〔4.実施の形態と本発明の対応関係〕
シート100は、プリント基板の一例である。個片1(1a,1b)は、個片の一例である。第1パターン11(11a,11b)は、第1パターンの一例である。第2パターン12(12a,12b)は、第2パターンの一例である。特定電子部品21は、第3の部品の一例である。電子部品22は、第1の部品の一例である。電子部品25は、第2の部品の一例である。
〔5.まとめ〕
本実施の形態は、1次実装面と2次実装面を有し、少なくとも第1及び第2の個片1a,1bが割り付けられたプリント基板100であって、第1の個片1aに関して、電子部品22(第1の部品)と特定電子部品21(第3の部品)を実装可能な第1パターン11が1次実装面側に形成され、電子部品25(第2の部品)と特定電子部品21(第3の部品)を実装可能な第2パターン12が2次実装面100b側に形成され、第2の個片1bに関して、電子部品22と特定電子部品21を実装可能な第1パターン11が2次実装面100b側に形成され、電子部品22と特定電子部品21を実装可能な第2パターン12が1次実装面側に形成され、第1の個片1aの第1パターン11には電子部品22及び特定電子部品21が実装され、第1の個片1aの第2パターン12には電子部品25が実装され、第2の個片1bの第1パターン11には電子部品22が実装され、第2の個片1bの第2パターン12には電子部品25及び特定電子部品21が実装されたとき、第1及び第2の個片1a,1bにおいて、特定電子部品21が第1パターン11に実装される場合と、特定電子部品21が第2パターン12に実装される場合とで特定電子部品21と他の部品22,25…との間の電気的接続関係が同一となるように、特定電子部品21に対する電気的配線が設けられている。
また、本実施の形態は、特定電子部品21の実装方法であって、第1の個片1aの第1パターン11に電子部品22及び特定電子部品21を実装し、第2の個片1bの第2パターン12に電子部品25及び特定電子部品21を実装する。そして、第1の個片1aの第1パターン11に電子部品22を実装し、第2パターン12に電子部品25を実装する。
このようにすれば、個片1a又は1bへの特定電子部品21の実装不良を軽減しつつ、実装効率を向上させることができる。
(他の実施の形態)
本発明の実施の形態として、実施の形態1を例示した。しかし、本発明は、実施の形態1に限定されず、他の実施の形態においても実現可能である。
本実施の形態では、特定電子部品21以外に、電子部品22、電子部品23、コネクタ24、電子部品25等を個片に実装した例を説明した。しかし、これに限られず、どのような電子部品を実装してもかまわない。例えば、挿入実装型の電子部品、SDカードホルダー、又は、USBコネクタが考えられる。
また、本実施の形態では、実装方法の例として、1つのシートから2つの個片を生成する方法を説明した。しかし、個片の数はこれに限られず、本実施形態の思想は、1つのシートから少なくとも2枚以上の個片を生成する場合にも適用可能である。
また、本実施の形態では、スルーホール13を接続部の一例として説明を行なった。しかし、これに限られず、電気を通すことができるものであれば、接続部はどのようなものであってもよい。例えば、ビア等でもよい。
すなわち、本発明は、上記実施の形態に限られず、種々の形態で実施可能である。
本発明は、デジタルカメラ、携帯端末、レコーダー等の電子機器に用いられる個片を複数割り付けたプリント基板に適用可能である。
1 個片
1a 個片
1b 個片11
11a 個片1aの第1パターン
11b 個片1bの第1パターン
111 第1ランド
111a 個片1aの第1ランド
111b 個片1bの第1ランド
12 第2パターン
12a 個片1aの第2パターン
12b 個片1bの第2パターン
121 第2ランド
121a 個片1aの第2ランド
121b 個片1bの第2ランド
13 スルーホール
21、22、23、25 電子部品
24 コネクタ
100 シート(プリント基板)
100a 1次実装面
100b 2次実装面

Claims (11)

  1. 1次実装面と2次実装面を有し、少なくとも第1及び第2の個片が割り付けられたプリント基板であって、
    前記第1の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記1次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記2次実装面側に形成され、
    前記第2の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記2次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記1次実装面側に形成され、
    前記第1の個片の第1パターンには第1の部品及び第3の部品が実装され、且つ、前記第1の個片の第2パターンには第2の部品が実装され、前記第2の個片の第1パターンには第1の部品が実装され、前記第2の個片の第2パターンには第2の部品及び第3の部品が実装されたとき、
    前記第1及び第2の個片において、前記第3の部品が前記第1パターンに実装される場合と、前記第3の部品が前記第2パターンに実装される場合とで前記第3の部品と他の部品との間の電気的接続関係が同一となるように、前記第3の部品に対する電気的配線が設けられている、
    プリント基板。
  2. 請求項1に記載のプリント基板であって、
    前記第3の部品はWCSP(ウエハ・レベル・チップ・サイズ・パッケージ)である、
    プリント基板。
  3. 請求項1に記載のプリント基板であって、
    前記第3の部品の端子間ピッチは0.5mm以下である、プリント基板。
  4. 請求項1に記載のプリント基板であって、
    前記第3の部品は、前記第1の個片または前記第2の個片内において前記第1の部品及び前記第2の部品よりも端部側に配置されている、
    プリント基板。
  5. 請求項1に記載のプリント基板であって、
    前記第3の部品は、プリント基板内において前記第1の部品及び前記第2の部品よりも端部側に配置されている、
    プリント基板。
  6. 1次実装面と2次実装面とを有し、少なくとも第1及び第2の個片が割り当てられたプリント基板に電子部品を実装する実装方法であって、
    (a)前記プリント基板において、
    前記第1の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記1次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記2次実装面側に形成され、
    前記第2の個片に関して、第1の部品と第3の部品を実装可能な第1パターンが前記2次実装面側に形成され、第2の部品と第3の部品を実装可能な第2パターンが前記1次実装面側に形成され、
    前記第1及び第2の個片において、前記第3の部品が前記第1パターンに実装される場合と、前記第3の部品が前記第2パターンに実装される場合とで前記第3の部品と他の部品との間の電気的接続関係が同一となるように、前記第3の部品に対する電気的配線が設けられており、
    (b)前記実装方法は、
    前記第1の個片の第1パターンに第1の部品及び第3の部品を実装し、前記第2の個片の第2パターンに第2の部品及び第3の部品を実装し、
    その後、前記第1の個片の第2パターンに第2の部品を実装し、前記第2の個片の第1パターンに第1の部品を実装する、
    電子部品の実装方法。
  7. 請求項6に記載の電子部品の実装方法であって、
    前記第3の部品はWCSP(ウエハ・レベル・チップ・サイズ・パッケージ)である、
    電子部品の実装方法。
  8. 請求項6に記載の電子部品の実装方法であって、
    前記第3の部品の端子間ピッチは0.5mm以下である、電子部品の実装方法。
  9. 請求項6に記載の電子部品の実装方法であって、
    前記第3の部品は、前記第1の個片または前記第2の個片内において前記第1の部品及び前記第2の部品よりも端部側に配置されている、
    電子部品の実装方法。
  10. 請求項6に記載の電子部品の実装方法であって、
    前記第3の部品は、プリント基板内において前記第1の部品及び前記第2の部品よりも端部側に配置されている、
    電子部品の実装方法。
  11. 前記請求項1に記載のプリント基板を裁断して得られた個片基板。
JP2009291172A 2008-12-24 2009-12-22 プリント基板、電子部品の実装方法 Expired - Fee Related JP5371730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009291172A JP5371730B2 (ja) 2008-12-24 2009-12-22 プリント基板、電子部品の実装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008326926 2008-12-24
JP2008326926 2008-12-24
JP2009291172A JP5371730B2 (ja) 2008-12-24 2009-12-22 プリント基板、電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2010171410A JP2010171410A (ja) 2010-08-05
JP5371730B2 true JP5371730B2 (ja) 2013-12-18

Family

ID=42265752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291172A Expired - Fee Related JP5371730B2 (ja) 2008-12-24 2009-12-22 プリント基板、電子部品の実装方法

Country Status (2)

Country Link
US (1) US8270179B2 (ja)
JP (1) JP5371730B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250800A (ja) * 1990-02-28 1991-11-08 Sony Corp 集合基板及び集合基板の実装方法
JPH0463670U (ja) * 1990-10-06 1992-05-29
JPH054543U (ja) * 1991-07-03 1993-01-22 セイコーエプソン株式会社 多面付けプリント配線板
JPH0521909A (ja) * 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd 多面取り基板
JPH0546064U (ja) * 1991-09-20 1993-06-18 ソニー株式会社 回路基板
JPH05152710A (ja) 1991-11-27 1993-06-18 Seiko Epson Corp プリント配線板の面付け構造
JPH05259694A (ja) 1992-03-13 1993-10-08 Ibiden Co Ltd 表面実装部品の実装方法
JPH0629164U (ja) * 1992-09-08 1994-04-15 株式会社富士通ゼネラル 両面実装プリント配線基板
JPH06105081A (ja) 1992-09-16 1994-04-15 Seiko Epson Corp 画像入力装置
JPH07273411A (ja) * 1994-03-28 1995-10-20 Melco:Kk 両面プリント配線板の電子部品実装方法および両面プリント配線板の製造方法
JPH08167760A (ja) * 1994-12-15 1996-06-25 Sony Corp 集合プリント配線板及びその製造方法
JPH09223856A (ja) 1996-02-15 1997-08-26 Kokusai Electric Co Ltd 両面実装基板の部品実装方法
JPH10150295A (ja) * 1996-11-20 1998-06-02 Matsushita Electric Ind Co Ltd 両面プリント基板に対する電子部品実装方法,両面プリント基板,両面プリント基板に対する回路パターン設計方法,回路パターン設計装置,両面プリント基板に対する実装用データ作成方法、および両面プリント基板に対する実装用データ作成装置ならびに電子部品実装装置
US6307751B1 (en) * 1998-06-01 2001-10-23 Wearlogic, Inc. Flexible circuit assembly

Also Published As

Publication number Publication date
US20100157559A1 (en) 2010-06-24
JP2010171410A (ja) 2010-08-05
US8270179B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
US5471368A (en) Module having vertical peripheral edge connection
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP5911899B2 (ja) 基板検査装置及び部品実装装置
JP6318638B2 (ja) プリント配線板および情報処理装置
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2007158233A (ja) 配線構造およびその製造方法ならびに治具
JP2011100912A (ja) パワー半導体モジュールのプリント配線板への実装構造
JP5371730B2 (ja) プリント基板、電子部品の実装方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2008171992A (ja) 半導体部品の実装方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
WO2007135997A1 (ja) プリント基板
JP2009231467A (ja) 基板ユニット,電子装置,及び基板ユニット製造方法
JP2001144399A (ja) 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法
US20060213058A1 (en) Circuit board for surface-mount device to be mounted thereon
JP2009070998A (ja) フェースダウン実装型電子部品、回路基板、及び半導体装置
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2004303944A (ja) モジュール基板及びその製造方法
JP6333877B2 (ja) 基板検査方法及びプリント基板の製造方法
JP2006261463A (ja) 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
KR100736117B1 (ko) 금속 스텐실과 이를 이용한 스크린 프린터 및 메모리모듈의 복구 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5371730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees