JP5911899B2 - 基板検査装置及び部品実装装置 - Google Patents

基板検査装置及び部品実装装置 Download PDF

Info

Publication number
JP5911899B2
JP5911899B2 JP2014027386A JP2014027386A JP5911899B2 JP 5911899 B2 JP5911899 B2 JP 5911899B2 JP 2014027386 A JP2014027386 A JP 2014027386A JP 2014027386 A JP2014027386 A JP 2014027386A JP 5911899 B2 JP5911899 B2 JP 5911899B2
Authority
JP
Japan
Prior art keywords
substrate
solder
backup pin
arrangement position
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014027386A
Other languages
English (en)
Other versions
JP2015153935A5 (ja
JP2015153935A (ja
Inventor
学 奥田
学 奥田
大山　剛
剛 大山
憲彦 坂井田
憲彦 坂井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CKD Corp
Original Assignee
CKD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CKD Corp filed Critical CKD Corp
Priority to JP2014027386A priority Critical patent/JP5911899B2/ja
Priority to TW106121611A priority patent/TWI626866B/zh
Priority to TW104103654A priority patent/TWI595814B/zh
Priority to CN201510079186.9A priority patent/CN104853581B/zh
Priority to DE102015202610.8A priority patent/DE102015202610B4/de
Priority to US14/624,124 priority patent/US9511455B2/en
Publication of JP2015153935A publication Critical patent/JP2015153935A/ja
Publication of JP2015153935A5 publication Critical patent/JP2015153935A5/ja
Application granted granted Critical
Publication of JP5911899B2 publication Critical patent/JP5911899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
    • G01N2021/95646—Soldering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors

Description

本発明は、基板の検査を行うための基板検査装置、及び、基板に電子部品を実装するための部品実装装置に関する。
基板は、樹脂等からなるベース板に、銅箔等からなる電極（例えば、電極パターンなど）、前記電極やベース板を覆う絶縁性のレジスト膜、導電性のクリーム半田、及び、ＩＣや抵抗などの電子部品等が配設されてなる。
従来、基板の製造過程においては、基板の移送ラインに沿って、電極パターンにおける半田付け用のランドにペースト状のクリーム半田を塗布する半田塗布装置と、塗布されたクリーム半田に対して電子部品を押し込んで配置する部品実装装置と、クリーム半田を溶融させて電子部品及び電極パターンを接合するリフロー装置とが設けられる。また、製造過程においては、基板を撮像し、撮像された画像に基づいて、塗布されたクリーム半田の状態や部品の実装状態を検査する検査装置が設けられる。さらに、基板の製造過程において、基板の移送や基板の検査、基板に対する電子部品の実装は、平行に延びる２本のベルトコンベアにより基板の両側部を支持した状態で行われる。
ところで、何らかの理由により、基板に撓み（反り）が生じてしまうことがある。このように基板に撓みが生じた状態で基板の検査や部品の実装を行うと、高さ方向の誤差が生じて検査精度が低下してしまったり、電子部品の配置位置にずれが生じて電子部品の実装不良を招いてしまったりするおそれがある。そこで、基板の撓みを防止するために、複数のバックアップピンにより基板の裏面を下方から支持する手法が提案されている（例えば、特許文献１等参照）。
また、基板の裏面のうち、バックアップピンにより支持される部位は、電子部品や半田付け用ランドが存在しない部位であればよく、クリーム半田やレジスト膜、ランド以外の電極の存在する部位であってもよいとされている（例えば、特許文献２等参照）。
特開平６−１２０７００号公報 特開平７−５８４２３号公報
しかしながら、基板の裏面において、電極のみが存在する部位やレジスト膜のみが存在する部位というのは、基板のベース板に対する突出長（厚み）が比較的小さい一方で、レジスト膜で電極の覆われた部位というのは、ベース板に対する突出長（厚さ）が比較的大きい。従って、上記手法のように、各部位を区別することなくバックアップピンにより基板の裏面を支持しようとすると、突出長（厚さ）の比較的小さい部位とバックアップピンとの間に比較的大きな（例えば、２０〜７０μｍの）隙間が形成されてしまうおそれがある。
このような隙間が形成されてしまうと、基板に振動が生じやすくなってしまう。そのため、検査時においては、特に高さ方向における誤差が生じやすくなってしまい、検査精度の低下を招いてしまうおそれがある。
また、部品の実装時においては、電子部品を押し込む際に、基板が撓みやすくなってしまう。そのため、クリーム半田に対する電子部品の押し込み量が不足してしまい、電子部品の固定が不十分となってしまう（電子部品の実装不良が生じてしまう）おそれがある。
さらに、バックアップピンとして吸着タイプ（バックアップピン側に基板を吸い寄せるタイプ）のものを用いた場合には、基板の振動を抑制することができるものの、基板がバックアップピン側に下がってしまう。この場合、十分な検査精度を確保すべく、検査装置における被写界深度やダイナミックレンジを極端に大きくする等の必要が生じてしまい、コストの増大を招いてしまうおそれがある。
本発明は、上記事情に鑑みてなされたものであり、その目的は、コストの増大を招くことなく、検査精度の向上を図ることができる基板検査装置、及び、電子部品の実装不良をより確実に防止することができる部品実装装置を提供することにある。
以下、上記目的を解決するのに適した各手段につき、項分けして説明する。なお、必要に応じて対応する手段に特有の作用効果を付記する。
手段１．電極と、当該電極の所定部位を覆うレジスト膜とを有し、前記電極の所定部位に対して所定の電子部品を実装するための半田が設けられた基板の裏面を支持した状態で、前記基板の表面を検査する基板検査装置であって、
前記基板の裏面を支持する基板支持装置を備えるとともに、
前記基板支持装置は、
上端部において前記基板の裏面を支持可能な複数のバックアップピンと、
前記バックアップピンの配置位置を決定する配置位置決定手段と、
前記配置位置決定手段により決定された前記バックアップピンの配置位置に、前記バックアップピンを配置するバックアップピン配置手段とを有し、
前記配置位置決定手段は、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を支持する位置に前記バックアップピンの配置位置を決定することを特徴とする基板検査装置。
上記手段１によれば、基板のうち、ベース板に対する突出長（厚み）がほぼ一定となる部位をバックアップピンにより支持することができる。従って、バックアップピンと基板との間に大きな隙間が形成されてしまうことをより確実に防止でき、基板の振動を効果的に抑制することができる。その結果、検査精度の向上を図ることができる。
また、上記手段１によれば、バックアップピンとして吸着タイプのものを用いた場合に、基板のうち吸着された部位がバックアップピン側に下がってしまうことを防止できる。従って、十分な検査精度を確保するために、被写界深度やダイナミックレンジを極端に大きくする等の必要がなくなり、コストの増大防止を図ることができる。
手段２．前記配置位置決定手段は、前記基板の裏面における前記電子部品、前記半田、前記レジスト膜及び前記電極の設計上の配置領域に関するデータに基づいて、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を特定し、前記特定された位置に前記バックアップピンの配置位置を決定することを特徴とする手段１に記載の基板検査装置。
上記手段２によれば、設計データに基づいて基板の被支持部位が決定される。そのため、配置位置決定手段における処理負担の軽減を図りつつ、基板を適切に支持可能な位置へとバックアップピンを配置することができる。
手段３．前記配置位置決定手段は、前記基板の表面における前記半田の設計上の配置情報、及び、前記基板の表面における検査領域に関する情報の少なくとも一方に基づいて、前記バックアップピンの配置位置を決定することを特徴とする手段１又は２に記載の基板検査装置。
基板のうち精緻な検査を行うべき部位（例えば、半田が密に形成される部位、小さな半田の形成される部位など）や、基板のうち検査対象となる部位は、一層良好な検査精度を実現すべく、振動防止を特に図ることが好ましい。振動防止を特に図るべき部位は、半田の配置情報や検査領域に関する情報から求めることができる。
この点、上記手段３によれば、基板の表面における、半田の設計上の配置情報、及び、検査領域に関する情報の少なくとも一方に基づいて、バックアップピンの配置位置が決定される。従って、振動防止を特に図るべき部位に対応してバックアップピンを密に配置すること等が可能となり、基板のうち検査精度が特に求められる部位の振動を一層確実に抑制することができる。その結果、検査精度の効果的な向上を図ることができる。
手段４．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において前記半田間の距離が設計上で所定値以下となる領域を含む半田近接領域を特定する近接領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田近接領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田近接領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段３に記載の基板検査装置。
上記手段４によれば、基板のうち半田近接領域に対応する部位、つまり、基板のうち精緻な検査を必要とする部位に対応して、多くのバックアップピンが配置される。従って、検査精度の一層の向上を図ることができる。
一方で、基板のうち半田近接領域に対応する部位以外の部位を支持するために設けられるバックアップピンの数は比較的少ないものとされる。従って、バックアップピン配置手段によるバックアップピンの配置をより効率化することができ、生産性を高めることができる。
手段５．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において前記半田の単位面積当たりの数が設計上で所定数以上となる領域を含む半田多数領域を特定する多数領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田多数領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田多数領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段３又は４に記載の基板検査装置。
上記手段５によれば、基板のうち半田多数領域に対応する部位、つまり、基板のうち精緻な検査を必要とする部位に対応して、多くのバックアップピンが配置される。従って、検査精度のより一層の向上を図ることができる。
一方で、基板のうち半田多数領域に対応する部位以外の部位を支持するためのバックアップピンは比較的少ないものとされる。従って、バックアップピンの配置を一層効率化することができ、生産性をより高めることができる。
手段６．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において設計上における面積が所定値以下となる前記半田を含む半田極小領域を特定する極小領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田極小領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田極小領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段３乃至５のいずれかに記載の基板検査装置。
上記手段６によれば、基板のうち半田極小領域に対応する部位、つまり、基板のうち精緻な検査を必要とする部位に対応して、多くのバックアップピンが配置される。従って、検査精度の更なる向上を図ることができる。
一方で、基板のうち比較的大きな半田のみが存在する部位を支持するバックアップピンは比較的少ないものとされる。従って、バックアップピンの配置をより一層効率化することができ、生産性をより一層高めることができる。
手段７．前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち検査対象となる領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち検査対象とならない領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段３乃至６のいずれかに記載の基板検査装置。
上記手段７によれば、基板のうち検査対象となる部位に対応して、バックアップピンが比較的多く配置される。従って、基板のうち検査対象となる部位の振動を極めて効果的に抑制することができ、検査精度をより一層高めることができる。
一方で、基板のうち検査対象とならない部位に対応して、比較的少なめのバックアップピンが配置される。従って、バックアップピンの配置をさらに効率化することができ、生産性をより向上させることができる。
手段８．電極と、当該電極の所定部位を覆うレジスト膜とを有し、前記電極の所定部位に対して所定の電子部品を実装するための半田が設けられた基板の裏面を支持した状態で、前記基板の表面に設けられた前記半田に前記電子部品を押し込んで実装する部品実装装置であって、
前記基板の裏面を支持する基板支持装置を備えるとともに、
前記基板支持装置は、
上端部において前記基板の裏面を支持可能な複数のバックアップピンと、
前記バックアップピンの配置位置を決定する配置位置決定手段と、
前記配置位置決定手段により決定された前記バックアップピンの配置位置に、前記バックアップピンを配置するバックアップピン配置手段とを有し、
前記配置位置決定手段は、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を支持する位置に前記バックアップピンの配置位置を決定することを特徴とする部品実装装置。
上記手段８によれば、基板のうち、ベース板に対する突出長（厚み）がほぼ一定となる部位をバックアップピンにより支持することができる。従って、バックアップピンと基板との間に大きな隙間が形成されてしまうことをより確実に防止でき、基板の撓みを効果的に抑制することができる。これにより、電子部品の実装時に、特段の支障を伴うことなく、半田に対して電子部品を十分に押し込むことができ、電子部品の実装不良をより確実に防止することができる。
手段９．前記配置位置決定手段は、前記基板の裏面における前記電子部品、前記半田、前記レジスト膜及び前記電極の設計上の配置領域に関するデータに基づいて、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を特定し、前記特定された位置に前記バックアップピンの配置位置を決定することを特徴とする手段８に記載の部品実装装置。
上記手段９によれば、設計データに基づいて基板の被支持部位が決定される。そのため、配置位置決定手段における処理負担の軽減を図りつつ、基板を適切に支持可能な位置へとバックアップピンを配置することができる。
手段１０．前記配置位置決定手段は、前記基板の表面に実装される前記電子部品の情報、及び、前記基板の表面における前記半田の設計上の配置情報の少なくとも一方に基づいて、前記バックアップピンの配置位置を決定することを特徴とする手段８又は９に記載の部品実装装置。
尚、「電子部品の情報」とあるのは、例えば、電子部品のサイズや電子部品の有する端子の数、実装後における端子間の距離、基板のどの位置に実装されるかについての情報（実装位置の情報）などをいう。また、電子部品の端子は半田に接合されるため、半田の配置情報（半田のサイズや配置位置を含む）に基づいて、実装される電子部品のサイズや端子の状態、電子部品の実装位置などを大まかに把握することが可能である。
実装不良のより確実な防止を図るという観点では、基板のうち電子部品の実装される部位（被実装部位）に対応して多くのバックアップピンを配置することが好ましい。
また、基板への実装時において、サイズの大きな電子部品は、より確実な固定を図るべく、比較的大きな力で半田へと押し付けられる。そのため、サイズの大きな電子部品の実装に当たっては、基板の撓みをより確実に抑制すべく、電子部品の被実装部位を多くのバックアップピンで支持することが好ましい。
さらに、多くの端子を備えていたり、端子同士が近接状態で設けられたり、端子が比較的小さかったりする電子部品では、端子の配置位置が狙いの位置から若干でもずれてしまうと、実装不良となってしまうおそれがある。端子の配置位置のずれを防止するに当たっては、実装不良を招きやすい端子の配置される部位を多くのバックアップピンで支持し、基板をより確実に水平状態で維持することが好ましい。
この点、上記手段１０によれば、電子部品の情報、及び、半田の設計上の配置情報の少なくとも一方に基づいて、バックアップピンの配置位置が決定される。従って、撓み防止を特に図るべき部位に対応してバックアップピンを密に配置すること等が可能となる。その結果、電子部品を一層精度よく狙いの位置に配置することができ、実装不良を一層確実に防止することができる。
手段１１．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において前記半田間の距離が設計上で所定値以下となる領域を含む半田近接領域を特定する近接領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田近接領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田近接領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段１０に記載の部品実装装置。
上記手段１１によれば、基板のうち半田近接領域に対応する部位、つまり、基板のうち端子同士が近接状態で設けられ得る部位に対応して、多くのバックアップピンが配置される。従って、基板のうち特に撓み防止を図るべき部位において、基板の撓みを効果的に抑制することができる。その結果、実装不良をより確実に防止することができる。
一方で、基板のうち半田近接領域に対応する部位以外の部位、つまり、基板のうち端子同士がある程度離間して配置される部位には、比較的少なめのバックアップピンが配置される。従って、バックアップピンの配置を効率化することができ、生産性を高めることができる。
手段１２．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において前記半田の単位面積当たりの数が設計上で所定数以上となる領域を含む半田多数領域を特定する多数領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田多数領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田多数領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段１０又は１１に記載の部品実装装置。
上記手段１２によれば、基板のうち半田多数領域に対応する部位、つまり、基板のうち端子が多数配置され得る部位に対応して、多くのバックアップピンが配置される。従って、基板のうち特に撓み防止を図るべき部位において、基板の撓みを効果的に抑制することができる。その結果、実装不良をより一層確実に防止することができる。
一方で、基板のうち半田多数領域に対応する部位以外の部位、つまり、基板のうち比較的少数の端子が配置される部位には、比較的少なめのバックアップピンが配置される。従って、バックアップピンの配置をより効率化することができ、生産性を一層高めることができる。
手段１３．前記基板の表面には、前記半田が複数設けられ、
前記基板のうち、その表面において設計上における面積が所定値以下となる前記半田を含む半田極小領域を特定する極小領域特定手段を有し、
前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記半田極小領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田極小領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段１０乃至１２のいずれかに記載の部品実装装置。
上記手段１３によれば、基板のうち半田極小領域に対応する部位、つまり、基板のうち面積の比較的小さな端子が配置され得る部位に対応して、多くのバックアップピンが配置される。従って、基板のうち特に撓み防止を図るべき部位において、基板の撓みを効果的に抑制することができる。その結果、実装不良をさらに効果的に防止することができる。
一方で、基板のうち半田極小領域に対応する部位以外の部位、つまり、基板のうち比較的大きな端子のみが配置される部位には、比較的少なめのバックアップピンが配置される。従って、バックアップピンの配置をより一層効率化することができ、生産性をより一層向上させることができる。
手段１４．前記配置位置決定手段は、
前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
前記基板のうち前記電子部品の実装領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記電子部品の非実装領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする手段１０乃至１３のいずれかに記載の部品実装装置。
上記手段１４によれば、基板のうち電子部品の実装される部位に対応して、バックアップピンが比較的多く配置される。従って、電子部品の実装部位における撓みを一層確実に抑制することができ、実装不良をより一層防止することができる。
一方で、基板のうち電子部品の実装されない部位には、比較的少なめのバックアップピンが配置される。従って、バックアップピンの配置をさらに効率化することができ、生産性をより向上させることができる。
一実施形態におけるプリント基板の構成を示す拡大断面図である。 プリント基板の表面の構成を示す平面模式図である。 プリント基板の裏面の構成を示す底面模式図である。 製造システムの概略構成を示すブロック図である。 半田検査装置の概略構成を示す斜視図である。 バックアッププレート及びバックアップピンを示す斜視図である。 プリント基板の裏面における電極の配置位置を説明するための底面模式図である。 プリント基板の裏面におけるレジスト膜の配置位置を説明するための底面模式図である。 プリント基板の裏面におけるクリーム半田の配置位置を説明するための底面模式図である。 プリント基板の裏面における電子部品の配置位置を説明するための平面模式図である。 レジスト膜で電極が覆われ、かつ、電子部品及びクリーム半田の存在していない領域を説明するための平面模式図である。 ピン配置可能保持孔を説明するためのバックアッププレートの平面模式図である。 （ａ），（ｂ）は、保持孔に対するバックアップピンの挿通・配置を説明するための把持手段等の一部破断正面模式図である。 部品実装装置の概略構成を示す斜視図である。 （ａ），（ｂ）は、電子部品の実装時におけるバックアップピンの配置位置等を示す一部破断正面模式図である。 別の実施形態における、半田検査装置及び部品実装装置の概略構成を示すブロック図である。 半田近接領域を説明するための平面模式図である。 比較的多数のバックアップピンが配置されるピン配置可能保持孔を示す平面模式図である。 別の実施形態における、半田検査装置及び部品実装装置の概略構成を示すブロック図である。 半田多数領域を説明するための平面模式図である。 比較的多数のバックアップピンが配置されるピン配置可能保持孔を示す平面模式図である。 別の実施形態における、半田検査装置及び部品実装装置の概略構成を示すブロック図である。 半田極小領域を説明するための平面模式図である。 比較的多数のバックアップピンが配置されるピン配置可能保持孔を示す平面模式図である。 検査対象となる領域を説明するための平面模式図である。 比較的多数のバックアップピンが配置されるピン配置可能保持孔を示す平面模式図である。 別の実施形態における、基板支持装置の概略構成を示す斜視図である。
以下に、一実施形態について図面を参照しつつ説明する。図１は、製造過程における基板としてのプリント基板１の一部を示す拡大断面図である。プリント基板１は、ベース板２と、当該ベース板２の表面及び裏面に形成された銅箔製の複数の電極パターン３Ａとを備えている。電極パターン３Ａ上には、粘性を有する半田としてのクリーム半田４が印刷形成されるとともに、クリーム半田４上にＩＣチップ等の電子部品５が搭載されている。より詳しくは、電子部品５は複数の端子（図示せず）を備えており、各端子がそれぞれ所定のクリーム半田４に対して接合されている。また、プリント基板１には、電極パターン３Ａのうちクリーム半田４がのらない部位以外を覆うようにして半透明のレジスト膜６が設けられている。
また、図２及び図３（図２は、プリント基板１の表面を示し、図３は、プリント基板１の裏面を示す）に示すように、本実施形態におけるプリント基板１は、裏表両面に電子部品５が搭載された、いわゆる両面実装基板である。
加えて、プリント基板１の外周縁には、アース電極３Ｂが設けられており、当該アース電極３Ｂは、プリント基板１を搭載対象の製品に組み付けたときにアースへと接続されるようになっている。また、本実施形態では、電極パターン３Ａ及びアース電極３Ｂによって電極３が構成されており、当該電極３のうちクリーム半田４がのらない部位以外は、前記レジスト膜６で覆われている。そして、ベース板２を基準とした、電極３を覆うレジスト膜６の突出長（厚み）は、プリント基板１の各部においてほとんど同一となっている。
次に、プリント基板１を製造するための製造システム１１について説明する。図４に示すように、本実施形態の製造システム１１は、プリント基板１の移送ラインに沿って、その上流側（図の上側）から順に、半田印刷装置２１、基板検査装置としての半田検査装置３１、部品実装装置４１、リフロー装置５１、及び、実装状態検査装置６１を備えている。尚、本実施形態の製造システム１１においては、一方の面（裏面）に既に電子部品５等の実装されたプリント基板１が供給されるものとする。そして、本製造システム１１においては、プリント基板１の他方の面（表面）に対して各種処理が行われる。
半田印刷装置２１は、電極パターン３Ａの所定部位（ランド）に所定量のクリーム半田４を印刷形成するためのものである。より詳しくは、半田印刷装置２１は、前記ランドに対応する位置に複数の孔が形成されたメタルスクリーン（図示せず）を備えており、当該メタルスクリーンを用いてクリーム半田４をスクリーン印刷できるようになっている。
半田検査装置３１は、半田印刷装置２１によって印刷形成されたクリーム半田４を検査するものであり、部品実装装置４１は、クリーム半田４に電子部品５を押し込んで配置するものである。半田検査装置３１及び部品実装装置４１については後に詳述する。
リフロー装置５１は、クリーム半田４を加熱溶融させて、電極パターン３Ａと電子部品５の端子等とを接合し、電子部品５を固定化するためのものである。
実装状態検査装置６１は、電子部品５が所定位置に実装されているか否か、電子部品５への電気的導通が適切に確保されているか否か等を検査するものである。
次いで、半田検査装置３１の構成について説明する。半田検査装置３１は、図５に示すように、平行に配置された２本のベルトコンベア３２と、照射手段３３と、撮像手段３４（例えば、ＣＣＤカメラ）と、検査装置制御手段３５と、基板支持装置３６とを備えている。
ベルトコンベア３２は、プリント基板１をその両端縁を支持した状態で移送するものである。移送されたプリント基板１は、図示しない位置決めピンにより所定位置に停止される。半田検査装置３１は、停止状態のプリント基板１の表面に対して検査を行う。
照射手段３３は、クリーム半田４の計測に際し、プリント基板１の表面に対して斜め上方から所定の光を照射する。
撮像手段３４は、停止されたプリント基板１の直上に配置され、プリント基板１上の前記光の照射された部分を撮像する。撮像手段３４によって撮像された撮像データは、検査装置制御手段３５に対して送信される。また、撮像手段３４は、図示しない撮像手段駆動手段によってＸ軸方向及びＹ軸方向に移動可能に構成されており、プリント基板１の被撮像範囲、つまり、プリント基板１の検査対象となる領域を適宜変更可能とされている。
検査装置制御手段３５は、半田検査装置３１における各種制御や画像処理、演算処理等を行うものであり、撮像手段３４から送信された画像データに基づいて画像処理を行い、クリーム半田４の面積や高さ、体積を計測する。また、検査装置制御手段３５は、計測されたクリーム半田４の面積や高さ等が正常範囲外であるときには、部品実装装置４１に対して「印刷不良信号」を出力する。
基板支持装置３６は、検査時にプリント基板１を下方から支持する。具体的には、基板支持装置３６は、図４及び図６に示すように、バックアッププレート３７と、プリント基板１を支持するための複数のバックアップピン３８とを備えている。
バックアッププレート３７は、所定の金属板に対して、複数の保持孔３７ＡがＸ軸方向及びＹ軸方向に沿って所定間隔毎に形成されてなり、前記両ベルトコンベア３２間に配置されている（図５参照。但し、図５では、保持孔３７Ａ及びバックアップピン３８等を不図示）。
バックアップピン３８は、円柱状をなし、前記保持孔３７Ａに挿通されることでバックアッププレート３７に立設されている。そして、バックアップピン３８の上端部により、プリント基板１の裏面が支持されるように構成されている。
また、バックアッププレート３７におけるバックアップピン３８の配置位置を変更する（バックアップピン３８のセットされる保持孔３７Ａを変更する）ことで、プリント基板１のうちバックアップピン３８で支持される部位（被支持部位）を変更することができる。基板支持装置３６は、バックアップピン３８の配置位置（プリント基板１の被支持部位）を変更可能とすべく、配置位置決定手段７１と、バックアップピン配置手段３９とを備えている。尚、バックアッププレート３７に対するバックアップピン３８の配置は、半田検査装置３１による検査前に行われる。
配置位置決定手段７１は、プリント基板１の設計データを記憶した設計データ記憶手段７２と通信可能に構成されている。設計データ記憶手段７２には、図７に示すように、プリント基板１の表面及び裏面における電極３の占める領域に関するデータ、図８に示すように、レジスト膜６の占める領域（図８中、斜線を付した領域）に関するデータ、図９に示すように、クリーム半田４の占める領域に関するデータ、並びに、図１０に示すように、電子部品５のデータ（より詳しくは、電子部品５の実装位置、サイズ、形状、端子の数、及び、実装後における端子間の距離などに関するデータ）が記憶されている（但し、図７〜図１０は、プリント基板１の裏面における各構成を示す）。
尚、クリーム半田４の占める領域に関するデータ、及び、レジスト膜６の占める領域に関するデータは、半田印刷装置２１で用いられる前記メタルスクリーンのデータに基づいて導出してもよい。例えば、メタルスクリーンにおいて孔の占める領域は、クリーム半田４の占める領域に対応するため、メタルスクリーンにおける孔の占める領域のデータに基づいて、クリーム半田４の占める領域に関するデータを導出することができる。また、メタルスクリーンにおいて孔以外の部位の占める領域は、レジスト膜６の占める領域に対応するため、メタルスクリーンにおける孔以外の部位が占める領域のデータに基づいて、レジスト膜６の占める領域に関するデータを導出することができる。
配置位置決定手段７１は、設計データ記憶手段７２のデータを参酌し、プリント基板１の裏面における電子部品５、クリーム半田４、レジスト膜６及び電極３の設計上の配置領域に関するデータに基づいて、バックアップピン３８の配置位置を決定する。
具体的には、電極３の占める領域に関するデータと、レジスト膜６の占める領域に関するデータとに基づいて、プリント基板１の裏面において、電極３の占める領域とレジスト膜６の占める領域とが重なる領域、つまり、レジスト膜６で電極３が覆われた領域を特定する。さらに、電子部品５及びクリーム半田４のデータに基づいて、特定した領域から電子部品５の実装される領域とクリーム半田４の印刷形成される領域とを除外して、図１１に示すように、プリント基板１の裏面における支持可能領域Ｒ１（図１１中、斜線を付した領域）を特定する。
次いで、配置位置決定手段７１は、図１２に示すように、バックアッププレート３７に設けられた保持孔３７Ａのうち、前記支持可能領域Ｒ１に対応するとともに、バックアップピン３８が挿通・配置されたときに、当該バックアップピン３８が電子部品５及びクリーム半田４の配置位置にかからない保持孔３７Ａを、ピン配置可能保持孔Ｈ１として特定する（図１２では、ピン配置可能保持孔Ｈ１以外の保持孔３７Ａを不図示）。さらに、配置位置決定手段７１は、ピン配置可能保持孔Ｈ１のうちの所定位置をバックアップピン３８の配置位置として決定する（本実施形態では、図１２において太線で示すピン配置可能保持孔Ｈ１を、バックアップピン３８の配置位置として決定する）。つまり、配置位置決定手段７１は、プリント基板１の裏面のうち、レジスト膜６で電極３が覆われた部位であり、かつ、電子部品５及びクリーム半田４の存在していない部位を支持する位置にバックアップピン３８の配置位置を決定する。決定されたバックアップピン３８の配置位置に関する情報は、検査装置制御手段３５に送られる。
尚、複数のピン配置可能保持孔Ｈ１の中からバックアップピン３８の配置位置を決定する手法は特に問わない。例えば、保持孔３７ＡのうちＸ軸方向に沿って所定行目に位置し、かつ、Ｙ軸方向に沿って所定列目に位置するものであって、ピン配置可能保持孔Ｈ１に当たるものをバックアップピン３８の配置位置として決定してもよい。
バックアップピン配置手段３９は、図１３（ａ），（ｂ）に示すように、バックアップピン３８を把持可能な把持手段３９Ａと、当該把持手段３９Ａを、Ｘ軸方向、Ｙ軸方向及びＺ軸方向（高さ方向）に移動可能な把持手段駆動手段（図示せず）とを備えている。
バックアップピン配置手段３９は、検査装置制御手段３５により制御されることで、配置位置決定手段７１により決定されたバックアップピン３８の配置位置にバックアップピン３８を配置する。より詳しくは、検査装置制御手段３５は、把持手段駆動手段を制御する。これにより、把持手段３９Ａがバックアップピン３８をピックアップし、バックアップピン３８の配置位置として決定されたピン配置可能保持孔Ｈ１の直上にバックアップピン３８を移動させる。その上で、バックアップピン３８を下降させ、ピン配置可能保持孔Ｈ１にバックアップピン３８を挿通・配置する。このようにバックアップピン３８を配置することで、プリント基板１の表面の検査時においては、プリント基板１の裏面のうち、レジスト膜６で電極３が覆われた部位であり、かつ、電子部品５及びクリーム半田４の存在していない部位がバックアップピン３８によって支持されることとなる。
次に、図１４に基づいて、部品実装装置４１について説明する。部品実装装置４１は、平行に配置された２本のベルトコンベア４２と、吸着ヘッド４４と、実装装置制御手段４５と、基板支持装置４６とを備えている。
ベルトコンベア４２は、前記ベルトコンベア３２と略同様の構成を有し、プリント基板１をその両端縁にて支持した状態で移送する。移送されたプリント基板１は、図示しない位置決めピンにより所定位置に停止され、部品実装装置４１は、停止状態のプリント基板１の表面に電子部品５を実装する。
吸着ヘッド４４は、電子部品５をピックアップしてプリント基板１に搭載する。吸着ヘッド４４は、図示しないヘッド駆動手段によってＸ軸方向、Ｙ軸方向及びＺ軸方向に自由に移動可能に構成されている。
実装装置制御手段４５は、部品実装装置４１における各種制御等を行うものであり、前記カメラから送信された画像データに基づいて前記吸着ヘッド４４を動作させ、所定のクリーム半田４上に所定の電子部品５を実装する。尚、半田検査装置３１から部品実装装置４１へと「印刷不良信号」が出力されている場合、部品実装装置４１は、「印刷不良信号」の出力原因となったプリント基板１に対して電子部品５の実装を行うことなく、当該プリント基板１を図示しない不良品排出部へと搬送する。
基板支持装置４６は、電子部品５の実装時にプリント基板１を下方から支持する。基板支持装置４６は、半田検査装置３１における基板支持装置３６と略同様の構成であり、図４に示すように、バックアッププレート４７と、複数のバックアップピン４８とを備えている。バックアッププレート４７及びバックアップピン４８の構成は、基板支持装置３６におけるバックアッププレート３７及びバックアップピン３８の構成と同様である。
基板支持装置４６は、バックアップピン４８の配置位置を変更可能とすべく、配置位置決定手段７１と、バックアップピン配置手段４９とを備えている。尚、配置位置決定手段７１は、半田検査装置３１と共有されている。また、バックアッププレート４７に対するバックアップピン４８の配置は、部品実装装置４１による電子部品５の実装前に行われる。
配置位置決定手段７１は、半田検査装置３１について説明した通り、上記のように構成されている。尚、配置位置決定手段７１は、半田検査装置３１におけるバックアップピン３８の配置位置に関する情報をそのまま用いて、部品実装装置４１におけるバックアップピン４８の配置位置を決定する。
バックアップピン配置手段４９は、バックアップピン配置手段３９と比較して、検査装置制御手段３５ではなく、実装装置制御手段４５により制御される点で異なるが、基本的にはバックアップピン配置手段３９と同様の動作をする。つまり、バックアップピン配置手段４９は、バックアップピン４８の配置位置として決定されたピン配置可能保持孔Ｈ１に対してバックアップピン４８を挿通・配置する。このようにバックアップピン４８を配置することで、図１５（ａ），（ｂ）に示すように、電子部品５の実装時においては、プリント基板１の裏面のうち、レジスト膜６で電極３が覆われた部位であり、かつ、電子部品５及びクリーム半田４の存在していない部位がバックアップピン４８によって支持されることとなる。
以上詳述したように、本実施形態によれば、プリント基板１のうち、ベース板２に対する突出長（厚み）がほぼ一定となる部位をバックアップピン３８，４８により支持することができる。従って、バックアップピン３８，４８とプリント基板１との間に大きな隙間が形成されてしまうことをより確実に防止できる。その結果、プリント基板１の振動を効果的に抑制することができ、検査精度の向上を図ることができる。また、電子部品５の実装時には、プリント基板１の撓みを効果的に抑制することができる。これにより、クリーム半田４に対して電子部品５を十分に押し込むことができ、電子部品５の実装不良をより確実に防止することができる。
また、本実施形態によれば、予め記憶された設計データに基づいてプリント基板１の被支持部位が決定される。そのため、配置位置決定手段７１における処理負担の軽減を図りつつ、プリント基板１を適切に支持可能な位置へとバックアップピン３８，４８を配置することができる。
さらに、配置位置決定手段７１は、半田検査装置３１におけるバックアップピン３８の配置位置に関する情報をそのまま用いて、部品実装装置４１におけるバックアップピン４８の配置位置を決定する。従って、配置位置決定手段７１における処理負担を一層軽減することができるとともに、効率性の向上を図ることができる。
尚、上記実施形態の記載内容に限定されず、例えば次のように実施してもよい。勿論、以下において例示しない他の応用例、変更例も当然可能である。
（ａ）上記実施形態では、複数のピン配置可能保持孔Ｈ１の中からバックアップピン３８，４８の配置位置を決定する手法は特に問わないとされている。これに対して、プリント基板１の表面における設計上のクリーム半田４の配置情報に基づいて、バックアップピン３８，４８の配置位置を決定するように構成してもよい。つまり、プリント基板１の表面の状況に応じて、バックアップピン３８，４８の配置位置を決定するように構成してもよい。
例えば、図１６に示すように、半田検査装置３１及び部品実装装置４１の少なくとも一方に（本例では、両装置３１，４１に共有される）近接領域特定手段８１を設ける。近接領域特定手段８１は、設計データ記憶手段７２に記憶されたクリーム半田４に関するデータに基づいて、設計上の各クリーム半田４間の距離を特定可能に構成されている。そして、近接領域特定手段８１は、図１７に示すように、プリント基板１の表面領域（特に電子部品５や電極パターン３Ａ、クリーム半田４が配置される領域）を分割してなる複数の対象領域Ｒ２のそれぞれにおいて、参酌したデータに基づきクリーム半田４間の設計上の最短距離を特定する。さらに、近接領域特定手段８１は、特定した最短距離が予め設定された所定値以下となる領域を含む対象領域Ｒ２を半田近接領域Ｒ３（図１７中、斜線を付した領域）として特定する。
その上で、配置位置決定手段７１は、前記ピン配置可能保持孔Ｈ１の情報と、近接領域特定手段８１により特定された半田近接領域Ｒ３の情報とに基づいてバックアップピン３８，４８の配置位置を設定する。より詳しくは、図１８に示すように、ピン配置可能保持孔Ｈ１のうち半田近接領域Ｒ３に対応するもの（図１８中、太線で示すピン配置可能保持孔Ｈ１）に、バックアップピン３８，４８が比較的多く配置される一方で、ピン配置可能保持孔Ｈ１のうち半田近接領域Ｒ３以外の領域に対応するものに、バックアップピン３８，４８が比較的少なく配置されるようにバックアップピン３８，４８の配置位置を決定する。つまり、プリント基板１のうち半田近接領域Ｒ３に対応する部位を支持するバックアップピン３８，４８の単位面積当たりの数が、プリント基板１のうち半田近接領域Ｒ３に対応する部位以外を支持するバックアップピン３８，４８の単位面積当たりの数よりも大きくなるようにバックアップピン３８，４８の配置位置を決定する。例えば、半田近接領域Ｒ３に対応するピン配置可能保持孔Ｈ１においては、その全てにバックアップピン３８，４８を配置し、半田近接領域Ｒ３以外に対応するピン配置可能保持孔Ｈ１においては、その中のいずれかにバックアップピン３８，４８を配置するようにバックアップピン３８，４８の配置位置を決定する。
このように構成することで、半田検査装置３１においては、プリント基板１のうち精緻な検査を必要とする部位に対応して、多くのバックアップピン３８が配置される。従って、検査精度の一層の向上を図ることができる。また、部品実装装置４１においては、プリント基板１のうち特に撓み防止を図るべき部位において、プリント基板１の撓みを効果的に抑制することができる。その結果、実装不良をより確実に防止することができる。
一方で、プリント基板１のうち半田近接領域Ｒ３に対応する部位以外の部位に対応するバックアップピン３８，４８の配置数は比較的少ないものとされる。従って、バックアップピン配置手段３９，４９によるバックアップピン３８，４８の配置をより効率化することができ、生産性を高めることができる。
さらに、プリント基板１の表面における単位面積当たりのクリーム半田４の数に基づいて、バックアップピン３８，４８の配置位置を決定してもよい。より詳しくは、図１９に示すように、半田検査装置３１及び部品実装装置４１の少なくとも一方に（本例では、両装置３１，４１に共有される）多数領域特定手段８３を設ける。多数領域特定手段８３は、設計データ記憶手段７２に記憶されたクリーム半田４のデータに基づいて、設計上におけるクリーム半田４の単位面積当たりの数を特定可能に構成されている。さらに、多数領域特定手段８３は、図２０に示すように、特定した設計上におけるクリーム半田４の単位面積当たりの数が予め設定された所定数以上となる領域を含む前記対象領域Ｒ２を半田多数領域Ｒ４（図２０中、斜線を付した領域）として特定するように構成される。
その上で、配置位置決定手段７１は、ピン配置可能保持孔Ｈ１のうち、多数領域特定手段８３により特定された半田多数領域Ｒ４に対応するもの（図２１中、太線で示すピン配置可能保持孔Ｈ１）に、バックアップピン３８，４８が比較的多く配置される一方で、ピン配置可能保持孔Ｈ１のうち半田多数領域Ｒ４以外の領域に対応するものに、バックアップピン３８，４８が比較的少なく配置されるようにバックアップピン３８，４８の配置位置を決定する。つまり、プリント基板１のうち半田多数領域Ｒ４に対応する部位を支持するバックアップピン３８，４８の単位面積当たりの数が、プリント基板１のうち半田多数領域Ｒ４に対応する部位以外を支持するバックアップピン３８，４８の単位面積当たりの数よりも大きくなるようにバックアップピン３８，４８の配置位置を決定する。
このように構成することで、半田検査装置３１においては、検査精度のより一層の向上を図ることができ、また、部品実装装置４１においては、実装不良の一層確実な防止を図ることができる。
さらに、配置位置決定手段７１は、プリント基板１の表面におけるクリーム半田４の面積に応じて、バックアップピン３８，４８の配置位置を決定するように構成してもよい。具体的には、図２２に示すように、半田検査装置３１及び部品実装装置４１の少なくとも一方に（本例では、両装置３１，４１に共有される）極小領域特定手段８５を設ける。極小領域特定手段８５は、設計データ記憶手段７２に記憶されたクリーム半田４のデータに基づいて、設計上における各クリーム半田４の面積（ＸＹ平面におけるクリーム半田４の占める領域の面積）を特定可能に構成されている。さらに、極小領域特定手段８５は、図２３に示すように、特定した設計上の面積が予め設定された所定値以下となるクリーム半田４を含む前記対象領域Ｒ２を半田極小領域Ｒ５（図２３中、斜線を付した領域）として特定するように構成される。
その上で、配置位置決定手段７１は、ピン配置可能保持孔Ｈ１のうち、極小領域特定手段８５により特定された半田極小領域Ｒ５に対応するもの（図２４中、太線で示すピン配置可能保持孔Ｈ１）に、バックアップピン３８，４８が比較的多く配置される一方で、ピン配置可能保持孔Ｈ１のうち半田極小領域Ｒ５以外の領域に対応するものに、バックアップピン３８，４８が比較的少なく配置されるようにバックアップピン３８，４８の配置位置を決定する。つまり、プリント基板１のうち半田極小領域Ｒ５に対応する部位を支持するバックアップピン３８，４８の単位面積当たりの数が、プリント基板１のうち半田極小領域Ｒ５に対応する部位以外を支持するバックアップピン３８，４８の単位面積当たりの数よりも大きくなるようにバックアップピン３８，４８の配置位置を決定する。
このように構成することで、半田検査装置３１においては、検査精度の更なる向上を図ることができ、また、部品実装装置４１においては、実装不良のより一層確実な防止を図ることができる。
さらに、半田検査装置３１における配置位置決定手段７１が、プリント基板１の表面における検査領域に関する情報に基づいて、バックアップピン３８の配置位置を決定してもよい。例えば、検査領域となる部位を特定するためのデータを予め設計データ記憶手段７２等に記憶しておく。そして、図２５に示すように、半田検査装置３１（配置位置決定手段７１や検査装置制御手段３５など）が、予め記憶された前記検査領域に関するデータに基づいて、プリント基板１の表面のうち検査対象となる領域Ｒ６（図２５中、斜線を付した領域であって、例えば、クリーム半田４が印刷形成される領域）と、検査対象とならない領域とを特定するように構成する。
その上で、配置位置決定手段７１は、前記ピン配置可能保持孔Ｈ１のうち前記検査対象となる領域Ｒ６に対応するもの（図２６中、太線で示すピン配置可能保持孔Ｈ１）に、バックアップピン３８が比較的多く配置される一方で、ピン配置可能保持孔Ｈ１のうち前記検査対象とならない領域に対応するものに、バックアップピン３８が比較的少なく配置されるようにバックアップピン３８の配置位置を決定する。つまり、プリント基板１のうち検査領域に対応する部位を支持するバックアップピン３８の単位面積当たりの数を、プリント基板１のうち検査対象とならない領域に対応する部位を支持するバックアップピン３８の単位面積当たりの数よりも大きくするように構成する。
このように構成することで、プリント基板１のうち検査対象となる部位の振動を極めて効果的に抑制することができ、検査精度をより一層高めることができる。また、プリント基板１のうち検査対象とならない部位には、比較的少なめのバックアップピン３８が配置される。従って、バックアップピン３８の配置をさらに効率化することができ、生産性をより向上させることができる。
さらに、部品実装装置４１における配置位置決定手段７１が、プリント基板１の表面に実装される電子部品５の情報に基づいて、バックアップピン４８の配置位置を決定してもよい。例えば、配置位置決定手段７１は、設計データ記憶手段７２に記憶された電子部品５のサイズや端子の数、実装位置などの情報を参酌する。そして、配置位置決定手段７１は、プリント基板１のうち電子部品５の実装される部位（特にサイズの大きな電子部品５の実装される部位）、多くの端子が設けられる部位、端子同士が近接状態で設けられる部位、又は、比較的小さな端子の設けられる部位に対応して多くのバックアップピン４８が配置される一方で、プリント基板１のうちこれらの部位以外の部位に対応して比較的少数のバックアップピン４８が配置されるようにバックアップピン４８の配置位置を決定する。
このように構成することで、プリント基板１のうち撓み防止を特に図るべき部位に対応してバックアップピン４８を密に配置することが可能となる。その結果、電子部品５を一層精度よく狙いの位置に配置することができ、実装不良を一層確実に防止することができる。
尚、対象領域Ｒ２のサイズや数などは例示であって、プリント基板１のサイズや部品密度などに応じて適宜変更可能である。また、近接領域特定手段８１や多数領域特定手段８３、極小領域特定手段８５は、半田検査装置３１及び部品実装装置４１の共有でなくてもよく、各装置３１，４１がそれぞれ各手段８１，８３，８５を備えていてもよい。
（ｂ）上記実施形態では、半田検査装置３１及び部品実装装置４１に対して本発明の技術思想が適用されているが、実装状態検査装置６１に対して本発明の技術思想を適用してもよい。すなわち、実装状態検査装置６１が基板支持装置を有し、当該基板支持装置のバックアップピンによって、プリント基板１の裏面のうち、レジスト膜６で電極３が覆われた部位であり、かつ、電子部品５及びクリーム半田４の存在していない部位が支持されるように構成してもよい。
（ｃ）上記実施形態において、プリント基板１は両面実装基板であるが、片面実装基板であってもよい。従って、電子部品５等の搭載されていないプリント基板１が製造システム１１に供給されるものとし、製造システム１１が、プリント基板１の一方の面（表面）に対して各種処理を行うように構成してもよい。尚、この場合、基板支持装置３６，４６により支持されるプリント基板１の裏面には、電子部品５やクリーム半田４が存在していないこととなる。
（ｄ）バックアップピンの構成は特に限定されるものではなく、例えば、バックアップピンとしてプリント基板１を吸い寄せる機能を有する吸着タイプのものを用いてもよい。バックアップピンとして吸着タイプのものを用いた場合、上記実施形態によれば、プリント基板１のうち吸着された部位がバックアップピン３８，４８側に下がってしまうことを防止できる。従って、十分な検査精度を確保するために、被写界深度やダイナミックレンジを極端に大きくする等の必要がなくなり、コストの増大防止を図ることができる。
（ｅ）上記実施形態における基板支持装置３６，４６は、バックアップピン３８，４８の挿通・設置される保持孔を変更することで、バックアップピン３８，４８の配置位置を変更可能に構成されている。これに対して、例えば、図２７に示すように、基板支持装置９６が、平行に設けられた複数のベルトコンベア９７と、当該ベルトコンベア９７のそれぞれに１本ずつ（又は複数本ずつ）立設されたバックアップピン９８とを有するように構成し、ベルトコンベア９７を回転動作させることによって、バックアップピン９８の配置位置が変更されるように構成してもよい。
（ｆ）上記実施形態において、配置位置決定手段７１は、半田検査装置３１及び部品実装装置４１に共有されているが、各装置３１，４１に対してそれぞれ設けられるように構成してもよい。
（ｇ）上記実施形態では特に言及されていないが、部品実装装置４１とリフロー装置５１との間に、リフロー前の電子部品５の実装状態を検査するリフロー前実装状態検査装置を設けることとしてもよい。そして、当該リフロー前実装状態検査装置に対して、本発明の技術思想を適用してもよい。
１…プリント基板（基板）、３…電極、４…クリーム半田（半田）、５…電子部品、６…レジスト膜、３１…半田検査装置（基板検査装置）、３６，４６…基板支持装置、３８，４８…バックアップピン、３９，４９…バックアップピン配置手段、４１…部品実装装置、７１…配置位置決定手段、７２…設計データ記憶手段、８１…近接領域特定手段、８３…多数領域特定手段、８５…極小領域特定手段、Ｒ３…半田近接領域、Ｒ４…半田多数領域、Ｒ５…半田極小領域。

Claims (14)

  1. 電極と、当該電極の所定部位を覆うレジスト膜とを有し、前記電極の所定部位に対して所定の電子部品を実装するための半田が設けられた基板の裏面を支持した状態で、前記基板の表面を検査する基板検査装置であって、
    前記基板の裏面を支持する基板支持装置を備えるとともに、
    前記基板支持装置は、
    上端部において前記基板の裏面を支持可能な複数のバックアップピンと、
    前記バックアップピンの配置位置を決定する配置位置決定手段と、
    前記配置位置決定手段により決定された前記バックアップピンの配置位置に、前記バックアップピンを配置するバックアップピン配置手段とを有し、
    前記配置位置決定手段は、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を支持する位置に前記バックアップピンの配置位置を決定することを特徴とする基板検査装置。
  2. 前記配置位置決定手段は、前記基板の裏面における前記電子部品、前記半田、前記レジスト膜及び前記電極の設計上の配置領域に関するデータに基づいて、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を特定し、前記特定された位置に前記バックアップピンの配置位置を決定することを特徴とする請求項１に記載の基板検査装置。
  3. 前記配置位置決定手段は、前記基板の表面における前記半田の設計上の配置情報、及び、前記基板の表面における検査領域に関する情報の少なくとも一方に基づいて、前記バックアップピンの配置位置を決定することを特徴とする請求項１又は２に記載の基板検査装置。
  4. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において前記半田間の距離が設計上で所定値以下となる領域を含む半田近接領域を特定する近接領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田近接領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田近接領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項３に記載の基板検査装置。
  5. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において前記半田の単位面積当たりの数が設計上で所定数以上となる領域を含む半田多数領域を特定する多数領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田多数領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田多数領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項３又は４に記載の基板検査装置。
  6. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において設計上における面積が所定値以下となる前記半田を含む半田極小領域を特定する極小領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田極小領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田極小領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項３乃至５のいずれか１項に記載の基板検査装置。
  7. 前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち検査対象となる領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち検査対象とならない領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項３乃至６のいずれか１項に記載の基板検査装置。
  8. 電極と、当該電極の所定部位を覆うレジスト膜とを有し、前記電極の所定部位に対して所定の電子部品を実装するための半田が設けられた基板の裏面を支持した状態で、前記基板の表面に設けられた前記半田に前記電子部品を押し込んで実装する部品実装装置であって、
    前記基板の裏面を支持する基板支持装置を備えるとともに、
    前記基板支持装置は、
    上端部において前記基板の裏面を支持可能な複数のバックアップピンと、
    前記バックアップピンの配置位置を決定する配置位置決定手段と、
    前記配置位置決定手段により決定された前記バックアップピンの配置位置に、前記バックアップピンを配置するバックアップピン配置手段とを有し、
    前記配置位置決定手段は、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を支持する位置に前記バックアップピンの配置位置を決定することを特徴とする部品実装装置。
  9. 前記配置位置決定手段は、前記基板の裏面における前記電子部品、前記半田、前記レジスト膜及び前記電極の設計上の配置領域に関するデータに基づいて、前記基板の裏面のうち、前記レジスト膜で前記電極が覆われた部位であり、かつ、前記電子部品及び前記半田の存在していない部位を特定し、前記特定された位置に前記バックアップピンの配置位置を決定することを特徴とする請求項８に記載の部品実装装置。
  10. 前記配置位置決定手段は、前記基板の表面に実装される前記電子部品の情報、及び、前記基板の表面における前記半田の設計上の配置情報の少なくとも一方に基づいて、前記バックアップピンの配置位置を決定することを特徴とする請求項８又は９に記載の部品実装装置。
  11. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において前記半田間の距離が設計上で所定値以下となる領域を含む半田近接領域を特定する近接領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田近接領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田近接領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項１０に記載の部品実装装置。
  12. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において前記半田の単位面積当たりの数が設計上で所定数以上となる領域を含む半田多数領域を特定する多数領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田多数領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田多数領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項１０又は１１に記載の部品実装装置。
  13. 前記基板の表面には、前記半田が複数設けられ、
    前記基板のうち、その表面において設計上における面積が所定値以下となる前記半田を含む半田極小領域を特定する極小領域特定手段を有し、
    前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記半田極小領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記半田極小領域に対応する部位以外を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項１０乃至１２のいずれか１項に記載の部品実装装置。
  14. 前記配置位置決定手段は、
    前記バックアップピンの配置位置の変更に伴い、前記バックアップピンの単位面積当たりの数を変更可能であり、
    前記基板のうち前記電子部品の実装領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数が、前記基板のうち前記電子部品の非実装領域に対応する部位を支持する前記バックアップピンの単位面積当たりの数よりも大きくなるように前記バックアップピンの配置位置を決定することを特徴とする請求項１０乃至１３のいずれか１項に記載の部品実装装置。
JP2014027386A 2014-02-17 2014-02-17 基板検査装置及び部品実装装置 Active JP5911899B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014027386A JP5911899B2 (ja) 2014-02-17 2014-02-17 基板検査装置及び部品実装装置
TW104103654A TWI595814B (zh) 2014-02-17 2015-02-04 基板檢查裝置及零件安裝裝置
TW106121611A TWI626866B (zh) 2014-02-17 2015-02-04 基板檢查方法、零件安裝方法及印刷基板的製造方法
DE102015202610.8A DE102015202610B4 (de) 2014-02-17 2015-02-13 Substratinspektionseinrichtung und Komponentenmontageeinrichtung
CN201510079186.9A CN104853581B (zh) 2014-02-17 2015-02-13 基板检查装置和部件安装装置
US14/624,124 US9511455B2 (en) 2014-02-17 2015-02-17 Substrate inspection device and component mounting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027386A JP5911899B2 (ja) 2014-02-17 2014-02-17 基板検査装置及び部品実装装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016066117A Division JP6333877B2 (ja) 2016-03-29 2016-03-29 基板検査方法及びプリント基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015153935A JP2015153935A (ja) 2015-08-24
JP2015153935A5 JP2015153935A5 (ja) 2015-11-26
JP5911899B2 true JP5911899B2 (ja) 2016-04-27

Family

ID=53797291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027386A Active JP5911899B2 (ja) 2014-02-17 2014-02-17 基板検査装置及び部品実装装置

Country Status (5)

Country Link
US (1) US9511455B2 (ja)
JP (1) JP5911899B2 (ja)
CN (1) CN104853581B (ja)
DE (1) DE102015202610B4 (ja)
TW (2) TWI626866B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6670180B2 (ja) * 2016-06-02 2020-03-18 ヤマハ発動機株式会社 バックアップピン配置位置決定装置、バックアップピン配置位置決定方法および基板作業システム
JP6306230B1 (ja) * 2017-02-09 2018-04-04 Ckd株式会社 半田印刷検査装置、半田印刷検査方法、及び、基板の製造方法
JP6928527B2 (ja) * 2017-10-03 2021-09-01 ヤマハ発動機株式会社 高さ測定装置、高さ測定方法および基板作業装置
WO2019138509A1 (ja) * 2018-01-11 2019-07-18 株式会社Ｆｕｊｉ 部品実装システム
CN112119681B (zh) * 2018-05-23 2022-02-18 雅马哈发动机株式会社 支承构件配置决定装置、支承构件配置决定方法
EP3806611A4 (en) * 2018-05-25 2021-06-02 Fuji Corporation DETERMINATION DEVICE, COMPONENT MOUNTING DEVICE PROVIDED THEREOF, AND DETERMINATION METHOD
WO2020003491A1 (ja) * 2018-06-29 2020-01-02 ヤマハ発動機株式会社 支持部材配置支援装置、印刷機、印刷システム、支持部材配置支援方法
JP7169446B2 (ja) * 2019-06-06 2022-11-10 株式会社Fuji 対基板作業機および対基板作業システム
CN114287174B (zh) * 2019-09-06 2023-07-14 株式会社富士 元件安装机的支撑销自动配置系统
CN114535916B (zh) * 2022-04-01 2023-12-22 长鑫存储技术有限公司 焊接对位设备以及采用该焊接设备进行焊接的方法
CN117715405A (zh) * 2024-02-01 2024-03-15 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006964B2 (ja) 1992-10-07 2000-02-07 山形カシオ株式会社 バックアップピン自動入替装置
JPH0758423A (ja) * 1993-08-19 1995-03-03 Sony Corp バックアップピン受け部を設けたプリント基板
JP4540838B2 (ja) 2000-12-12 2010-09-08 パナソニック株式会社 回路基板固定方法
JP2003204198A (ja) 2002-01-04 2003-07-18 Hitachi Communication Technologies Ltd プリント回路板のバックアップピン自動配置装置
JP4452686B2 (ja) 2003-05-16 2010-04-21 富士機械製造株式会社 バックアップ装置における支持部位置決定方法およびその装置
JP4349091B2 (ja) 2003-11-12 2009-10-21 パナソニック株式会社 プリント基板支持装置及びプリント基板支持方法
JP4051568B2 (ja) * 2004-02-09 2008-02-27 ソニー株式会社 部品実装基板検査装置
JP3960346B2 (ja) * 2004-12-27 2007-08-15 オムロン株式会社 画像処理方法、基板検査方法、基板検査装置、および基板検査用の検査データ作成方法
JP2007311711A (ja) * 2006-05-22 2007-11-29 Anritsu Corp 基板バックアップ装置、該装置を備えた印刷半田検査装置及び方法
JP4841460B2 (ja) * 2007-02-27 2011-12-21 ヤマハ発動機株式会社 バックアップピン配設位置決定装置、バックアップユニット形成装置、及び基板処理装置
JP5723221B2 (ja) * 2011-05-31 2015-05-27 ヤマハ発動機株式会社 スクリーン印刷装置
JP5747167B2 (ja) * 2012-02-02 2015-07-08 パナソニックＩｐマネジメント株式会社 下受けピンの配置方法および下受けピンの返戻方法
JP5874508B2 (ja) * 2012-04-17 2016-03-02 オムロン株式会社 はんだの濡れ上がり状態の検査方法およびこの方法を用いた自動外観検査装置ならびに基板検査システム

Also Published As

Publication number Publication date
TW201737788A (zh) 2017-10-16
CN104853581B (zh) 2018-06-15
TW201543974A (zh) 2015-11-16
DE102015202610B4 (de) 2023-10-26
CN104853581A (zh) 2015-08-19
DE102015202610A1 (de) 2015-09-03
TWI595814B (zh) 2017-08-11
US9511455B2 (en) 2016-12-06
JP2015153935A (ja) 2015-08-24
TWI626866B (zh) 2018-06-11
US20150231744A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
JP5911899B2 (ja) 基板検査装置及び部品実装装置
US5471368A (en) Module having vertical peripheral edge connection
CN1715888B (zh) 印刷电路板检查装置和印刷电路板装配检查线系统
JP2015153935A5 (ja)
JP2006220426A (ja) 実装された電子部品の検査方法及び装置
JP2009192282A (ja) 半田印刷検査装置及び部品実装システム
JP6329667B1 (ja) 部品実装システム及び接着剤検査装置
JP6318638B2 (ja) プリント配線板および情報処理装置
WO2016189609A1 (ja) 立体配線板および立体配線板の製造方法
JP2006319332A (ja) 実装された電子部品の検査装置を備えた電子部品実装機
US20070164083A1 (en) Alignment plate
KR100758207B1 (ko) 반자동 피씨비 다기능 검사장치
JP6182505B2 (ja) 実装荷重測定装置
US9296056B2 (en) Device for thermal management of surface mount devices during reflow soldering
CN105164522A (zh) 部件安装基板检查方法以及采用该检查方法的基板制造系统
JP4372719B2 (ja) 部品搭載システム
JP6333877B2 (ja) 基板検査方法及びプリント基板の製造方法
JP2008171992A (ja) 半導体部品の実装方法
JP5421409B2 (ja) 外観検査装置及び外観検査方法
JP2008028213A (ja) 回路基板及びその検査方法
JP6587871B2 (ja) 部品実装装置および部品実装システム
US20120292088A1 (en) Electronic device with obliquely connected components
JP3174536B2 (ja) ハンダ付け状態の確認方法
JP5371730B2 (ja) プリント基板、電子部品の実装方法
KR101177779B1 (ko) 인쇄회로기판의 비아홀 막음 방법 및 이에 이용되는 공기정량흡입판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160330

R150 Certificate of patent or registration of utility model

Ref document number: 5911899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150