JP2005217065A - 配線基板およびその製造方法ならびに半導体装置およびその製造方法 - Google Patents
配線基板およびその製造方法ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005217065A JP2005217065A JP2004020399A JP2004020399A JP2005217065A JP 2005217065 A JP2005217065 A JP 2005217065A JP 2004020399 A JP2004020399 A JP 2004020399A JP 2004020399 A JP2004020399 A JP 2004020399A JP 2005217065 A JP2005217065 A JP 2005217065A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- photoresist layer
- conductor
- wiring
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】フィルム基材1面に、第1フォトレジスト層3を設けて導体配線5のパターンに対応する開口部5aを形成し、第1フォトレジスト層の開口部を通してめっきを施すことにより、フィルム基材面上に導体配線5を付設し、第1フォトレジスト層のパターンを覆って第2フォトレジスト層6を設け、第2フォトレジスト層に、導体配線を横切って導体配線の両側の領域を含む形状を有する長孔状パターンの開口部6aを形成して、長孔状パターン中に導体配線の一部を露出させ、第2フォトレジスト層の長孔状パターンを通して、導体配線の露出した面にめっきを施すことにより突起電極8を形成する。
【選択図】図1−2
Description
実施の形態1におけるテープキャリア基板の製造方法について、図1−1および図1−2を参照して説明する。図1−1(a1)〜(f1)、図1−2(g1)〜(k1)はテープキャリア基板の製造工程を示し、半導体素子搭載部の平面図である。図1−1(a2)〜(f2)、図1−2(g2)〜(k2)は各々、上記各平面図における図1−1(d1)のA−A断面に対応する位置で示した拡大断面図である。
実施の形態2におけるテープキャリア基板の製造方法について、図2を参照して説明する。本実施の形態の製造方法の初期段階では、実施の形態1の図1−1(a1)〜(i1)までと同様の工程を行う。従って重複する工程の説明を省略し、図2には、図1−1(i1)に相当する工程以降を、図2(i1)〜(n1)として図示する。図2(i2)〜(n2)は各々、図2(i1)〜(n1)における図1−1(d1)のA−A断面に対応する位置で示した拡大断面図である。
実施の形態3におけるテープキャリア基板の構造とその製造方法について、図7〜図11を参照して説明する。本実施の形態において用いるテープキャリア基板を、図7に示す。このテープキャリア基板では、複数本の導体配線5のうち、フィルム基材1の短辺方向に配列されたものが、直角に屈曲した平行部5aを有する。平行部5aは、フィルム基材1の長辺方向に配列された導体配線5と平行である。短辺方向に配列された導体配線5では、平行部5aに突起電極8が配置される。この構造により、以下に説明する問題を回避することができる。
実施の形態4における半導体装置およびその製造方法について、図12を参照して説明する。本実施の形態において用いるテープキャリア基板は、図12(a)には一例として実施の形態1により製造したものを示したが、上述の実施の形態に基づいて製造したいずれのテープキャリア基板を用いてもよい。
実施の形態5における画像表示パネルを、図13および14に示す。この画像表示パネルは、本発明のテープキャリア基板を用いた電子回路装置の一例である。すなわち、上述のいずれかの実施の形態により製造されたテープキャリア基板に半導体素子を実装して半導体装置を作製し、その半導体装置を組み込んで構成されている。
2 下地金属層
3 第1フォトレジスト層
3a、6a、9a 開口部
4、7、10、18、19 露光マスク
5 導体配線
5a 平行部
6 第2フォトレジスト層
7a、10a、18a、18b 光透過領域
8 突起電極
9 第3フォトレジスト層
11、11a、11b 上皮層
12、16 テープキャリア基板
13 半導体素子
14、14a、14b 電極パッド
15 封止樹脂
17 ソルダーレジスト
20 画像表示パネル
21a、21b パネル基板
22 パネル電極
23、26 異方性導電膜
24 プリント基板
25 電極
Claims (14)
- フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された突起電極とを備えた配線基板の製造方法において、
前記フィルム基材面に、第1フォトレジスト層を設けて前記導体配線のパターンに対応する開口部を形成し、
前記第1フォトレジスト層の開口部を通してめっきを施すことにより、前記フィルム基材面上に前記導体配線を付設し、
前記第1フォトレジスト層のパターンを覆って第2フォトレジスト層を設け、
前記第2フォトレジスト層に、前記導体配線を横切って前記導体配線の両側の領域を含む形状を有する長孔状パターンの開口部を形成して、前記長孔状パターン中に前記導体配線の一部を露出させ、
前記第2フォトレジスト層の長孔状パターンを通して、前記導体配線の露出した面にめっきを施すことにより前記突起電極を形成することを特徴とする配線基板の製造方法。 - 表面に下地金属層が形成された前記フィルム基材を用い、前記第1フォトレジスト層の開口部を通してめっきを施すことにより、前記下地金属層上に前記導体配線を付設し、
前記突起電極を形成する工程の後、前記第2フォトレジスト層および前記第1フォトレジスト層を除去し、前記導体配線間の前記下地金属層をエッチングすることにより、前記各導体配線を電気的に分離する請求項1に記載の配線基板の製造方法。 - 前記突起電極の上面に、前記突起電極用金属よりも低硬度の金属からなる上皮層を設ける請求項1に記載の配線基板の製造方法。
- 前記第2フォトレジスト層の長孔状パターンを通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成する請求項3に記載の配線基板の製造方法。
- 前記突起電極を形成する工程の後、前記第2フォトレジスト層を除去して前記第1フォトレジスト層上に第3フォトレジスト層を形成し、前記第3フォトレジスト層に開口部を形成し、前記第3フォトレジスト層の開口部を通して前記突起電極の上面にめっきを施すことにより、前記上皮層を形成する請求項3に記載の配線基板の製造方法。
- 前記上皮層を、前記突起電極の平面形状より小さく形成する請求項5に記載の配線基板の製造方法。
- 前記上皮層を、前記突起電極の上面で複数個の分割された形状に形成する請求項5に記載の配線基板の製造方法。
- 前記複数本の導体配線を各々、長手方向において互いに平行である平行部を有するパターンに形成し、前記突起電極を前記平行部に配置する請求項1〜7のいずれか1項に記載の配線基板の製造方法。
- 請求項1〜8のいずれか1項に記載の配線基板の製造方法により配線基板を作製し、
前記配線基板上に半導体素子を載置し、前記半導体素子の電極パッドと前記突起電極とを接続することにより、前記突起電極を介して前記半導体素子の電極パッドと前記導体配線とを接続する半導体装置の製造方法。 - 前記導体配線上の前記突起電極が形成された領域を封止樹脂で覆った後、前記配線基板上に前記半導体素子を載置し、前記半導体素子の電極パッドと前記導体配線とを、その間に介在する前記封止樹脂を排除して接続する請求項9に記載の半導体装置の製造方法。
- 前記半導体素子の電極パッドと前記突起電極とを接続する際に、両者を互いに当接させ押圧しながら、当接部に超音波を印加する請求項10に記載の半導体装置の製造方法。
- フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された突起電極とを備えた配線基板において、
前記複数本の導体配線は各々、長手方向において互いに平行である平行部を有し、前記突起電極は前記平行部に配置されたことを特徴とする配線基板。 - 請求項1〜8のいずれか1項に記載の配線基板の製造方法により作製された配線基板と、前記配線基板上に実装された半導体素子とを備え、前記突起電極を介して、前記半導体素子の電極パッドと前記導体配線とが接続された半導体装置。
- 請求項13に記載の半導体装置が組み込まれた電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020399A JP4068575B2 (ja) | 2004-01-28 | 2004-01-28 | 配線基板の製造方法ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020399A JP4068575B2 (ja) | 2004-01-28 | 2004-01-28 | 配線基板の製造方法ならびに半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311243A Division JP2008072144A (ja) | 2007-11-30 | 2007-11-30 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217065A true JP2005217065A (ja) | 2005-08-11 |
JP4068575B2 JP4068575B2 (ja) | 2008-03-26 |
Family
ID=34904326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020399A Expired - Fee Related JP4068575B2 (ja) | 2004-01-28 | 2004-01-28 | 配線基板の製造方法ならびに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4068575B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214370A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、ならびに半導体装置及びその製造方法 |
US9461008B2 (en) | 2012-08-16 | 2016-10-04 | Qualcomm Incorporated | Solder on trace technology for interconnect attachment |
CN109768022A (zh) * | 2017-11-09 | 2019-05-17 | 瑞鼎科技股份有限公司 | 薄膜覆晶封装结构 |
-
2004
- 2004-01-28 JP JP2004020399A patent/JP4068575B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214370A (ja) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、ならびに半導体装置及びその製造方法 |
JP4728828B2 (ja) * | 2006-02-09 | 2011-07-20 | パナソニック株式会社 | 配線基板の製造方法 |
US9461008B2 (en) | 2012-08-16 | 2016-10-04 | Qualcomm Incorporated | Solder on trace technology for interconnect attachment |
CN109768022A (zh) * | 2017-11-09 | 2019-05-17 | 瑞鼎科技股份有限公司 | 薄膜覆晶封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4068575B2 (ja) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565835B1 (ja) | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 | |
KR100689681B1 (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
JP2002083897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006269605A (ja) | フレキシブル回路基板及びその製造方法 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
KR20070105853A (ko) | 실장 기판 | |
JP4068575B2 (ja) | 配線基板の製造方法ならびに半導体装置の製造方法 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
JP2008072144A (ja) | 配線基板 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
US11272614B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2003188486A (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
JP4108641B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
JP3269506B2 (ja) | 半導体装置 | |
JP2009194058A (ja) | 電気接続装置 | |
JP3453900B2 (ja) | フィルムキャリアテープ | |
JPH09199819A (ja) | 基板上の配線端子間の接続構造 | |
JPH07304Y2 (ja) | 半田ペ−スト印刷用マスク | |
JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP2005183818A (ja) | 回路基板およびその製造方法 | |
JP2007180233A (ja) | 配線基板とその製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |