JPH03190248A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03190248A JPH03190248A JP33050389A JP33050389A JPH03190248A JP H03190248 A JPH03190248 A JP H03190248A JP 33050389 A JP33050389 A JP 33050389A JP 33050389 A JP33050389 A JP 33050389A JP H03190248 A JPH03190248 A JP H03190248A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive
- conductor
- semiconductor element
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000853 adhesive Substances 0.000 claims abstract description 35
- 230000001070 adhesive effect Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 208000028659 discharge Diseases 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 abstract 2
- 239000010931 gold Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特にマイクロコ
ンピュータやゲートアレイ等の多電極。
ンピュータやゲートアレイ等の多電極。
狭ピッチのＬＳＩチップの実装に関するものである。
従来の技術
従来の半導装置の製造方法を第５図とともに説明する。
まず、第５図（ｂ）に示すようにガラスからなる第３の
基板６上にインジウム・錫酸化物（ＩＴＯ）等の薄膜電
極５を形成し、フォトレジスト４をめっきマスクとして
金（Ａｕ）等をめっきして突起状導体３を形成する。次
に第５図（ａ）に示すＬＳＩチップ１１を用意し、同図
（Ｃ）のようにＬＳＩチップ１１上のＡ［電極１２と突
起状導体３とを位置合わせし、約３５０℃に加熱された
加圧ツール１０によってＬＳＩチップ１１を加圧する。
基板６上にインジウム・錫酸化物（ＩＴＯ）等の薄膜電
極５を形成し、フォトレジスト４をめっきマスクとして
金（Ａｕ）等をめっきして突起状導体３を形成する。次
に第５図（ａ）に示すＬＳＩチップ１１を用意し、同図
（Ｃ）のようにＬＳＩチップ１１上のＡ［電極１２と突
起状導体３とを位置合わせし、約３５０℃に加熱された
加圧ツール１０によってＬＳＩチップ１１を加圧する。
この加圧によって、Ａｅ電極１２と突起状導体３のＡｕ
が共晶合金を形成し、第５図ω）に示すようにＬＳＩチ
ップ１１に突起状導体３が転写される。
が共晶合金を形成し、第５図ω）に示すようにＬＳＩチ
ップ１１に突起状導体３が転写される。
次に、第５図（ｅ）に示すようにＡｕや銀・パラジウム
（Ａｇ−Ｐｄ）、ＩＴＯ等からなる配線導体８を形成し
たガラスやセラミック等からなる第２の基板９上に、第
２の接着剤１３を塗布する。続いて第５図（ｆ）に示す
ように配線導体８とＬＳＩチップ１１に転写された突起
状導体３とを位置合わせし、常温のままで加圧ツール１
０によってＬＳＩチップ１１を加圧する。その状態で第
２の接着剤１３を硬化する。この硬化によってＬＳＩチ
ップ１１の突起状導体３と配線導体８が電気的に接続さ
れる（第５図（ｇ））。
（Ａｇ−Ｐｄ）、ＩＴＯ等からなる配線導体８を形成し
たガラスやセラミック等からなる第２の基板９上に、第
２の接着剤１３を塗布する。続いて第５図（ｆ）に示す
ように配線導体８とＬＳＩチップ１１に転写された突起
状導体３とを位置合わせし、常温のままで加圧ツール１
０によってＬＳＩチップ１１を加圧する。その状態で第
２の接着剤１３を硬化する。この硬化によってＬＳＩチ
ップ１１の突起状導体３と配線導体８が電気的に接続さ
れる（第５図（ｇ））。
発明が解決しようとする課題
前述した従来の構成では、ＬＳＩチップ１１のＡに電極
１２に突起状導体３を転写する工程でＬＳＩチップ１１
の破損や転写不良が発生する。
１２に突起状導体３を転写する工程でＬＳＩチップ１１
の破損や転写不良が発生する。
また個別にＬＳＩチップ１１への突起状導体３の転写が
必要であり、少量生産では対応できるが、多量生産にな
ると高価な転写装置を数多（必要とし、生産コストが高
くなるという問題点を有していた。
必要であり、少量生産では対応できるが、多量生産にな
ると高価な転写装置を数多（必要とし、生産コストが高
くなるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、配線基板
上の配線導体に突起状導体を転写する半導体装置の製造
方法を提供するものである。
上の配線導体に突起状導体を転写する半導体装置の製造
方法を提供するものである。
課題を解決するための手段
この目的を達成するために本発明の半導体装置の製造方
法は、第３の基板に形成された突起状導体を、粘着剤付
きの第１の基板で剥離する工程と、第２の基板上の配線
導体に前記突起状導体を転写した後、配線導体と突起状
導体を焼成により一体化させる工程と、その転写された
突起状導体にＬＳＩチップの電極を一致させ加熱した加
圧ツールで加圧接続する工程と、ＬＳＩチップと配線基
板との間隙に接着剤を塗布浸透させ硬化することにより
ＬＳＩチップを配線基板に固着する工程とからなるもの
である。
法は、第３の基板に形成された突起状導体を、粘着剤付
きの第１の基板で剥離する工程と、第２の基板上の配線
導体に前記突起状導体を転写した後、配線導体と突起状
導体を焼成により一体化させる工程と、その転写された
突起状導体にＬＳＩチップの電極を一致させ加熱した加
圧ツールで加圧接続する工程と、ＬＳＩチップと配線基
板との間隙に接着剤を塗布浸透させ硬化することにより
ＬＳＩチップを配線基板に固着する工程とからなるもの
である。
作用
この方法によって、第３の基板上に形成された突起状導
体を粘着剤付きの第１の基板で剥離し、非常に多（のＬ
ＳＩチップに対応する突起状導体を一括して配線基板に
転写できる。
体を粘着剤付きの第１の基板で剥離し、非常に多（のＬ
ＳＩチップに対応する突起状導体を一括して配線基板に
転写できる。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は本発明の第１の実施例における半導体装置の製
造方法を説明するための工程断面図である。まず第１図
（ａ）に示すようにポリエステルフィルム（ＰＥＴ）や
ガラス、金属板等の平面性の優れた第１の基板１上にポ
リウレタン等の粘着剤２を塗布、乾燥する。また第１図
（ｂ）に示すようにガラスやセラミックス、金属板等か
らなる第３の基板６上にＩＴＯ等の薄膜電極５を形成し
、フォトレジスト４をめっきマスクとしてＡｕ等の導体
をめっきし突起状導体３をたとえば直径４０μｍ。
造方法を説明するための工程断面図である。まず第１図
（ａ）に示すようにポリエステルフィルム（ＰＥＴ）や
ガラス、金属板等の平面性の優れた第１の基板１上にポ
リウレタン等の粘着剤２を塗布、乾燥する。また第１図
（ｂ）に示すようにガラスやセラミックス、金属板等か
らなる第３の基板６上にＩＴＯ等の薄膜電極５を形成し
、フォトレジスト４をめっきマスクとしてＡｕ等の導体
をめっきし突起状導体３をたとえば直径４０μｍ。
高さ２０μｍに形成する。次に、第１の基板１の粘着剤
２面を第３の基板６の突起状導体３の表面に重ね合わせ
、第１図（Ｃ）に示すように突起状導体３を第１の基板
１の粘着剤２面に付着させる。
２面を第３の基板６の突起状導体３の表面に重ね合わせ
、第１図（Ｃ）に示すように突起状導体３を第１の基板
１の粘着剤２面に付着させる。
一方、第１図（ｄ）に示すようにセラミックスやガラス
、ホーロー基板等からなる第２の基板９の表面にＡｕや
Ａｇ−Ｐｄ、ＩＴＯ等の配線導体８を形成する。さらに
その配線導体８の上にエポキシ系やアクリル系の第１の
接着剤７を約５〜１０μｍの厚みに塗布する。続いて第
１図（ｅ）に示すように配線導体８と突起状導体３とを
位置合わせし、ゴム系の加圧板やローラー等で第１の基
板１を加圧した後、第１の接着剤７を硬化させる。硬化
が終れば、第１図（ｆ）に示すように第１の基板１を剥
離し、第２の基板９上に突起状導体３を残し転写が終了
する。次にその第２の基板９を６００〜９００℃で焼成
すると、第１の接着剤７や粘着剤２は燃焼除去され、第
１図（ｇ）に示すように突起状導体３と配線導体８とは
焼結により強固に接合される。
、ホーロー基板等からなる第２の基板９の表面にＡｕや
Ａｇ−Ｐｄ、ＩＴＯ等の配線導体８を形成する。さらに
その配線導体８の上にエポキシ系やアクリル系の第１の
接着剤７を約５〜１０μｍの厚みに塗布する。続いて第
１図（ｅ）に示すように配線導体８と突起状導体３とを
位置合わせし、ゴム系の加圧板やローラー等で第１の基
板１を加圧した後、第１の接着剤７を硬化させる。硬化
が終れば、第１図（ｆ）に示すように第１の基板１を剥
離し、第２の基板９上に突起状導体３を残し転写が終了
する。次にその第２の基板９を６００〜９００℃で焼成
すると、第１の接着剤７や粘着剤２は燃焼除去され、第
１図（ｇ）に示すように突起状導体３と配線導体８とは
焼結により強固に接合される。
これで、突起状導体３は配線基板９に必要な数だけ一度
に転写される。
に転写される。
次に第１図（〜に示すように、第２の基板９の突起状導
体３にＬＳＩチップ１１のＡｅ電極１２を位置合わせし
て、加圧ツール１０で加圧する。この時、加圧ツール１
０はヒーターを内蔵しており所定の温度（本実施例では
３５０℃）に保持している。突起状導体３が直径４０μ
ｍ、高さ２０μｍの場合加圧は１５０ｇ／ｌ電極とし、
加圧時間は２〜３ｓｅｃとしている。この時突起状導体
３の高さはおよそ６μ程圧縮される。加圧が終わると、
加圧ツール１０をはずしてもＡｅ電極１２とＡｕの突起
状導体３とが共晶接合されてＬＳＩチップ１１はしっか
りと第２の基板９に接続される。次に第１図（ｉ）に示
すように、ＬＳＩチップ１１の側面よりエポキシ系やア
クリル系の第２の接着剤１３をＬＳＩチップ１１と第２
の基板９との間隙に浸透させて硬化する。
体３にＬＳＩチップ１１のＡｅ電極１２を位置合わせし
て、加圧ツール１０で加圧する。この時、加圧ツール１
０はヒーターを内蔵しており所定の温度（本実施例では
３５０℃）に保持している。突起状導体３が直径４０μ
ｍ、高さ２０μｍの場合加圧は１５０ｇ／ｌ電極とし、
加圧時間は２〜３ｓｅｃとしている。この時突起状導体
３の高さはおよそ６μ程圧縮される。加圧が終わると、
加圧ツール１０をはずしてもＡｅ電極１２とＡｕの突起
状導体３とが共晶接合されてＬＳＩチップ１１はしっか
りと第２の基板９に接続される。次に第１図（ｉ）に示
すように、ＬＳＩチップ１１の側面よりエポキシ系やア
クリル系の第２の接着剤１３をＬＳＩチップ１１と第２
の基板９との間隙に浸透させて硬化する。
本発明の第２の実施例を第２図とともに説明する。
突起状導体３の形成、第２の基板９への転写工程および
ＬＳＩチップ１１のＡｅ電極１２を突起状導体３に接触
させる工程等は第１図（ａ）〜（ｇ）と同じである。ま
た、加圧ツール１０は第１の実施例と同様にヒーターを
内蔵しており３５０℃に保持している。第２図に示すよ
うに加圧ツール１０はＬＳＩチップ１１を吸着したまま
で、突起状導体３を加圧（１００ｇ／ｌ導体）しながら
、第２の基板９に平行な方向に左右に各５μずつ摩擦運
動を行う。加圧・摩擦運動時間は２〜３ｓｅｃとしてい
る。この時突起状導体３はおよそ６μ程圧縮される。以
後の工程は第１図（ｉ）と同じである。
ＬＳＩチップ１１のＡｅ電極１２を突起状導体３に接触
させる工程等は第１図（ａ）〜（ｇ）と同じである。ま
た、加圧ツール１０は第１の実施例と同様にヒーターを
内蔵しており３５０℃に保持している。第２図に示すよ
うに加圧ツール１０はＬＳＩチップ１１を吸着したまま
で、突起状導体３を加圧（１００ｇ／ｌ導体）しながら
、第２の基板９に平行な方向に左右に各５μずつ摩擦運
動を行う。加圧・摩擦運動時間は２〜３ｓｅｃとしてい
る。この時突起状導体３はおよそ６μ程圧縮される。以
後の工程は第１図（ｉ）と同じである。
本発明の第３の実施例を第３図とともに説明する。
突起状導体３を形成し、第２の基板９へ転写する工程、
ＬＳＩチップ１１のＡｅ電極１２を加圧ツール１０によ
って突起状導体３に接触させる工程等は第１図（ａ）〜
（ｇ）と同じである。次に第３図に示すように、第２の
基板９の下の加熱体１４にヒーターを内蔵し、ステージ
温度をたとえば１００℃に保温し、第２の基板９を加熱
する。ＬＳＩチップ１１の突起状導体３への加圧条件は
第１の実施例と同じであるが、加圧時間は１〜２ｓｅｃ
に短縮することができる。
ＬＳＩチップ１１のＡｅ電極１２を加圧ツール１０によ
って突起状導体３に接触させる工程等は第１図（ａ）〜
（ｇ）と同じである。次に第３図に示すように、第２の
基板９の下の加熱体１４にヒーターを内蔵し、ステージ
温度をたとえば１００℃に保温し、第２の基板９を加熱
する。ＬＳＩチップ１１の突起状導体３への加圧条件は
第１の実施例と同じであるが、加圧時間は１〜２ｓｅｃ
に短縮することができる。
また、本発明の第１．第２および第３の実施例において
、ＬＳＩチップ１１を第２の基板９に固着するために第
２の接着剤１３を使用しているが、その接着剤１３の熱
膨脹係数α０が突起状導体３を構成するＡｕの熱膨脹係
数α１より大きい場合、高温時に材料の膨脹の差によっ
て突起状導体３とＡＱ電極１２の接合部であるＡｕ−Ａ
ｅ共晶接合が破壊され断線する。
、ＬＳＩチップ１１を第２の基板９に固着するために第
２の接着剤１３を使用しているが、その接着剤１３の熱
膨脹係数α０が突起状導体３を構成するＡｕの熱膨脹係
数α１より大きい場合、高温時に材料の膨脹の差によっ
て突起状導体３とＡＱ電極１２の接合部であるＡｕ−Ａ
ｅ共晶接合が破壊され断線する。
第４図には第２の接着剤１３として接着剤Ａ（αｏ＝９
０Ｘ１０−７／℃）および接着剤Ｂ （αｏ＝４５０Ｘ
１０−７／ ℃）を使用して接続したザンブルの熱衝撃
テスト（−５５℃→１２５℃）の結果を示した。突起状
導体３は直径４０μで高さが２０μと１０μである。図
から明らがなように、接着剤硬化後の熱膨脹係数がＡｕ
のそれよりも小さい場合、２０００サイクルでも不良率
は５％である。大気中の粉塵や有機物等が突起状導体３
に付着した時にはＡｅ電極１２との接続不良の原因とな
る。それら大気中の粉塵や有機物等を除去するために加
圧接続前に放電処理を実施した。それによると、接続不
良率はＬＳＩチップ１１自身による不良の他はほぼ皆無
になった。
０Ｘ１０−７／℃）および接着剤Ｂ （αｏ＝４５０Ｘ
１０−７／ ℃）を使用して接続したザンブルの熱衝撃
テスト（−５５℃→１２５℃）の結果を示した。突起状
導体３は直径４０μで高さが２０μと１０μである。図
から明らがなように、接着剤硬化後の熱膨脹係数がＡｕ
のそれよりも小さい場合、２０００サイクルでも不良率
は５％である。大気中の粉塵や有機物等が突起状導体３
に付着した時にはＡｅ電極１２との接続不良の原因とな
る。それら大気中の粉塵や有機物等を除去するために加
圧接続前に放電処理を実施した。それによると、接続不
良率はＬＳＩチップ１１自身による不良の他はほぼ皆無
になった。
発明の効果
以上のように本発明は、第３の基板に形成された突起状
導体を第１の基板で取り上げて配線基板へ転写した後、
前記突起状導体とＬＳＩチップの電極を接合する工程で
あるため、以下に記す効果があり、優れた半導体装置の
製造方法を実現できるものである。
導体を第１の基板で取り上げて配線基板へ転写した後、
前記突起状導体とＬＳＩチップの電極を接合する工程で
あるため、以下に記す効果があり、優れた半導体装置の
製造方法を実現できるものである。
（１）突起状導体を形成する第３の基板と、前記突起状
導体を仮に取り上げる第１の基板と配線基板を分けたた
め、各々の基板を各々の工程に最適な材質から選択する
ことができる。
導体を仮に取り上げる第１の基板と配線基板を分けたた
め、各々の基板を各々の工程に最適な材質から選択する
ことができる。
（２） 回路基板に実装するＬＳＩのチップ数に相当
する突起状導体を一括して回路基板上に転写形成できる
ので、高価な転写装置が少なくて済み、さらに転写が極
めて安価にできる。
する突起状導体を一括して回路基板上に転写形成できる
ので、高価な転写装置が少なくて済み、さらに転写が極
めて安価にできる。
（３）加熱と加圧により突起状導体を配線導体に共晶接
合させるために、１チツプ実装する時間はこれまでの接
着剤硬化時間を含む１５ｓｅｃから２〜３ｓｅｃと極め
て高速になり、設備効率が５〜７倍向上する。
合させるために、１チツプ実装する時間はこれまでの接
着剤硬化時間を含む１５ｓｅｃから２〜３ｓｅｃと極め
て高速になり、設備効率が５〜７倍向上する。
（４）突起状導体と配線導体間の接続は焼結接合による
もので、また突起状導体とＬＳＩチップの電極間の接続
は共晶接合であり、さらにＬＳＩチップと回路基板間の
接合は熱膨脹係数が小さく接着強度の大きな接着剤で固
着するために、極めて高い電気的接続の信頼性を得るこ
とができる。
もので、また突起状導体とＬＳＩチップの電極間の接続
は共晶接合であり、さらにＬＳＩチップと回路基板間の
接合は熱膨脹係数が小さく接着強度の大きな接着剤で固
着するために、極めて高い電気的接続の信頼性を得るこ
とができる。
第１図（ａ）〜（ｉ）は本発明による半導体装置の製造
方法の第１の実施例を説明するための工程断面図、第２
図は同第２の実施例を説明するための工程の断面図、第
３図は同第３の実施例を説明するための加圧工程の断面
図、第４図は接着剤の種類による半導体装置の不良率特
性図、第５図（ａ）〜（ｇ）は従来の半導体装置の製造
方法を説明するための工程断面図である。 １・・・・・・第１の基板、２・・・・・・粘着剤、３
・・・・・・突起状導体、６・・・・・・第３の基板、
７・・・・・・第１の接着剤、８・・・・・・配線導体
、９・・・・・・第２の基板、１１・・・・・・ＬＳＩ
チップ（半導体素子）、１２・・・・・・電極、１３・
・・・・・第２の接着剤、１４・・・・・・加熱体。
方法の第１の実施例を説明するための工程断面図、第２
図は同第２の実施例を説明するための工程の断面図、第
３図は同第３の実施例を説明するための加圧工程の断面
図、第４図は接着剤の種類による半導体装置の不良率特
性図、第５図（ａ）〜（ｇ）は従来の半導体装置の製造
方法を説明するための工程断面図である。 １・・・・・・第１の基板、２・・・・・・粘着剤、３
・・・・・・突起状導体、６・・・・・・第３の基板、
７・・・・・・第１の接着剤、８・・・・・・配線導体
、９・・・・・・第２の基板、１１・・・・・・ＬＳＩ
チップ（半導体素子）、１２・・・・・・電極、１３・
・・・・・第２の接着剤、１４・・・・・・加熱体。
Claims (6)
- （１）第３の基板上に形成された突起状導体を粘着剤付
着の第１の基板に転写する工程と、配線導体を形成した
第２の基板に第１の接着剤を塗布した後前記第１の基板
を重ねて前記突起状導体と配線導体を位置合わせし、加
圧し第１の接着剤を硬化する工程と、接着剤硬化後に突
起状導体を前記配線導体に付着させた状態で第１の基板
を剥離する工程と、第１の接着剤および突起状導体の付
着した第２の基板を熱処理し配線導体と突起状導体を一
体化する工程と、前記突起状導体と半導体素子の電極と
を一致させ前記半導体素子を加熱しながら前記第２の基
板に押しつけて前記突起状導体と半導体素子の電極を接
続する工程と、前記半導体素子と第２の基板の間隙に第
２の接着剤を塗布浸透させて硬化し、前記半導体素子を
第２の基板に固着するとともに前記突起状導体と前記半
導体素子の電極を電気的に接続する工程とよりなる半導
体装置の製造方法。 - （２）粘着剤付着の第１の基板と所定の位置に部分的に
めっきや塗布等で突起状導体を付着させた第３の基板と
を重ね合わせ、前記粘着剤の付着力により第１の基板の
粘着剤付着面に前記突起状導体を転写する工程を含む請
求項１記載の半導体装置の製造方法。 - （３）半導体素子を加熱しながら第２の基板に加圧する
工程に加えて、前記半導体素子の電極と突起状導体を接
触させて相対的に摩擦運動をさせ、半導体素子の電極と
突起状導体を接続する工程を含む請求項１記載の半導体
装置の製造方法。 - （４）半導体素子を加熱しながら第２の基板に加圧する
工程が、半導体素子と第２の基板の双方を加熱しながら
前記半導体素子を第２の基板に加圧する工程である請求
項１または３記載の半導体装置の製造方法。 - （５）第２の接着剤の硬化後の熱膨脹係数が突起状導体
の熱膨脹係数より小さい請求項１、３または４記載の半
導体装置の製造方法。 - （６）第２の基板の配線導体と一体化された突起状導体
の表面を放電処理する請求項１、３、４または５記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330503A JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330503A JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190248A true JPH03190248A (ja) | 1991-08-20 |
| JP2765139B2 JP2765139B2 (ja) | 1998-06-11 |
Family
ID=18233356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330503A Expired - Fee Related JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765139B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002184811A (ja) * | 2000-12-11 | 2002-06-28 | Sony Corp | 電子回路装置およびその製造方法 |
-
1989
- 1989-12-20 JP JP1330503A patent/JP2765139B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002184811A (ja) * | 2000-12-11 | 2002-06-28 | Sony Corp | 電子回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2765139B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| WO2000045431A1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
| JPH07231011A (ja) | 導電性接着剤による直接チップ付着 | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| JPH10199932A (ja) | 半導体チップ部品の実装方法 | |
| JPH07176864A (ja) | 多層セラミック基板の製造方法 | |
| EP1448745B1 (en) | Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices | |
| JP3163751B2 (ja) | 半導体装置の製造方法 | |
| JPH03190248A (ja) | 半導体装置の製造方法 | |
| JPH02285650A (ja) | 半導体装置及びその製造方法 | |
| JPH03209831A (ja) | 半導体装置 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JPH11204941A (ja) | 回路基板の製造方法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JP3051617B2 (ja) | 半導体装置の製造方法 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPS62281361A (ja) | 半導体装置 | |
| JPH02135763A (ja) | 半導体装置 | |
| JPH03184352A (ja) | 半導体装置の製造方法 | |
| JP2000174414A (ja) | 配線基板の製造方法 | |
| JP2675714B2 (ja) | 突起電極の製法 | |
| JPH0677282A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |