JP4492330B2 - 電子部品実装構造体およびその製造方法 - Google Patents

電子部品実装構造体およびその製造方法 Download PDF

Info

Publication number
JP4492330B2
JP4492330B2 JP2004353921A JP2004353921A JP4492330B2 JP 4492330 B2 JP4492330 B2 JP 4492330B2 JP 2004353921 A JP2004353921 A JP 2004353921A JP 2004353921 A JP2004353921 A JP 2004353921A JP 4492330 B2 JP4492330 B2 JP 4492330B2
Authority
JP
Japan
Prior art keywords
electrode
protruding electrode
protruding
electronic component
surface portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004353921A
Other languages
English (en)
Other versions
JP2006165241A (ja
Inventor
聡 堀江
誠 今西
達雄 笹岡
和也 後川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004353921A priority Critical patent/JP4492330B2/ja
Publication of JP2006165241A publication Critical patent/JP2006165241A/ja
Application granted granted Critical
Publication of JP4492330B2 publication Critical patent/JP4492330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品と基板とを接続するための電子部品実装構造体に関り、特に接続信頼性の高い電子部品実装構造体およびその製造方法に関する。
近年、携帯型端末に代表される小型・薄型・軽量が要求される電子機器に搭載するために、大面積で、かつ多数の接続電極を有する大規模集積回路素子等の半導体素子をベアチップ構成またはそれらをパッケージした構成で基板に実装する例が多くなっている。このような実装方式においては、一般にバンプとよばれる突起電極を用いて接合されるが、接合工程における熱応力、半導体素子と基板との熱膨張係数の差等により、突起電極に大きな力がかかることが多い。これらの応力を緩和するために、例えば、突起電極の断面形状を鼓状にして応力を緩和する等の方法が開発されている。
以下、従来の突起電極の形成方法について図10を用いて説明する。図10(a)、(b)は、鼓状の突起電極を用いた接続構造を説明するための断面図である(例えば、特許文献1参照)。
図10(a)に示すように、半導体素子320の端子電極330の上に半田バンプ360が形成されており、基板340には接続パッドを含む導体配線350が形成されている。さらに半導体素子320の裏面には錘となる金属層370が形成されている。このように構成された半導体素子320の半田バンプ360を基板340の接続パッドに位置合せし、仮止めする。次に、半導体素子320を下にして加熱すると半田バンプ360が溶融する。このとき、半導体素子320は錘となる金属層370によって下方に引っ張られる。その結果、半田バンプ360は引き伸ばされて、中央部にくびれを有する鼓状の半田バンプ380が形成される。この後、冷却すれば鼓状の突起電極により接続された接続構造体が得られる。なお、図10(a)では、便宜上、半田バンプを引き伸ばす前後の状態を同一図面上に示した。すなわち、引き伸ばし前の半田バンプ360は点線で、引き伸ばした後の鼓状の半田バンプ380は実線で示した。
また、図10(b)は、同様に半導体素子320の端子電極330に半田バンプ410が形成されており、さらに半導体素子320の裏面に磁性体層390が形成されている。また、基板340には導体配線350が形成されている。このように構成された半導体素子320の半田バンプ410を基板340の接続パッドに位置合せし、仮止めする。次に、半田バンプ410を溶融させるが、このとき、半田バンプ410が軟化した状態で、磁石400を半導体素子320の裏面に接近させてから磁石400を上方に移動させていく。このとき、半導体素子320の裏面には磁性体層390が形成されているために、上方へ引っ張られることになる。その結果、半田バンプ410は引き伸ばされて、中央部にくびれを有する鼓状の半田バンプ420が形成される。この後、冷却すれば鼓状の突起電極により接続された接続構造体が得られる。
なお、図10(b)では、便宜上、半田バンプを引き伸ばす前後の状態を同一図面上に示した。すなわち、引き伸ばし前の半田バンプ410は点線で、引き伸ばした後の鼓状の半田バンプ420は実線で示した。
上記の従来例は、バンプの形状を従来の円柱状や太鼓状から中央部にくびれを有する鼓状とすることにより、応力の集中を緩和したものである。
一方、形状は従来の円柱状でありながら構成する材料自体で応力を吸収することによって、応力の集中を緩和する方法もある。図11は、樹脂粒子を分散した円柱状の突起電極の構成を示す図である(例えば、特許文献2参照)。図11において、半導体素子600には、端子電極620の主面の一部を除いて保護膜640が形成されている。この端子電極620の上に形成された金属バンプ660は、樹脂粒子680が分散含有された構成からなる。このように樹脂粒子680を含有する金属バンプ660は、例えば、電解液中に樹脂粒子680を混合、分散させ、攪拌しながら電界メッキを行う、いわゆる樹脂分散メッキ法によって形成される。この場合、樹脂粒子680を含む金属バンプ660の弾性回復力によって、接合時に発生する応力を緩和させることができるとされている。
また、内部に一様なボイドを有する半田バンプを形成して、接合時の熱応力を緩和する方法も示されている(例えば、特許文献3参照)。この方法では、まず、半導体装置の電極上に半田バンプを形成する。次に、この半田を溶融させて形状を整えるのであるが、半田の融点より10℃以上、20℃以下の温度で熱処理することにより半田バンプ内にボイドが形成される。このようにして形成された半田バンプはスポンジ状の性質を有しており、応力吸収係数が増大し、見かけ上の弾性率が小さくなるとされている。
特開昭59−5637号公報 特開平5−144817号公報 特開平11−214447号公報
上記第1の例は、突起電極が半田で構成されており、その製造方法も突起電極が軟化あるいは溶融している状態で半導体素子を基板から引き離すことにより突起電極を鼓状に形成するものである。このような構造では、形状的にはくびれの部分で突起電極にかかる応力をある程度緩和することができるが、アスペクト比の大きい突起電極を形成することが困難であり、またくびれ部分の形状も制御が困難である。
一方、上記第2の例は、突起電極の形状ではなく、その材料構成によって応力を緩和しようとするものである。すなわち、金属材料からなる突起電極中に樹脂粒子を分散・含有させることによって、突起電極自体に弾性力を持たせている。突起電極に充分な弾性変形力を持たせるためには、分散する樹脂粒子の含有比率を大きくする必要があるが、樹脂粒子の含有比率を上げると導電性は低下する。
また、上記第3の例は、突起電極中にボイドを分散・含有させることによって、応力を緩和しようとするものであり、スポンジ状の突起電極は応力緩和に有効である。しかしながら、この例では半田中にボイドを形成している。このようにボイドを均一に分散させた半田の場合には、そのボイドの分散状態を保持して接合するためには、半田の融点より低い温度で接合する必要がある。このために、接合条件範囲が非常に制限される。
本発明は、上記の課題を解決するもので、接続部にかかる応力を緩和し、接続部の信頼性を向上させることができる電子部品実装構造体およびその製造方法を提供することを目的とする。
この目的を達成するために本発明の電子部品実装構造体は、端子電極が設けられた電子部品と、電子部品の端子電極上に形成され、端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、配線電極が設けられた基板と、上記端子電極に対応する位置の配線電極上に形成され、配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、電子部品と基板とは、第1の突起電極および第2の突起電極の上面部同士を接合してなる中央部にくびれを有する一体化突起電極により実装され、かつ前記くびれは前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置に形成され、第1の突起電極および第2の突起電極は金属材料からなり、少なくとも一方の金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されている構成からなる。
この目的を達成するために本発明の別の電子部品実装構造体は、端子電極が設けられた電子部品と、前記電子部品の前記端子電極上に形成され、前記端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、配線電極が設けられた基板と、前記端子電極に対応する位置の前記配線電極上に形成され、前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、前記電子部品と前記基板とは、前記第1の突起電極および前記第2の突起電極の上面部同士を接合してなる一体化突起電極により実装され、前記第1の突起電極および前記第2の突起電極は金属材料からなり、少なくとも一方の前記金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されている構成からなる。
また、本発明の電子部品実装構造体の製造方法は、電子部品の端子電極上およびこの端子電極に対応する基板の配線電極上に、上記端子電極および配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、端子電極上の第1の突起電極および配線電極上の第2の突起電極の上面部同士を接合前の形状をほぼ保持して接合し、前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置である中央部にくびれを有する一体化突起電極により電子部品と基板とを実装する実装工程とを含む方法からなる。
また、本発明の別の電子部品実装構造体の製造方法は、電子部品の端子電極上および前記端子電極に対応する基板の配線電極上に、前記端子電極および前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、前記端子電極上の前記第1の突起電極および前記配線電極上の前記第2の突起電極の前記上面部同士を接合前の形状をほぼ保持して接合した一体化突起電極により前記電子部品と前記基板とを実装する実装工程とを含む方法からなる。
本発明によれば、一体化突起電極と端子電極との接合部および一体化突起電極と配線電極との接合部にかかる応力を緩和することができる。この結果、高信頼性の電子部品実装構造体を簡単な製造方法で、かつ再現性よく実現できるという大きな効果を奏する。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ構成要素については同じ符号を付しているので説明を省略する場合がある。
図1は、本発明の実施の形態の一例にかかる電子部品実装構造体100を説明するための図で、図1(a)はこの電子部品実装構造体100の断面図、図1(b)は電子部品実装構造体100が一体化突起電極3により接続された領域の拡大断面図である。
図1(a)に示すように、本発明の実施の形態の電子部品実装構造体100は電子部品1の端子電極2と基板5の配線電極6とが略中央部にくびれを有する一体化突起電極3によって接続されている。この一体化突起電極3は、図1(b)にその拡大図を示すように、電子部品1の端子電極2に形成された第1の突起電極7と基板5の配線電極6に形成された第2の突起電極8とが接合されてなる。
なお、第1の突起電極7と第2の突起電極8との接合部を実線で示したが、両者が接合された段階では一体化しており、その接合部は明瞭でない場合が多い。また、図1では、第1の突起電極7と第2の突起電極8の両方に粒状樹脂4を分散させた例について示したが、粒状樹脂4の代わりに気泡を分散させてもよい。また、第1の突起電極7と第2の突起電極8のいずれか一方に粒状樹脂および気泡の少なくとも一方を分散させた構成としてもよい。
以上のような電子部品実装構造体100とすることにより、電子部品1と基板5との熱膨張係数等が大きく異なる場合に生じる熱応力や外部からの衝撃等による応力が作用しても、この一体化突起電極3のくびれ部分およびその大きな弾性変形力により応力を吸収あるいは緩和させることができる。この結果、端子電極2または配線電極6の剥離や、これらの領域での接合不良を防止できる。したがって、使用できる基板5の選択の自由度が大きく、かつ信頼性に優れた電子部品実装構造体100を実現できる。
例えば、電子部品1がベアチップ構成の半導体素子で、基板5が樹脂配線基板である場合、従来の実装方法によれば両者の熱膨張係数の差による熱応力で接続部の剥離やクラック等が発生するため、接合後あるいは使用中に接合不良が発生することがあった。しかし、本実施の形態の場合には上記のような組合せであっても、信頼性の高い電子部品実装構造体100を実現できる。なお、本実施の形態の電子部品実装構造体100は、半導体素子と樹脂配線基板との実装、半導体素子とセラミック配線基板との実装、樹脂配線基板とフレキシブル配線基板との実装等、熱膨張係数が大きく熱応力が作用しやすい基板と電子部品との組合せの実装で特に大きな効果を奏する。
次に、本実施の形態にかかる電子部品実装構造体100の製造方法について、特に突起電極の形成およびその接合工程を主体に図2を用いて説明する。図2(a)から図2(e)は、突起電極の形成方法とその接合工程とを説明するための工程断面図である。
まず、図2(a)に示すように、電子部品1の上に、例えばポジ型のフォトレジスト膜9を形成した後、露光・現像して端子電極2の上の予め設定した位置に、端子電極2と接する下面部に比べて上面部の開口面積が小さい形状の開口部10を形成する。
このような開口部10は、以下のようにすれば容易に形成することができる。まず、フォトレジストを塗布し、その後に行うプリベーク工程で表面を選択的に加熱する。このためには、例えば熱風を吹き付けるか、あるいは熱線を照射する。これにより、フォトレジスト膜9の表面側は光に対する感度が低下する。したがって、表面部から底面部に向かうにつれて低感度から高感度に傾斜構成の感光特性を有するフォトレジスト膜9が得られる。このような状態とした後、フォトマスクを用いて、フォトレジスト膜9の表面がマスクの開口部と同じ形状となる露光量の光を照射する。このような露光量の光照射により、フォトレジスト膜9の表面はマスクの開口部と同じ形状となる。一方、フォトレジスト膜9の底面側は感度が高いので、上記の露光量を受けると感光領域がフォトマスクの開口部より広がる。このような露光を行った後、現像すれば、図2(a)に示すような下面部よりも上面部の開口面積が小さい形状を有する開口部10が得られる。
なお、フォトレジスト膜9の加熱温度、加熱時間、露光量、現像時間や攪拌等の現像方法等を適当に設定すれば、断面形状でみた場合に台形状、円錐台形状、あるいは、その側面の外形線が突起電極の上面部の端部と下面部の端部とを結ぶ直線より内側にあり、かつ突起電極の上面部から下面部にかけて曲線形状を有する、いわゆる富士山のような形状とすることも容易に形成できる。このような形状の模式図を図3に示す。図3において、(a)は台形状、(b)は円錐台形状、(c)はいわゆる富士山のような形状である。
なお、このような開口部10の形状を形成する方法としては、他にイメージリバーサルレジストを使用する方法、斜め回転露光法あるいは焦点位置偏位法等があり、これらの方法を用いてもよい。
次に、図2(b)に示すように、開口部10内に樹脂分散メッキ法等を用いて、端子電極2の上に、例えば金(Au)からなる金属材料中に粒状樹脂4が分散された第1の突起電極7を形成する。この場合、メッキ法により形成することで、開口部10と相似の形状を有する第1の突起電極7を得ることができる。
次に、図2(c)に示すように、フォトレジスト膜9を除去することによって、端子電極2の上に第1の突起電極7が形成された電子部品1が得られる。なお、本実施の形態では、第1の突起電極7の断面形状は台形状である。
次に、上記の図2(a)から図2(c)と同様の方法を用いて、基板5の配線電極6上で、端子電極2と対応する位置に第1の突起電極7と同様な形状を有し、粒状樹脂4が分散された第2の突起電極8を形成する。
次に、図2(d)に示すように、基板5の第2の突起電極8と電子部品1の第1の突起電極7とをそれぞれの上面部を位置合せして接合する。
以上の工程を経て、図2(e)に示すように、電子部品1と基板5とを中央部にくびれを有する一体化突起電極3で接続した電子部品実装構造体100が得られる。
なお、第1の突起電極7と第2の突起電極8との接合部を実線で示したが、例えば両者の金属材料が同じ金(Au)である場合、接合後は一体化してしまうため明瞭な境界は生じないことがある。第1の突起電極7および第2の突起電極8を構成する金属材料としては、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)またはそれらの合金を用いることができる。すなわち、同じ金(Au)同士による接合でもよいし、例えば金(Au)と銀(Ag)との接合でもよい。このような接合は、例えば超音波接合や、これらの突起電極の上面部を清浄表面にして接合する常温接合法等により行うことができる。
なお、図2の製造方法においては、第1の突起電極7および第2の突起電極8ともに、粒状樹脂4を分散した金属材料からなる樹脂分散メッキ膜としたが、本発明はこれに限定されない。第1の突起電極7および第2の突起電極8の少なくとも一方の突起電極が、粒状樹脂を分散・含有した金属材料であってもよい。このような樹脂分散メッキ膜は、アクリル系、スチレン系、シリコン系等の樹脂微粉末を電解液中に分散させ、攪拌しながら電解メッキすることで容易に形成することができる。
また、本実施の形態では粒状樹脂4を分散した金属材料からなる突起電極について説明したが、突起電極として気泡を分散、含有させた金属材料を用いてもよい。この場合に、気泡を分散した金属材料からなる突起電極は、以下のような方法により作製することができる。すなわち、最初に加熱により気泡を発生する物質、例えば、重炭酸ソーダや有機溶剤等を樹脂カプセル中に封入し、この樹脂カプセルを分散させた電気メッキ浴により電解メッキして突起電極を形成する。次に、この突起電極を加熱する。これにより、上記の物質がガスを発生または分解して気泡を生じるので、気泡を分散した突起電極を得ることができる。
次に、本実施の形態にかかる電子部品実装構造体100を作製するための一体化突起電極の種々の変形例について、図4から図8を用いて説明する。
図4は、第1の変形例の一体化突起電極12を説明するための断面図である。この第1の変形例の一体化突起電極12は、第1の突起電極7と第2の突起電極8の間に接合用金属層11を設け、この接合用金属層11によって突起電極同士を接合したことが特徴である。
接合用金属層11としては、第1の突起電極7および第2の突起電極8の金属材料を金(Au)とした場合には、金(Au)と合金を形成する金属、例えばスズ(Sn)または半田が適している。半田材料としては従来の鉛半田だけでなく、鉛フリー半田として使用されている材料も用いることができる。なお、接合用金属層11は、第1の突起電極7および第2の突起電極8の少なくとも一方に形成しておけばよい。第1の突起電極7および第2の突起電極8の金属材料が金(Au)からなり、接合用金属層11を半田とした場合には、接合用金属層11の下層にバリアメタル層を設けておくことが望ましい。このようなバリアメタル層を設けておくことにより、金(Au)からなる突起電極が、接合用金属層11である半田と過剰に反応することを防止できる。
なお、接合用金属層11の材料としては、その融点が突起電極を構成する金属材料の融点より低いことが望ましく、上記のスズ(Sn)や半田だけでなく、インジウム(In)、ビスマス(Bi)、あるいはこれらの合金を用いてもよい。例えば、両方の突起電極の上面部にスズ(Sn)を形成しておき、スズ(Sn)の溶融による接合としてもよい。あるいは、一方の突起電極の上面部にスズ(Sn)を形成し、他方の突起電極の上面部にインジウム(In)を形成し、スズ(Sn)とインジウム(In)との溶融による接合としてもよい。あるいは、両方の上面部に鉛フリー半田を形成して半田を溶融させて接合してもよい。このように、接合用金属層11を形成しておくことにより、第1の突起電極7と第2の突起電極8との接合を低温で行うことができるので、粒状樹脂の選択の自由度を大きくすることができる。
なお、突起電極を構成する金属材料のみを上面部に所定の厚みだけ形成して接合してもよい。この場合には、第1の突起電極7と第2の突起電極8のそれぞれの上面部を粒状樹脂が含まれない金属材料のみで形成することが望ましい。このような構成は、樹脂分散メッキ法で粒状樹脂を分散させた突起電極を形成した後、粒状樹脂を含まないメッキ浴中でさらにメッキすればよい。なお、この場合も、第1の突起電極7および第2の突起電極8の一方のみに粒状樹脂を分散させた構成としてよい。
図5は、第2の変形例の一体化突起電極15を説明するための断面図である。この第2の変形例の一体化突起電極15は、電子部品1の端子電極2上に形成した第1の突起電極13と基板5の配線電極6上に形成した第2の突起電極14の高さを異なるようにしていることが特徴である。このように、それぞれの突起電極の高さを変えることによって、応力が集中する個所を上下にずらすことができる。この結果、電子部品実装構造体100の設計の自由度を大きくすることができる。また、例えば電子部品が半導体素子で、基板がこれを実装するための樹脂配線基板である場合には、これらの突起電極を生産性よく作製することができる。すなわち、半導体素子上に形成する第1の突起電極13はウエハ状態で一括して形成することが容易であるので、この第1の突起電極13の方を厚くし、樹脂配線基板の方の第2の突起電極14を薄くすれば、突起電極を生産性よく形成できる。ただし、どちらの突起電極の高さを大きくするかについては、突起電極を形成する工程や電子部品と基板との組合せにより生じる熱応力等を考慮して選択することが望ましい。
この場合、突起電極を構成する金属材料のみを上面部に所定の厚みだけ形成して接合してもよい。このようにすれば接合部の強度をより大きくできる。なお、第1の突起電極13と第2の突起電極14との接合部については、これらの突起電極を同じ金属材料で形成している場合には実質的に一体化しており明瞭ではない。
図6は、第3の変形例の一体化突起電極18を説明するための断面図である。この第3の変形例の一体化突起電極18は、その側面の外形線が突起電極の上面部の端部と下面部の端部とを結ぶ直線より内側にあり、かつ突起電極の上面部から下面部にかけて曲線形状を有する、いわゆる富士山のような形状の2つの突起電極を、それぞれの上面部を接合した形状からなる。すなわち、電子部品1の端子電極2上に形成された第1の突起電極16の側面の外形線19が曲線状であり、かつ第1の突起電極16の下面部と上面部とを結んだ直線20より内側にある形状となっている。同様に、第2の突起電極17も、その外形線52が直線50より内側にある形状となっている。このような、第1の突起電極16および第2の突起電極17の上面部同士を接合することにより、全体として連続した、いわゆる鼓状の形状を有する一体化突起電極18とすることができる。
このような一体化突起電極18を用いて実装した電子部品実装構造体は、一体化突起電極18中に分散された粒状樹脂による弾性的な変形しやすさと形状が曲線状であることによる応力集中を抑制する効果とにより、さらに高信頼性の電子部品実装構造体を実現することができる。
このような一体化突起電極18の製造方法については、図2に示した方法において製造条件を一部変更するだけで作製できる。以下、図2を参照しながら、この第3の変形例の一体化突起電極18の製造方法について説明する。
図2で説明した方法と同じ方法で電子部品1の端子電極2の上に、端子電極2側に比べて上面部の開口面積が小さく、かつその断面が曲線状を有する開口部を形成する。このような開口部は、図2で説明した方法と同様にプリベーク工程での選択的な加熱条件、フォトレジストの膜厚および材料、露光量および現像方法をそれぞれ設定すれば再現性よく形成できる。
次に、図2に示した方法と同様にして開口部の端子電極2の上に、例えば金(Au)からなる金属材料中に粒状樹脂4が分散されたメッキ膜を形成する。この後、フォトレジスト膜を除去すれば、電子部品1の端子電極2の上に図6に示すような形状の第1の突起電極16が形成される。
上記と同様の方法で、基板5の配線電極6の表面に第1の突起電極16と同じ形状で、粒状樹脂4が分散された第2の突起電極17を形成する。
次に、基板5の第2の突起電極17と電子部品1の第1の突起電極16とをそれぞれの上面部同士を接合する。以上の工程を経ることで、図6に示すような中央部にくびれを有する一体化突起電極18により電子部品1と基板5とを接続することができる。
なお、図6では、第1の突起電極16と第2の突起電極17の接合部を実線で示したが、例えば両者の金属材料が同じ金(Au)である場合、接合後は一体化してしまうため明瞭な境界は得られない。第1の突起電極16および第2の突起電極17を構成する金属材料としては、一体化突起電極3と同様な材料を用いることができる。また、この一体化突起電極18においても、突起電極を構成する金属材料のみをそれぞれの上面部に所定の厚みだけ形成して接合すれば、より接合強度を大きくすることができる。
図7は、第4の変形例の一体化突起電極21を説明するための断面図である。この第4の変形例の一体化突起電極21は、上記の一体化突起電極18の第1の突起電極16および第2の突起電極17の少なくとも一方に接合用金属層70を設けて、この接合用金属層70により突起電極同士を接合して構成していることが特徴である。この接合用金属層70は、第1の変形例の一体化突起電極12と同様の材料および作製方法を用いることができる。
図8は、第5の変形例の一体化突起電極24を説明するための断面図である。この第5の変形例の一体化突起電極24は、第1の突起電極22には粒状樹脂および気泡が分散されておらず、第2の突起電極23に粒状樹脂4が分散されており、第1の突起電極22と第2の突起電極23とが接合用金属層72により接合一体化した構成からなる。このようにどちらか一方に粒状樹脂を含む構成であっても応力の緩和を行うことが可能である。また、一方は樹脂分散メッキでなく通常のメッキにより形成できるので高速メッキも可能であり、より生産性を向上することができる。なお、図8に示した構成とは逆に第1の突起電極22に粒状樹脂4が分散され、第2の突起電極23には分散されていない構成としてもよい。なお、接合用金属層72は、図4の第1の変形例の一体化突起電極12と同じ材料を用いて同じ方法で形成することができる。
本実施の形態にかかる電子部品実装構造体は、半導体素子を基板に直接実装する、いわゆる半導体ベアチップを基板上に実装する場合で、特に半導体素子に対して熱膨張係数の差の大きな基板を用いるときに大きな効果を発揮する。しかし、パッケージした構成の半導体装置を基板上に実装する方法としても有効である。
図9は、電子部品としてBGAパッケージからなる半導体装置25を基板28に実装して構成される電子部品実装構造体110の断面図である。BGAパッケージからなる半導体装置25には、一方の面上の全面にわたって多数の端子電極26が形成され、この端子電極26上に第1の突起電極27が形成されている。さらに、基板28の配線電極29上で、上記の端子電極26と対応する位置に第2の突起電極30が形成されている。電子部品実装構造体110は、第1の突起電極27と第2の突起電極30との上面部同士を接合してなる一体化突起電極31により接合されて構成されている。
なお、図9においては、第1の突起電極27と第2の突起電極30の両方に粒状樹脂4を分散しているが、いずれか一方のみに分散されたものでもよい。また、図9では、第1の突起電極27と第2の突起電極30の高さがほぼ同じ場合を示しているが、これらは異なっていてもよい。また、突起電極間に接合用金属層を設けて、この接合用金属層により接合してもよい。
なお、本実施の形態の製造方法においては、第1の突起電極および第2の突起電極ともに、粒状樹脂を分散した金属材料からなる樹脂分散メッキ膜としたが、本発明はこれに限定されない。第1の突起電極および第2の突起電極の少なくとも一方の突起電極が粒状樹脂および気泡の少なくともいずれかを分散、含有した金属材料であってもよい。このような樹脂分散メッキ膜は、アクリル系、スチレン系、シリコン系等の樹脂微粉末を電解液中に分散させ、攪拌しながら電解メッキした後、一定の温度で加熱する等の処理を行うことで作製することができる。
本発明の電子部品実装構造体およびその製造方法は、大規模集積化回路や撮像素子等に代表される大面積の半導体素子、またはそれらをパッケージして構成される半導体装置等を含む電子部品を基板に実装する分野に有用である。
本発明の実施の形態の一例にかかる電子部品実装構造体を説明するための図 同実施の形態にかかる電子部品実装構造体の製造方法において、突起電極の形成方法とその接合工程とを説明するための工程断面図 同実施の形態にかかる電子部品実装構造体の製造方法において形成される突起電極の形状の模式図 同実施の形態において、第1の変形例の一体化突起電極を説明するための断面図 同実施の形態において、第2の変形例の一体化突起電極を説明するための断面図 同実施の形態において、第3の変形例の一体化突起電極を説明するための断面図 同実施の形態において、第4の変形例の一体化突起電極を説明するための断面図 同実施に形態において、第5の変形例の一体化突起電極を説明するための断面図 同実施の形態において、電子部品としてBGAパッケージからなる半導体装置を基板に実装して構成される電子部品実装構造体の断面図 従来の突起電極の形成方法で、鼓状の突起電極を用いた接続構造を説明するための断面図 従来の樹脂粒子を分散した円柱状の突起電極の構成を示す図
符号の説明
1 電子部品
2,26,330,620 端子電極
3,12,15,18,21,24,31 一体化突起電極
4 粒状樹脂
5,28,340 基板
6,29 配線電極
7,13,16,22,27 第1の突起電極
8,14,17,23,30 第2の突起電極
9 フォトレジスト膜
10 開口部
11,70,72 接合用金属層
19,52 外形線
20,50 直線
25 半導体装置
100,110 電子部品実装構造体
320,600 半導体素子
350 導体配線
360,410 半田バンプ
370 金属層
380,420 鼓状の半田バンプ
390 磁性体層
400 磁石
640 保護膜
660 金属バンプ
680 樹脂粒子

Claims (12)

  1. 端子電極が設けられた電子部品と、
    前記電子部品の前記端子電極上に形成され、前記端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、
    配線電極が設けられた基板と、
    前記端子電極に対応する位置の前記配線電極上に形成され、前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、
    前記電子部品と前記基板とは、前記第1の突起電極および前記第2の突起電極の上面部同士を接合してなる中央部にくびれを有する一体化突起電極により実装され、かつ前記くびれは前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置に形成され、
    前記第1の突起電極および前記第2の突起電極は金属材料からなり、少なくとも一方の前記金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されていること
    を特徴とする電子部品実装構造体。
  2. 端子電極が設けられた電子部品と、
    前記電子部品の前記端子電極上に形成され、前記端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、
    配線電極が設けられた基板と、
    前記端子電極に対応する位置の前記配線電極上に形成され、前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、
    前記電子部品と前記基板とは、前記第1の突起電極および前記第2の突起電極の上面部同士を接合してなる一体化突起電極により実装され
    記第1の突起電極および前記第2の突起電極は金属材料からなり、少なくとも一方の前記金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されていること
    を特徴とする電子部品実装構造体。
  3. 前記第1の突起電極の上面部および前記第2の突起電極の上面部のそれぞれの接合表面は、前記金属材料のみで構成されていること
    を特徴とする請求項1または2に記載の電子部品実装構造体。
  4. 前記第1の突起電極の上面部および前記第2の突起電極の上面部の少なくとも一方の接合表面には、前記第1の突起電極および前記第2の突起電極を構成するそれぞれの前記金属材料のいずれの融点よりも低い融点の接合用金属層が設けられており、前記第1の突起電極と前記第2の突起電極とは前記接合用金属層を介して接合されていること
    を特徴とする請求項1または2に記載の電子部品実装構造体。
  5. 前記第1の突起電極および前記第2の突起電極の断面形状は、その側面の外形線が突起電極の上面部の端部と下面部の端部とを結ぶ直線より内側にあり、かつ前記突起電極の前記上面部から前記下面部にかけて曲線形状を有すること
    を特徴とする請求項1から4のいずれか1項に記載の電子部品実装構造体。
  6. 電子部品の端子電極上および前記端子電極に対応する基板の配線電極上に、前記端子電極および前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、
    前記端子電極上の前記第1の突起電極および前記配線電極上の前記第2の突起電極の前記上面部同士を接合前の形状をほぼ保持して接合し、前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置である中央部にくびれを有する一体化突起電極により前記電子部品と前記基板とを実装する実装工程とを含むこと
    を特徴とする電子部品実装構造体の製造方法。
  7. 電子部品の端子電極上および前記端子電極に対応する基板の配線電極上に、前記端子電極および前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、
    前記端子電極上の前記第1の突起電極および前記配線電極上の前記第2の突起電極の前記上面部同士を接合前の形状をほぼ保持して接合した一体化突起電極により前記電子部品と前記基板とを実装する実装工程とを含むこと
    を特徴とする電子部品実装構造体の製造方法。
  8. 前記突起電極形成工程は、
    前記第1の突起電極および前記第2の突起電極のうちの少なくとも一方が、樹脂分散メッキ法により粒状樹脂を分散含有する金属材料により形成されること
    を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
  9. 前記突起電極形成工程は、
    前記第1の突起電極および前記第2の突起電極のうちの少なくとも一方に、発泡性樹脂を含む樹脂分散メッキ法により発泡性樹脂を分散含有する金属突起膜を形成する工程と、
    前記金属突起膜を加熱して発泡性樹脂から気泡を生じさせて気泡が分散された前記突起電極を形成する工程とからなること
    を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
  10. 前記突起電極形成工程は、
    前記電子部品の前記端子電極上および前記基板の前記配線電極上の予め設定した位置に、前記端子電極および前記配線電極と接するそれぞれの下面部に比べて前記上面部の開口面積が小さい形状の開口部を設けたレジスト膜を、前記端子電極を含む前記電子部品上および前記配線電極を含む前記基板上に形成する工程と、
    前記開口部を充填する形状の突起電極をメッキ法により形成する工程と、
    前記突起電極形成後、前記レジスト膜を除去する工程とを有すること
    を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
  11. 前記実装工程における加熱温度と加圧力は、前記第1の突起電極および前記第2の突起電極のそれぞれの融点より低い温度で、かつ前記第1の突起電極および前記第2の突起電極の形状が保持される圧力とすること
    を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
  12. 前記突起電極形成後、前記第1の突起電極および前記第2の突起電極の少なくとも一方の接続表面に前記第1と第2の突起電極を構成する金属材料の融点より低い接合用金属層を形成する工程をさらに有し、
    前記実装工程における加熱温度と加圧力は、前記第1の突起電極および前記第2の突起電極のそれぞれの融点より低い温度で、かつ前記第1の突起電極および前記第2の突起電極のそれぞれの形状を保持できる圧力を印加して前記接合用金属層により接合すること
    を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
JP2004353921A 2004-12-07 2004-12-07 電子部品実装構造体およびその製造方法 Expired - Fee Related JP4492330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004353921A JP4492330B2 (ja) 2004-12-07 2004-12-07 電子部品実装構造体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004353921A JP4492330B2 (ja) 2004-12-07 2004-12-07 電子部品実装構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006165241A JP2006165241A (ja) 2006-06-22
JP4492330B2 true JP4492330B2 (ja) 2010-06-30

Family

ID=36666914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353921A Expired - Fee Related JP4492330B2 (ja) 2004-12-07 2004-12-07 電子部品実装構造体およびその製造方法

Country Status (1)

Country Link
JP (1) JP4492330B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019984B2 (ja) * 2012-09-18 2016-11-02 富士電機株式会社 導電性部材と回路電極との接続構造、及び、導電性部材と回路電極との接続方法
JP7117615B2 (ja) * 2017-12-08 2022-08-15 パナソニックIpマネジメント株式会社 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
JPH0298951A (ja) * 1988-10-06 1990-04-11 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05235098A (ja) * 1992-02-21 1993-09-10 Fujitsu Ltd フリップチップ実装方法
JPH0750316A (ja) * 1993-08-09 1995-02-21 Fujitsu Ltd 電子回路のフリップチップ接合方法
JP2640973B2 (ja) * 1988-11-17 1997-08-13 新日本製鐵株式会社 半導体素子接続構造
JP2959215B2 (ja) * 1991-08-08 1999-10-06 松下電器産業株式会社 電子部品およびその実装方法
JP2000215729A (ja) * 1998-08-28 2000-08-04 Matsushita Electric Ind Co Ltd 導電性ペ―スト、およびそれを用いた導電性構造、電子部品、実装体、回路基板、電気的接続方法、回路基板の製造方法、及びセラミック電子部品の製造方法
JP2006165240A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
JPH0298951A (ja) * 1988-10-06 1990-04-11 Fuji Xerox Co Ltd 半導体装置の製造方法
JP2640973B2 (ja) * 1988-11-17 1997-08-13 新日本製鐵株式会社 半導体素子接続構造
JP2959215B2 (ja) * 1991-08-08 1999-10-06 松下電器産業株式会社 電子部品およびその実装方法
JPH05235098A (ja) * 1992-02-21 1993-09-10 Fujitsu Ltd フリップチップ実装方法
JPH0750316A (ja) * 1993-08-09 1995-02-21 Fujitsu Ltd 電子回路のフリップチップ接合方法
JP2000215729A (ja) * 1998-08-28 2000-08-04 Matsushita Electric Ind Co Ltd 導電性ペ―スト、およびそれを用いた導電性構造、電子部品、実装体、回路基板、電気的接続方法、回路基板の製造方法、及びセラミック電子部品の製造方法
JP2006165240A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JP2006165241A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US7566649B2 (en) Compressible films surrounding solder connectors
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
JP6458801B2 (ja) 半導体装置およびその製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP4331910B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法
JP2003031724A (ja) 半導体モジュール
WO2015198837A1 (ja) 半導体装置およびその製造方法
JP4492330B2 (ja) 電子部品実装構造体およびその製造方法
JP2009218233A (ja) 半導体装置及びその製造方法
TWI336516B (en) Surface structure of package substrate and method for manufacturing the same
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP4453533B2 (ja) 電子部品接続用突起電極およびその製造方法
JP5345814B2 (ja) 実装回路基板及び半導体装置
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2002359350A (ja) 積層回路モジュールの製造方法
JP2001118959A (ja) 接続端子及びそれを用いた半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR20030041735A (ko) 반도체 촬상소자 패키지 및 그 제조방법
JP7357243B2 (ja) 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP2006066505A (ja) 半導体装置およびこれを備えた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees