JP4492330B2 - 電子部品実装構造体およびその製造方法 - Google Patents
電子部品実装構造体およびその製造方法 Download PDFInfo
- Publication number
- JP4492330B2 JP4492330B2 JP2004353921A JP2004353921A JP4492330B2 JP 4492330 B2 JP4492330 B2 JP 4492330B2 JP 2004353921 A JP2004353921 A JP 2004353921A JP 2004353921 A JP2004353921 A JP 2004353921A JP 4492330 B2 JP4492330 B2 JP 4492330B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protruding electrode
- protruding
- electronic component
- surface portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
- H01L2224/16058—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
2,26,330,620 端子電極
3,12,15,18,21,24,31 一体化突起電極
4 粒状樹脂
5,28,340 基板
6,29 配線電極
7,13,16,22,27 第1の突起電極
8,14,17,23,30 第2の突起電極
9 フォトレジスト膜
10 開口部
11,70,72 接合用金属層
19,52 外形線
20,50 直線
25 半導体装置
100,110 電子部品実装構造体
320,600 半導体素子
350 導体配線
360,410 半田バンプ
370 金属層
380,420 鼓状の半田バンプ
390 磁性体層
400 磁石
640 保護膜
660 金属バンプ
680 樹脂粒子
Claims (12)
- 端子電極が設けられた電子部品と、
前記電子部品の前記端子電極上に形成され、前記端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、
配線電極が設けられた基板と、
前記端子電極に対応する位置の前記配線電極上に形成され、前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、
前記電子部品と前記基板とは、前記第1の突起電極および前記第2の突起電極の上面部同士を接合してなる中央部にくびれを有する一体化突起電極により実装され、かつ前記くびれは前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置に形成され、
前記第1の突起電極および前記第2の突起電極は金属材料からなり、少なくとも一方の前記金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されていること
を特徴とする電子部品実装構造体。 - 端子電極が設けられた電子部品と、
前記電子部品の前記端子電極上に形成され、前記端子電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第1の突起電極と、
配線電極が設けられた基板と、
前記端子電極に対応する位置の前記配線電極上に形成され、前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状を有する第2の突起電極とを有し、
前記電子部品と前記基板とは、前記第1の突起電極および前記第2の突起電極の上面部同士を接合してなる一体化突起電極により実装され、
前記第1の突起電極および前記第2の突起電極は金属材料からなり、少なくとも一方の前記金属材料には粒状樹脂および気泡の少なくとも1つが分散され、かつ前記第1の突起電極と前記第2の突起電極とは接合前の形状がほぼ保持されていること
を特徴とする電子部品実装構造体。 - 前記第1の突起電極の上面部および前記第2の突起電極の上面部のそれぞれの接合表面は、前記金属材料のみで構成されていること
を特徴とする請求項1または2に記載の電子部品実装構造体。 - 前記第1の突起電極の上面部および前記第2の突起電極の上面部の少なくとも一方の接合表面には、前記第1の突起電極および前記第2の突起電極を構成するそれぞれの前記金属材料のいずれの融点よりも低い融点の接合用金属層が設けられており、前記第1の突起電極と前記第2の突起電極とは前記接合用金属層を介して接合されていること
を特徴とする請求項1または2に記載の電子部品実装構造体。 - 前記第1の突起電極および前記第2の突起電極の断面形状は、その側面の外形線が突起電極の上面部の端部と下面部の端部とを結ぶ直線より内側にあり、かつ前記突起電極の前記上面部から前記下面部にかけて曲線形状を有すること
を特徴とする請求項1から4のいずれか1項に記載の電子部品実装構造体。 - 電子部品の端子電極上および前記端子電極に対応する基板の配線電極上に、前記端子電極および前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、
前記端子電極上の前記第1の突起電極および前記配線電極上の前記第2の突起電極の前記上面部同士を接合前の形状をほぼ保持して接合し、前記第1の突起電極および前記第2の突起電極の上面部同士の接合位置である中央部にくびれを有する一体化突起電極により前記電子部品と前記基板とを実装する実装工程とを含むこと
を特徴とする電子部品実装構造体の製造方法。 - 電子部品の端子電極上および前記端子電極に対応する基板の配線電極上に、前記端子電極および前記配線電極に接する下面部に対して対向する上面部の面積が小さい形状で、かつ少なくとも一方は粒状樹脂および気泡の少なくとも1つが分散されている第1の突起電極および第2の突起電極をそれぞれ形成する突起電極形成工程と、
前記端子電極上の前記第1の突起電極および前記配線電極上の前記第2の突起電極の前記上面部同士を接合前の形状をほぼ保持して接合した一体化突起電極により前記電子部品と前記基板とを実装する実装工程とを含むこと
を特徴とする電子部品実装構造体の製造方法。 - 前記突起電極形成工程は、
前記第1の突起電極および前記第2の突起電極のうちの少なくとも一方が、樹脂分散メッキ法により粒状樹脂を分散含有する金属材料により形成されること
を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。 - 前記突起電極形成工程は、
前記第1の突起電極および前記第2の突起電極のうちの少なくとも一方に、発泡性樹脂を含む樹脂分散メッキ法により発泡性樹脂を分散含有する金属突起膜を形成する工程と、
前記金属突起膜を加熱して発泡性樹脂から気泡を生じさせて気泡が分散された前記突起電極を形成する工程とからなること
を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。 - 前記突起電極形成工程は、
前記電子部品の前記端子電極上および前記基板の前記配線電極上の予め設定した位置に、前記端子電極および前記配線電極と接するそれぞれの下面部に比べて前記上面部の開口面積が小さい形状の開口部を設けたレジスト膜を、前記端子電極を含む前記電子部品上および前記配線電極を含む前記基板上に形成する工程と、
前記開口部を充填する形状の突起電極をメッキ法により形成する工程と、
前記突起電極形成後、前記レジスト膜を除去する工程とを有すること
を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。 - 前記実装工程における加熱温度と加圧力は、前記第1の突起電極および前記第2の突起電極のそれぞれの融点より低い温度で、かつ前記第1の突起電極および前記第2の突起電極の形状が保持される圧力とすること
を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。 - 前記突起電極形成後、前記第1の突起電極および前記第2の突起電極の少なくとも一方の接続表面に前記第1と第2の突起電極を構成する金属材料の融点より低い接合用金属層を形成する工程をさらに有し、
前記実装工程における加熱温度と加圧力は、前記第1の突起電極および前記第2の突起電極のそれぞれの融点より低い温度で、かつ前記第1の突起電極および前記第2の突起電極のそれぞれの形状を保持できる圧力を印加して前記接合用金属層により接合すること
を特徴とする請求項6または7に記載の電子部品実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353921A JP4492330B2 (ja) | 2004-12-07 | 2004-12-07 | 電子部品実装構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353921A JP4492330B2 (ja) | 2004-12-07 | 2004-12-07 | 電子部品実装構造体およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165241A JP2006165241A (ja) | 2006-06-22 |
JP4492330B2 true JP4492330B2 (ja) | 2010-06-30 |
Family
ID=36666914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004353921A Expired - Fee Related JP4492330B2 (ja) | 2004-12-07 | 2004-12-07 | 電子部品実装構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492330B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6019984B2 (ja) * | 2012-09-18 | 2016-11-02 | 富士電機株式会社 | 導電性部材と回路電極との接続構造、及び、導電性部材と回路電極との接続方法 |
JP7117615B2 (ja) * | 2017-12-08 | 2022-08-15 | パナソニックIpマネジメント株式会社 | 半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
JPH0298951A (ja) * | 1988-10-06 | 1990-04-11 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
JPH05235098A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | フリップチップ実装方法 |
JPH0750316A (ja) * | 1993-08-09 | 1995-02-21 | Fujitsu Ltd | 電子回路のフリップチップ接合方法 |
JP2640973B2 (ja) * | 1988-11-17 | 1997-08-13 | 新日本製鐵株式会社 | 半導体素子接続構造 |
JP2959215B2 (ja) * | 1991-08-08 | 1999-10-06 | 松下電器産業株式会社 | 電子部品およびその実装方法 |
JP2000215729A (ja) * | 1998-08-28 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 導電性ペ―スト、およびそれを用いた導電性構造、電子部品、実装体、回路基板、電気的接続方法、回路基板の製造方法、及びセラミック電子部品の製造方法 |
JP2006165240A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 電子部品接続用突起電極およびその製造方法 |
-
2004
- 2004-12-07 JP JP2004353921A patent/JP4492330B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
JPH0298951A (ja) * | 1988-10-06 | 1990-04-11 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
JP2640973B2 (ja) * | 1988-11-17 | 1997-08-13 | 新日本製鐵株式会社 | 半導体素子接続構造 |
JP2959215B2 (ja) * | 1991-08-08 | 1999-10-06 | 松下電器産業株式会社 | 電子部品およびその実装方法 |
JPH05235098A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | フリップチップ実装方法 |
JPH0750316A (ja) * | 1993-08-09 | 1995-02-21 | Fujitsu Ltd | 電子回路のフリップチップ接合方法 |
JP2000215729A (ja) * | 1998-08-28 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 導電性ペ―スト、およびそれを用いた導電性構造、電子部品、実装体、回路基板、電気的接続方法、回路基板の製造方法、及びセラミック電子部品の製造方法 |
JP2006165240A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 電子部品接続用突起電極およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006165241A (ja) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US7566649B2 (en) | Compressible films surrounding solder connectors | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US20060214296A1 (en) | Semiconductor device and semiconductor-device manufacturing method | |
JP6458801B2 (ja) | 半導体装置およびその製造方法 | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
JP4331910B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法 | |
JP2003031724A (ja) | 半導体モジュール | |
WO2015198837A1 (ja) | 半導体装置およびその製造方法 | |
JP4492330B2 (ja) | 電子部品実装構造体およびその製造方法 | |
JP2009218233A (ja) | 半導体装置及びその製造方法 | |
TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
JP3671999B2 (ja) | 半導体装置およびその製造方法ならびに半導体実装装置 | |
JP4453533B2 (ja) | 電子部品接続用突起電極およびその製造方法 | |
JP5345814B2 (ja) | 実装回路基板及び半導体装置 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP2002359350A (ja) | 積層回路モジュールの製造方法 | |
JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
KR20030041735A (ko) | 반도체 촬상소자 패키지 및 그 제조방법 | |
JP7357243B2 (ja) | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
JP2006066505A (ja) | 半導体装置およびこれを備えた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |