KR100352120B1 - 리드프레임의 구조 및 이를 이용한 반도체 패키지 - Google Patents

리드프레임의 구조 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR100352120B1
KR100352120B1 KR1019960062314A KR19960062314A KR100352120B1 KR 100352120 B1 KR100352120 B1 KR 100352120B1 KR 1019960062314 A KR1019960062314 A KR 1019960062314A KR 19960062314 A KR19960062314 A KR 19960062314A KR 100352120 B1 KR100352120 B1 KR 100352120B1
Authority
KR
South Korea
Prior art keywords
tape
ring
semiconductor chip
lead frame
rectangular
Prior art date
Application number
KR1019960062314A
Other languages
English (en)
Other versions
KR19980044252A (ko
Inventor
윤인상
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019960062314A priority Critical patent/KR100352120B1/ko
Publication of KR19980044252A publication Critical patent/KR19980044252A/ko
Application granted granted Critical
Publication of KR100352120B1 publication Critical patent/KR100352120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리드 프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 반도체 칩이 안착될 사각 형상의 테이프와, 상기 테이프의 사각 둘레 상단에 접착된 사각 형상의 링과, 상기 링의 각변 모서리에 연결되어 그 링을 지지 및 고정시키는 다수개의 타이 바와, 상기 링의 주변에 일정 거리 떨어져 위치하고 반도체 칩의 입/출력 패드로부터 전도성 와이어에 의해 연결될 다수의 내부 리드와, 상기 각각의 내부 리드로부터 연장되어 절곡되는 외부 리드와, 상기 내부 리드와 외부 리드에 직각으로 연결되어 그 내부 리드와 외부 리드를 경계 짓는 댐바를 포함하여 이루어진 리드 프레임과 이를 이용한 반도체 패키지를 구비하여 반도체 칩과 테이프 및 테이프와 봉지제 사이에 발생하는 계면박리 현상 및 크랙을 완화시켜 상품성을 향상시킬수 있는 리드 프레임의 구조 및 이를 이용한 반도체 패키지.

Description

리드 프레임의 구조 및 이를 이용한 반도체 패키지
본 발명은 리드 프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 리드 프레임의 반도체 칩 탑재 영역을 테이프와 링으로 이루어진 구조로 개선하여 반도체 칩과 반도체 칩 탑재판 및 반도체 칩 탑재판과 봉지제 사이에 발생하는 계면박리 현상 및 크랙을 감소시켜 상품성을 향상시킬 수 있는 리드 프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적으로 리드 프레임(Lead Frame)이란 반도체 칩의 입/출력 패드와 메인 보드에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말하며, 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로 부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화 시키기 위해 전술한 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성하고 봉지제 등을 이용하여 봉지한 것을 말한다.
상기한 리드 프레임 및 이를 이용한 반도체 패키지는 여러 종류가 있지만 최근에는 대부분 플라스틱의 한 종류인 EMC(Epoxy Molding Compound)를 이용해 만든 수지봉지(樹脂封止)형이고, 메인 보드에 실장되는 실장 형식으로 구분한다면 삽입형과 표면 실장형으로 크게 분류할수 있으며 다시 삽입형으로 대표적인 것들은 SIP(Single Inline Package), DIP(Dual Inline Package)등이 있고, 표면 실장형으로 대표적인 것들은 SOP(Small Outline Package), QFP(Quad Flat Package)등으로구분할수 있다.
상기한 반도체 패키지들은 모두 유사한 형태로서 메인 보드로 인출되는 리드의 형태(삽입형, 표면 실장형의 J형, Gull형) 또는 상기 반도체 패키지애서 리드 인출시 그 면의 갯수(Single, Dual, Quad)등으로 구분하기 때문에 여기서는 종래의 기술을 QFP를 중심으로해서 설명하면 다음과 같다.
도 1A 내지 도 1B 는 종래 리드 프레임의 구조 및 그를 이용한 반도체 패키지를 나타낸 평면도 및 단면도이다.
도 1A 에 도시된 바와 같이, 종래의 리드 프레임은 구리(Cu) 또는 Alloy(Fe+Ni) 재질로서 반도체 칩이 탑재되는 사각 모양의 반도체 칩 탄재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 다수개의 타이 바(110')와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부 리드(130')와, 상기 내부 리드(130')로부터 연장되어 절곡되는 외부 리드(120')와, 상기 내부 리드(130')와 외부 리드(120')를 경계 짓는 댐바(150')로 구성된다.
상기한 리드 프레임을 이용한 종래의 반도체 패키지는 도 1B 에 도시된 바와 같이, 각종 전기 전자의 회로 소자 및 배선이 적층되어 집적되고 다수의 입/출력 패드가 그 표면에 형성된 반도체 칩(210')과, 상기 반도체 칩(210')이 접착제(290')에 의해 부착 고정된 반도체칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 타이 바(110'; 도시되지 않음)와, 상기 반도체 칩(210')의 입/출력 단자인 입/출력 패드로 부터 전도성 와이어(230')에 의하여 연결되는 다수의 내부 리드(130')와, 상기 반도체 칩(210'), 전도성 와이어(230'), 내부 리드(130')를 감싸는 봉지제(220')와, 상기 내부 리드(130')로 부터 연장되어 봉지제(220')의 외측면에 네 방향으로 나와 위치되어 외부 연결 단자(핀) 구실을 하는 다수의 외부 리드(120')로 구성되어 있다.
그러나 이와 같은 반도체 패키지는 봉지제의 특성상 보관중에 수분이 흡수되기 쉬워 메인 보드에 IR 리플로우(Infrared Reflow)나 기상 리플로우(Vapor Phase Reflow)시 순간적으로 고온의 환경에 노출되어 흡수된 수분이 상전이 되면서 생기는 수증기압과 각 반도체 패키지 구성 소재(반도체 칩, 반도체 칩 탑재판, 봉지제 등)의 상이한 열팽창 계수로 인해 각 구성 소재의 경계면에서의 열응력에 의하여 경계면이 박리(Delamination)되거나 심하면 균열이 생장해서 반도체 패키지를 파손시키는 문제점이 있다.
즉, 외부의 수분이 봉지제내로 침투하여 반도체 칩 탑재판 아랫부분과 봉지제 사이에 작은 틈을 이루도록 계면박리를 일으키며 응집된후, 상기 리플로우등의 환경에서와 같이 같이 순간적인 고온하에 놓이게 되면 수분이 팽창하고, 이에 따라 증기압이 발생하여 봉지제가 갖고 있는 파괴 강도를 초과하게 되면서 결국에는 반도체 패키지를 파괴시키는 것이다. 특히, 반도체 칩 탑재판의 하부면에서 팽창이 심하게 이루어지므로 팽창이 덜되는 반도체 칩 탑재판 모시리 하부면 등에서 크랙이 심하게 발생하여 반도체 칩이 파손된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 리드프레임의 반도체 칩 탑재판 구조를 테이프와 링으로 이루어진 구조로 개선하여 반도체 칩과 반도체 칩 탑재판 및 반도체 칩 탑재판과 봉지제 사이에 발생하는 계면박리 현상 및 반도체 패키지의 크랙을 감소시켜 상품성을 향상시킬수 있는 리드 프레임의 구조 및 이를 이용한 반도체 패키지를 제공하는데 있다.
도 1A 내지 도 1B 는 종래 리드 프레임의 구조 및 그를 이용한 반도체 패키지를 나타낸 평면도 및 단면도이다.
도 2A 내지 도 2D 는 본 발명에 의한 리드 프레임의 구조를 나타낸 평면도 및 단면도이다.
도 3A 내지 도 3B 는 본 발명의 리드 프레임을 이용하여 제작한 반도체 패키지를 도시한 단면도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
110 ; 타이 바 115 ; 다운 셋
120 ; 외부 리드 130 ; 내부 리드
140 ; 테이프 163 ; 카파트레이스
150 ; 링 170 ; 반도체 칩 안착 영역
190 ; 댐 바 200 ; 반도체 칩
210 ; 입/출력 패드 220 ; 전도성 와이어
300 ; 봉지제
상기한 목적을 달성하기 위하여 본 발명에 의한 리드 프레임의 구조는, 반도체 칩이 안착될 사각 형상의 테이프와, 상기 테이프의 사각 둘레 상단에 접착된 사자 형상의 링과, 상기 링의 각변 모서리에 연결되어 그 링을 지지 및 고정시키는 다수개의 타이 바와, 상기 링의 주변에 일정 거리 떨어져 위치하고 반도체 칩의 입/출력 패드로부터 전도성 와이어에 의해 연결될 다수의 내부 리드와, 상기 각각의 내부 리드로부터 연장되어 절곡되는 외부 리드와, 상기 내부 리드와 외부 리드에 직각으로 연결되어 그 내부 리드와 외부 리드를 지지하는 댐바를 포함하여 이루어진 것을 그 특징으로 한다.
여기서 상기 테이프는 그 표면에 카파트레이스를 도포하고 또한 그 카파트레이스를 링에 연결시킴으로서 본 발명의 목적을 달성할 수도 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 구조는, 집적 회로가 적층되어 있고 그 표면에는 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 반도체 칩의 저면에 접착된 사각 형상의 테이프와, 상기 사각 형상의 테이프 둘레 상단에 접착된 사각의 링과, 상기 링의 각변 모서리에 연결되어 그 링을 지지 및 고정시키는 타이 바와, 상기 링의 둘레에 일정 거리 떨어져서 방사상으로위치하는 다수의 내부 리드와, 상기 반도체 칩의 입/출력 패드와 상기 링, 내부 리드를 전기적으로 연결하는 전도성 와이어와, 상기 내부 리드로부터 연장되어 형성된 외부 리드와, 상기 외부 리드를 제외한 상기 모든 자재를 감싸는 봉지제로 이루어진 것을 그 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 본 발명을 용이하게 실시할수 있을 정도로 본 발명에 의한 리드 프레임의 구조 및 이를 이용한 반도체 패키지를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2A 내지 도 2D 는 본 발명에 의한 리드 프레임의 구조를 나타낸 평면도 및 단면도이다.
도 2A 에 도시된 바와 같이 본 발명에 의한 리드 프레임의 구조는 중앙부에 반도체 칩(200)이 안착되도록 사각 형상의 테이프(140)가 위치되어 있고, 상기 사각 형상의 테이프(140) 둘레 상단에는 사각 형상의 링(150)이 접착되어 있다.
상기 링(150)의 각변 모서리에는 상기 링(150) 및 테이프(140)를 지지 및 고정시키기 위해 타이 바(110)가 연결되어 있으며 이 타이 바(110)에는 하단으로 절곡된 다운 셋(115)이 형성되어 있다.
다시 상기 링(150)의 주변부에는 일정 거리의 공간부를 두고 외측으로 뻗어 위치된 다수의 내부 리드(130)가 형성되어 있고, 상기 각각의 내부 리드(130)에는 그 내부 리드(130)로부터 더 연장되어 형성된 외부 리드(120)가 연결되어 있다. 또한 상기 내부 리드(130)와 외부 리드(120)의 직각 방향으로는 그 내부 리드(130)와 외부 리드(120)를 지지 및 고정시키는 댐 바(190)가 형성되어 있다.
도면의 미설명 부호 170은 반도체 칩(200)의 저면이 테이프(140)상에 실제로 접착되는 영역을 표시한 것이다.
도 2B 는 도 2A 의 A-A'의 절단면을 도시한 것으로 상기 링(150) 저면에 위치한 테이프(140)의 구조를 좀더 자세히 나타내고 있다. 상기 테이프(140)는 그 상면 전체에 접착제가 도포된 접착성 테이프이며, 이로서 링(150) 저면에 별도의 접 착제를 사용하지 않고도 접착할수 있는 구조가 가능하며 또한 후의 반도체 패키지 제조 공정에서 별도의 접착제 없이 반도체 칩(200)을 그대로 접착시킬수 있는 것이다.
한편, 상기 접착제가 도포된 테이프(140) 재질은 봉지제(300)와 열팽창 계수가 비슷한 폴리이미드로서 고온의 환경하에서도 반도체 칩(200)과 상기 테이프(140) 또는 상기 테이프(140)와 반도체 칩(200)간에 발생할수 있는 계면 박리 현상을 방지할수 있도록 하였다. 또한, 상기 테이프(140) 상에 도포된 접착제는 전도성 또는 비전도성 접착제 모두가 가능하다.
도 2C 는 상기 테이프(140) 상에 카파 트레이스(163)가 도포된 것을 나타낸 깃으로, 도시된 바와 같이 상기 테이프(140)상에 도포된 카파 트레이스(163)는 다수의 직선 형태로 서로 교차시키고 링(150)까지 연장하여 그 링(150)에 접착 형성하였다.
도 2D 는 도 2C 의 B-B'의 절단면을 도시한 것으로 상기 링(150)의 저면에 위치하는 카파 트레이스(163)와 테이프(140)의 구조를 좀더 자세히 나타내고 있다. 상기 테이프(140)상에 도포된 카파 트레이스(163)와 링(150)을 접착시키는 접착 수단은 후에 반도체 칩(200)에서 발생되는 열을 링(150) 및 타이 바(110)를 통해 용이하게 방출할수 있도록 전도성 접착제를 이용하여 접착시킨 구조를 한다.
도 3A 내지 도 3B 는 본 발명의 리드 프레임을 이용하여 제작한 반도체 패키지를 도시한 단면도이다.
도 3A 에 도시된 바와 같이, 본 발명에 의한 리드 프레임을 이용하여 제작한 반도체 패키지의 구조는 중앙부에 집적 회로가 적층되어 있으며 그 표면에는 다수의 입/출력 패드(210)가 형성된 반도체 칩(200)이 위치되어 있고, 상기 반도체 칩(200)의 저면에는 접착제와 폴리이미드로 이루어진 테이프(140)가 접착되어 있으며, 상기 테이프(140) 양단의 상단에는 링(150)이 접착되어 있다.
상기 링(150)의 둘레에는 일정 거리 떨어져서 내부 리드(130)가 위치되어 있으며, 상기 반도체 칩(200)의 입/출력 패드(210)와 링(150) 그리고 입/출력 패드(210)와 내부 리드(130)는 전도성 와이어(220)로 연결되어 있다.
여기서 상기 내부 리드(130)에 연결된 전도성 와이어(220)는 주로 시그널용이며 링(150)에 연결된 전도성 와이어(220)는 주로 파워공급용 또는 그라운드용으로 사용되는 전도성 와이어(220)이다.
상기 내부 리드(130)의 끝단에는 메인 보드로의 신호 인출 단자인 외부 리드(120)가 하단을 향하여 절곡되어 연결되어 있고, 상기 외부 리드(120)를 제외한 반도체 칩(200), 전도성 와이어(220), 내부 리드(130), 링(150) 그리고 테이프(140)는 외부의 전기적, 기계적 환경으로 부터 보호하고 메인 보드로부터 반도체 칩(200) 및 내, 외부 리드(120)에 작용되는 인장력을 해소시키기 위해EMC(Epoxy Molding Compound)의 봉지제(300)로 감싸진 구조를 한다.
도 3B 는 본 발명에 의한 또다른 리드 프레임을 이용한 반도체 패키지를 도시한 단면도로서, 도 3A 와 흡사한 구조를 하지만 테이프(140)상에 카파트레이스(163)가 도포된 구조로서 그 효과가 다르다. 도시된 바와 같이 폴리이미드 재질의 테이프(140) 상면에는 카파 트레이스(163)를 도포시키고 링(150)에 연결시킴으로서 반도체 칩(200)에서 발생되는 열이 카파 트레이스(163), 링(150), 및 타이 바(110)를 통해서 보다 더 잘 방출될수 있는 구조를 마련하는 것이다.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.
따라서 본 발명은, 열팽창률이 봉지제와 비슷한 테이프와, 상기 테이프 상단에 사각 형상의 링을 접착시킨 것을 포함하는 리드 프레임과 이를 이용한 반도체 패키지를 구비함으로서, 반도체 칩과 테이프 및 테이프와 봉지제 사이에 발생하는 계면박리 현상 및 크랙을 상당히 완화시켜 상품성을 향상시킬수 있는 리드 프레임의 구조 및 이를 이용한 반도체 패키지를 제공하는 것이다.

Claims (7)

  1. 반도체 칩이 안착될 사각 형상의 테이프와, 상기 테이프의 사각 둘레 상단에 접착된 사각 형상의 링과, 상기 링의 각변 모서리에 연결되어 그 링을 지지 및 고정시키는 다수개의 타이 바와, 상기 링의 주변에 일정 거리 떨어져 위치하고 반도체 칩의 입/출력 패드로부터 전도성 와이어에 의해 연결될 다수의 내부 리드와, 상기 각각의 내부 리드로부터 연장되어 절곡되는 외부 리드와, 상기 내부 리드와 외부 리드에 직각으로 연결되어 그 내부 리드와 외부 리드를 지지하는 댐바를 포함하여 이루어진 것을 특징으로 하는 리드 프레임의 구조.
  2. 청구항 1 에 있어서, 상기 테이프는 그 상면에 접착제가 도포되어 있는 것을 특징으로 하는 리드 프레임의 구조.
  3. 청구항 1 또는 청구항 2 중 어느 한항에 있어서, 상기 테이프는 그 상면에 카파 트레이스가 도포되어 있는 것을 특징으로 하는 리드 프레임의 구조.
  4. 청구항 1 내지 청구항 2 중 어느 한항에 있어서, 상기 테이프는 그 재질이 폴리이미드 인것을 특징으로 하는 리드 프레임의 구조.
  5. 집적 회로가 적층되어 있고 그 표면에는 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 반도체 칩의 저면에 접착된 사각 형상의 테이프와, 상기 사각 형상의 테이프 둘레 상단에 접착된 사각의 링과, 상기 링의 둘레에 일정 거리 떨어져서 방사상으로 위치하는 다수의 내부 리드와, 상기 반도체 칩의 입/출력 패드와 상기 링, 내부 리드를 전기적으로 연결하는 전도성 와이어와, 상기 내부 리드로부터 연장되어 형성된 외부 리드와, 상기 외부 리드를 제외한 상기 모든 자재를 감싸는 봉 지제로 이루어진 것을 특징으로 하는 반도체 패키지.
  6. 청구항 5 에 있어서, 상기 테이프는 그 상면에 반도체 칩 및 링을 접착시키기 위해 접착제가 도포되어 있는 것을 특징으로 하는 반도체 패키지.
  7. 청구항 5 또는 청구항 6 중 어느 한항에 있어서, 상기 테이프는 그 상면에 카파 트레이스가 도포되어있고, 그 카파 트레이스는 링에 연결되어있는 것을 특징으로 하는 반도체 패키지.
KR1019960062314A 1996-12-06 1996-12-06 리드프레임의 구조 및 이를 이용한 반도체 패키지 KR100352120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960062314A KR100352120B1 (ko) 1996-12-06 1996-12-06 리드프레임의 구조 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062314A KR100352120B1 (ko) 1996-12-06 1996-12-06 리드프레임의 구조 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980044252A KR19980044252A (ko) 1998-09-05
KR100352120B1 true KR100352120B1 (ko) 2003-01-24

Family

ID=37489184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062314A KR100352120B1 (ko) 1996-12-06 1996-12-06 리드프레임의 구조 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100352120B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099579B1 (ko) 2009-12-01 2011-12-28 앰코 테크놀로지 코리아 주식회사 적층 칩 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095941A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPH0493052A (ja) * 1990-08-09 1992-03-25 Nec Corp 半導体集積回路装置
JPH04359464A (ja) * 1991-06-05 1992-12-11 Mitsui High Tec Inc 半導体装置
KR930011188A (ko) * 1991-11-06 1993-06-23 김광호 반도체 장치용 리이드 프레임

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095941A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPH0493052A (ja) * 1990-08-09 1992-03-25 Nec Corp 半導体集積回路装置
JPH04359464A (ja) * 1991-06-05 1992-12-11 Mitsui High Tec Inc 半導体装置
KR930011188A (ko) * 1991-11-06 1993-06-23 김광호 반도체 장치용 리이드 프레임

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099579B1 (ko) 2009-12-01 2011-12-28 앰코 테크놀로지 코리아 주식회사 적층 칩 반도체 패키지

Also Published As

Publication number Publication date
KR19980044252A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US6555902B2 (en) Multiple stacked-chip packaging structure
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6545347B2 (en) Enhanced leadless chip carrier
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US8058720B2 (en) Semiconductor package
KR940007649B1 (ko) 반도체 패키지
KR960705357A (ko) 반도체 장치
US20140061895A1 (en) Multi-Chip Module and Method of Manufacture
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6407333B1 (en) Wafer level packaging
JP2857382B2 (ja) 半導体チップパッケージ
JPH05326735A (ja) 半導体装置及びその製造方法
US6882035B2 (en) Die package
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
JP2000031343A (ja) 半導体装置
US11004776B2 (en) Semiconductor device with frame having arms and related methods
JP2501953B2 (ja) 半導体装置
US20010002320A1 (en) Extended lead package
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
US8410598B2 (en) Semiconductor package and method of manufacturing the same
JPH07312404A (ja) 樹脂封止型半導体装置
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR100381836B1 (ko) 반도체패키지
KR940008060A (ko) 반도체 집적회로 장치
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee