JP3116879B2

JP3116879B2 - 半導体装置の製造方法

Info

Publication number: JP3116879B2
Application number: JP09307691A
Authority: JP
Inventors: 康司鳥井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-11-10
Filing date: 1997-11-10
Publication date: 2000-12-11
Anticipated expiration: 2017-11-10
Also published as: JPH11145090A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に素子分離部の埋め込み膜の平坦化方法
を改善した半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体素子の微細化に伴い個々の
半導体素子を電気的に分離する素子分離部の幅が狭くな
ってきている。従来はＬＯＣＯＳ法といわれるシリコン
基板を局所的に酸化する手段が採られていた。例えば、
シリコン基板上に酸化膜を形成し、更に窒化膜を形成し
た後、リソグラフィー法及びドライエッチング法によっ
て所定の位置に窒化膜の開口部を設け、その部分を選択
的に酸化することにより、素子分離領域を形成するもの
である。この方法では窒素膜開口部付近のシリコン基板
との界面にも酸化が進行し、バーズビークといわれる素
子分離領域の変化が生じる。従って、素子分離幅が５０
０ｎｍ以下となると、ＬＯＣＯＳ法では狭い素子分離領
域を形成することが困難となってきている。

【０００３】そこで、最近では溝分離法が採用されてき
ている。この方法はリソグラフィー法及びドライエッチ
ング法により直接シリコン基板に溝を掘り、この溝内部
にシリコン酸化膜を埋め込み、続いて不要なシリコン酸
化膜を除去する工程からなる。図５（ａ）、（ｂ）は従
来の溝分離部の形成方法を工程順に示す断面図である。

【０００４】先ず、図５（ａ）に示すように、シリコン
基板１の表面に薄いシリコン酸化膜２を形成した後、シ
リコン窒化膜３を成膜し、リソグラフィー法によって所
望の領域を被覆し、ドライエッチング法によりシリコン
窒化膜３、シリコン酸化膜２、続いてシリコン基板１の
一部をエッチング除去して溝１１を形成する。

【０００５】更に、シリコン基板１を酸化して、溝１１
内部に薄いシリコン酸化膜２を形成した後、厚いシリコ
ン酸化膜２’を形成して溝１１内部を埋め込む。

【０００６】続いて、機械化学研磨法（以下、ＣＭＰ法
という）を用いて、シリコン窒化膜３上に形成された凸
状のシリコン酸化膜２’を選択的に研磨する。シリコン
窒化膜３の研磨速度は、一般的な酸化膜用に用いられて
いる研磨材で研磨した場合、酸化膜の研磨速度の１／３
から１／５程度になる。従って、シリコン窒化膜３が露
出すると、その部分での研磨速度は低下する。しかしな
がら、凸部の占める割合が低い部分では、研磨速度を抑
える作用が少ないため、図５（ｂ）に示すように、表面
平坦性が悪い形状が得られる。ここで問題となるのは幅
の広い溝１１の酸化膜が幅の狭い溝の酸化膜よりも薄く
なってしまうという現象が生じることである。このよう
な形状では、以降の製造工程にてシリコン窒化膜３を除
去し、シリコン基板１表面のシリコン酸化膜を除去し、
ゲート絶縁膜、更にはゲート電極膜を形成した時点で、
ゲート電極膜の表面に凹凸形状が残存し、高い寸法精度
が要求されるゲート電極の加工に支障をきたしてしま
う。

【０００７】なお、研磨材を選択することにより、酸化
膜とシリコン窒化膜との研磨速度の比を上げて、膜厚差
を生じ難くくする方法もあるが、研磨表面にスクラッチ
が入ったり、研磨材の洗浄性が悪くなるなどの問題点が
あった。このような問題点に対して、特開平９−３６０
７３では次のような製造方法を提案している。

【０００８】図６はこの公報に記載された従来方法を工
程順に示す断面図である。図６（ａ）に示すように、シ
リコン基板１に熱酸化膜４を形成し、その上にシリコン
窒化膜３及びポリシリコン膜６を形成し、所望位置にレ
ジストをパターン加工し、ポリシリコン膜６、シリコン
窒化膜３、熱酸化膜４及びシリコン基板１の一部を順次
エッチング除去し、溝１１を形成する。その後、厚いシ
リコン酸化膜２′を形成して溝１１内を埋め込む。

【０００９】この場合に、シリコン窒化膜３は後の工程
の研磨に対してのストッパ層、ポリシリコン膜６はシリ
コン酸化膜等の被研磨膜より研磨速度の速い中間層とし
て機能する。このように、シリコン酸化膜等の被研磨膜
より研磨速度が速い膜と遅い膜とを溝以外の領域に形成
することにより、図６（ｂ）に示すように、幅が広い溝
の絶縁膜が薄くなることを抑制しようとするものであ
る。

【００１０】ＣＭＰでは凸部の面積の大小により研磨速
度が異なり、面積が大きい凸部ほど研磨速度が遅くなる
性質がある。従って、この従来の製造方法においては、
凸部の所定の部位に研磨速度が速い膜を設けることによ
り、中間層が露出した状態からは、逆に研磨速度が速い
膜の占める面積が大きい部位ほど研磨速度が速くなる。
この従来方法は、凸部を研磨しているときの凸部面積依
存性の関係を逆転させ、平坦な面を得ようとするもので
ある。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
従来技術は、以下に示す問題点がある。先ず、ストッパ
層が一層のみであり、ＣＭＰ法での研磨速度の面内均一
性が悪い場合に、その悪影響を低減する効果が少ないた
めに、溝内の絶縁膜の厚さのばらつきが大きいという問
題点がある。

【００１２】第２の問題点は、研磨速度が高い膜をかな
り厚く成膜しないと、研磨初期の凸部の研磨レートの面
内依存性の関係を逆転させることが難しいため、溝内に
絶縁膜を埋め込む際、アスペクト比が高くなるので、微
細な幅の溝分離には適用が難しい。

【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、溝分離部への絶縁膜の埋め込み性を悪化さ
せることなく、溝分離部の絶縁膜の膜厚がパターン間で
変動することを防止し、また同一パターン間のシリコン
基板全域での膜厚差を解消することができる半導体装置
の製造方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に研磨のストッパ層となる
下層膜と上層膜との２層膜を連続して形成する工程と、
前記上層膜、前記下層膜及び半導体基板の所定領域をエ
ッチングして溝部を形成する工程と、この溝部を埋める
ように絶縁膜を形成する工程と、前記ストッパ層を利用
して異なる研磨条件にて２段階の研磨を行う研磨工程と
を有し、前記研磨工程は、前記絶縁膜、上層膜の研磨ス
トッパ層の順に研磨速度が速い条件下で研磨し、前記上
層膜の研磨のストッパ層を露出させる第１段階の研磨工
程と、前記上層膜の研磨ストッパ層、前記絶縁膜、前記
下層膜の研磨ストッパ層の順に研磨速度が速い条件下で
研磨し、前記下層膜の研磨ストッパ層を露出させる第２
段階の研磨工程とを有することを特徴とする。

【００１５】

【００１６】また、前記下層膜及び上層膜は、シリコン
窒化膜、ポリシリコン膜、有機又は無機のシリカ塗布膜
及び金属膜からなる群から選択されたものであり、相互
に異なるものであるとすることができる。更に、前記下
層膜及び上層膜の厚さは５０乃至３００ｎｍであること
が好ましい。そして、前記溝部は、溝分離部又は多層配
線の層間絶縁膜とすることができる。

【００１７】本発明においては、絶縁膜、上層膜の研磨
ストッパ層の順に研磨速度が速い条件下で半導体基板表
面の絶縁膜を研磨していくと、絶縁膜の凸部が選択的に
研磨されていく。この凸部の研磨速度は各領域での凸部
の占める割合で異なり、凸部の占める割合が低い部分程
高くなる傾向がある。従って、研磨を続けていくと、先
ず凸部の占める割合が低い部分で上層の研磨ストッパ層
が露出する。この上層の研磨ストッパ層は絶縁膜よりも
研磨速度が遅いため、凸部での研磨速度は低下する。こ
の研磨のストッパ層による研磨速度の変化もストッパ層
の占める割合で異なり、凸部の占める割合の低い部分、
即ちストッパ層の占める割合の低い部分ほど、研磨速度
の低下する割合は少なくなる。研磨を進行していくと、
凸部の占める割合が多い部分と凸部の占める割合が低い
部分との膜厚差は減少していくが、凸部の占める割合が
高い部分、即ち最も絶縁膜が研磨されにくい領域の絶縁
膜が除去された時点からは、逆に凸部の占める割合が高
い部分と凸部の占める割合が低い部分で膜厚差、即ち上
層膜のストッパ層の膜厚が拡大し始める。従って、凸部
上の絶縁膜が除去された段階にて研磨の第１段階を終え
ることが望ましい。

【００１８】続いて、上層膜のストッパ層、絶縁膜、下
層膜のストッパ層の順に研磨速度が速い条件で半導体基
板表面を研磨する。研磨の第１段階で生じた半導体基板
の表面の凹凸は、パターン依存性、即ち上層のストッパ
層の占める割合が高い程、ストッパ層及びその周辺が厚
くなったことにより生じたものであるから、研磨の第２
段階では上層のストッパ層を最も速く研磨することで、
研磨の第１段階で生じた凸部の研磨速度を逆に高めて、
研磨の第１段階のパターン間での膜厚差を縮小させる。
研磨を継続して行くと、上層膜又は下層膜のストッパ層
の占める割合が高い部分で下層膜のストッパ層が早く露
出する場合があるが、下層膜のストッパ層の研磨速度は
最も低いため、平坦性は改善される方向に働く。以上の
ように研磨のストッパ層と絶縁膜との研磨速度の相対関
係を入れ替えることで、凸部となる部分を選択的に研磨
することができるために、平坦な面を得ることができ
る。

【００１９】また、研磨のストッパ層は、主研磨膜、例
えば絶縁膜に対して、研磨速度が低いために、研磨量の
ばらつきが大きくなったとしても、これによる影響を少
なくすることができる。従来では、研磨のストッパ層を
１層のみとし、ストッパ機能による改善が１回のみであ
るのに対して、本発明ではストッパ機能を２回適用でき
るため、更に研磨量のばらつきによる影響を少なくする
ことができ、膜厚の均一性を向上させることができる。

【００２０】

【発明の実施の形態】次に、本発明の実施例について添
付の図面を参照して具体的に説明する。図１（ａ）乃至
（ｃ）は、本発明の実施例方法を工程順に示す断面図で
ある。先ず、図１（ａ）に示すように、シリコン基板１
上に熱酸化膜４を１０乃至４０ｎｍの厚さで成膜し、続
いて性質が異なる膜を２層（下層膜７及び上層膜８）成
膜する。これらの下層膜７及び上層膜８の材料として
は、シリコン窒化膜、ポリシリコン膜、有機又は無機の
シリカ塗布膜、金属膜が好ましい。下層膜７及び上層膜
８は、これらの材料のいずれかを選択したものであり、
相互に異なるものである。上層膜８及び下層膜７の膜厚
としては、いずれも５０乃至３００ｎｍ程度とする。

【００２１】続いて、リソグラフィー法によりマスクで
所望の位置を被覆し、ドライエッチング法により、上層
膜８、下層膜７及び熱酸化膜４を局所的に順次除去し、
更にシリコン基板１を１５０乃至７００ｎｍ程度の深さ
でエッチング除去する。これにより、溝１１を形成す
る。その後、シリコン基板１を覆うように絶縁膜９を成
膜する。絶縁膜９の厚さはシリコン基板１の溝の深さと
同程度か、又はそれより１００乃至３００ｎｍ厚い程度
とする。

【００２２】次に、シリコン基板１の表面を２段階に分
けて研磨する。図２は一般的な研磨装置の要部側面図で
ある。この研磨装置においては、円盤状の剛体であるプ
ラテン１６がその中心を回転中心として回転可能に配置
されており、このプラテン１６上には、研磨パッド１５
が貼付されるようになっている、この研磨パッド１５の
回転域には、研磨パッド１５に向けて荷重を印加するス
ピンドル１２が配設されており、このスピンドル１２の
下端には、シリコン基板１を保持するためのキャリア１
３が設けられている。キャリア１３はスピンドル１２の
回転によりその中心を回転軸として回転駆動される。ま
た、プラテン１６の上方には、プラテン１６の中心部に
研磨材１８を供給する研磨材供給装置１７が配設されて
いる。

【００２３】研磨パット１５としては一般的に用いられ
ている２層構成のものを用いる。上層には硬質ポリウレ
タン、下層にはポリウレタン含浸不織布又は発泡ポリウ
レタンなどの軟質材料を使用する。研磨材１８は、上層
膜８、下層膜７及び絶縁膜９の種類に応じて選定する。

【００２４】シリコン基板１を研磨する際にはシリコン
基板１の主面をプラテン１６側に向けてキャリア１３に
保持し、スピンドル１２を下降させてプラテン１６上に
押し付け、同時にキャリア１３とプラテン１６を回転さ
せながら研磨材１８を供給する。研磨条件としては荷重
が２００〜７００ｇ／ｃｍ²程度、キャリア１３及びプ
ラテン１６の回転数１０〜１００回転／分、研磨材１８
の流量が５０〜５００ｍｌ／分程度である。

【００２５】具体的な研磨方法については、先ず、絶縁
膜９及び上層膜８の順に研磨速度が速い研磨材１８を使
用して上記研磨条件にてシリコン基板１を研磨し、上層
膜８が露出した段階を見極める。一般的には研磨速度を
算出し、時間管理で行う場合と、異種膜が露出するとき
の研磨装置への負荷の変動を読み取って、終点検知する
場合とがある。本実施例ではこの上層膜８の検知方法は
特に限定するものではない。続いて、上層膜８、絶縁膜
９及び下層膜７の順に研磨速度が速い研磨材１８を使用
して、下層膜７が露出するまで研磨を行う。

【００２６】次に、本発明の実施例方法におけるシリコ
ン基板１の表面の研磨方法について更に詳細に説明す
る。図１（ａ）に示すように、シリコン基板１の表面の
凹凸は絶縁膜９により被覆されている。そこで、研磨速
度が絶縁膜９、上層膜８の順に速くなるような研磨材１
８、即ち絶縁膜９に対する研磨速度の方が上層膜８に対
する研磨速度よりも速い研磨材１８を使用して研磨する
と、絶縁膜９の凸部が選択的に研磨されて行く。しかし
ながら、凸部の研磨速度は、各々の領域での凸部の占め
る割合で異なり、凸部の占める割合が低いほど、上層膜
８が露出する時点が速い。上層膜８の研磨速度は絶縁膜
９の研磨速度より低いため、凸部の占める割合が高く、
絶縁膜９が残存している部分の絶縁膜の研磨速度より
も、上層膜８の露出した凸部の占める割合が少なかった
部分の上層膜８の研磨速度が低くなる。従って、凸部の
占める割合により研磨速度が異なる現象をある程度は抑
制できる。

【００２７】しかし、図１（ｂ）に示すように、上層膜
８がシリコン基板１のほぼ全域に亘って露出した時点で
のシリコン基板１の表面には、上層膜８の膜厚のパター
ンによる差と、上層膜８がない領域での絶縁膜９の薄膜
化が生じている。このようなシリコン基板１表面の凹凸
は１００〜２００ｎｍ程度残存している。研磨を更に継
続すると、表面の凹凸の幅が拡大していくので、本実施
例においては、一旦この研磨を終える。この場合に、終
点技術を使用しても良い。例えば、終点技術としては、
研磨時のキャリアの回転への負荷の変化を利用する方
法、研磨時の研磨パッドの温度の変化を利用する方法、
及び半導体基板表面の反射率の変化を利用する方法等が
ある。

【００２８】次に、上層膜８、絶縁膜９、下層膜７の順
に研磨速度が速い研磨材１８、即ち、上層膜８に対する
研磨速度が最も速い研磨材１８に切り替える。この工程
では、前工程の研磨工程における上層膜８と絶縁膜９の
研磨速度の相対関係を逆転させたので、シリコン基板１
の表面の凸部、即ち上層膜８が選択的に研磨されるた
め、シリコン基板１の表面の平坦度が改善されていく。
上層膜８の研磨速度に対して下層膜７の研磨速度は低い
ため、下層膜７が露出した部分の研磨速度は低下する。
絶縁膜９の研磨速度は下層膜の研磨速度よりも高いの
で、シリコン基板１の表面が平坦になる方向に作用す
る。なお、研磨を終えるタイミングは終点検知により決
定しても良い。

【００２９】以上のように、シリコン基板１の凸部に異
なる性質の膜を複数層成膜し、研磨のストッパとなる部
分を切り換えることにより、シリコン基板１の表面の凹
凸の平坦度を改善することができると共に、ストッパを
複数回使用することができるので、面内均一性も改善す
ることができる。

【００３０】次に、本発明の第２の実施例について説明
する。図３（ａ）乃至（ｃ）は本発明の第２実施例方法
を工程順に示す断面図である。前述の第１実施例は、本
発明を溝分離部の製造工程に適用した場合のものである
が、本第２実施例は、本発明を多層配線の層間絶縁膜の
平坦化へ適用した場合のものである。

【００３１】図３（ａ）に示すように、シリコン基板１
上に半導体素子形成領域５が形成されており、この素子
形成領域５上に金属配線１０が形成されている。この金
属配線１０上に、性質が異なる膜（下層膜７及び上層膜
８）を２層成膜する。リソグラフィー法により所定の位
置をレジスト膜により被覆し、ドライエッチング法によ
り上層膜８、下層膜７、金属配線１０を局所的に順次除
去して溝１１を形成する。次いで、絶縁膜９を、上層膜
８、下層膜７及び金属配線１０の膜厚を加えた程度の膜
厚分だけ成膜する。この絶縁膜９の形成はバイアスＣＶ
Ｄ法により行うことができる。これにより、絶縁膜９の
表面に凹凸が形成される。

【００３２】続いて、図３（ｂ）に示すように、シリコ
ン基板１の表面を２段階に分けて研磨する。研磨方法及
び研磨条件等は本発明の第１実施例と同様である。研磨
の第１段階では、絶縁膜９及び上層膜８の順に研磨速度
が高い条件、即ち絶縁膜９に対する研磨速度の方が上層
膜８に対する研磨速度より速い条件で研磨する。上層膜
８が露出した時点で、研磨材１８を切り替えて、上層膜
８、絶縁膜９、下層膜７の順に研磨速度が高い条件下
で、即ち上層膜８に対する研磨速度が最も速く下層膜７
に対する研磨速度が最も遅い条件で、シリコン基板１表
面の研磨を行い、下層膜７が露出した段階にて研磨を終
了する。この研磨工程の後に、プラズマＣＶＤ法等によ
り絶縁膜を追加成長させて、所望の絶縁容量が得られる
ように調整する。

【００３３】なお、上層膜８及び下層膜７としてはプラ
ズマシリコン窒化膜、有機又は無シリカ膜、金属膜又は
常圧ＣＶＤ膜が好ましい。上層膜８及び下層膜７は、こ
れらの材料の中から相互に異なるように選択して上層膜
８及び下層膜７として割り当てれば良い。

【００３４】

【実施例】次に、本発明の実施例方法により実際に図１
に示す溝分離部を形成した結果について、従来方法によ
る比較例と比較して説明する。本発明の実施例方法にお
いては、図１に示すように、シリコン基板１上に熱酸化
膜４を２０ｎｍ、下層膜７としてシリコン窒化膜を５０
ｎｍ、更に上層膜８としてポリシリコン膜を１５０ｎｍ
形成した。リソグラフィー法により所定の領域をレジス
トで被覆し、ドライエッチング法により、ポリシリコン
膜上層膜８、シリコン窒化膜下層膜７、熱酸化膜４を局
所的に順次エッチングし、更にシリコン基板１を４００
ｎｍだけエッチングして溝１１を形成した。その後、シ
リコン基板１の表面にバイアスＣＶＤ法により絶縁膜９
としてシリコン酸化膜を７５０ｎｍだけ成膜した。

【００３５】続いて、シリコン基板１の表面を２段階に
分けて研磨した。研磨の第１段階では、平均粒子径が５
００ｎｍ程度の酸化セシウムを５％程度含み、ｐＨを７
程度に調整された研磨材１８を使用した。研磨パッド１
５としては、上層には硬質ポリウレタン、下層にはポリ
ウレタンからなる軟質材料が設けられた一般的な２層構
成のものを使用した。研磨条件としては、荷重を３００
ｇ／ｃｍ²にし、キャリア１３の回転数及びプラテン１
６の回転数をいずれも２５回転／分にし、研磨材１８の
流量を１５０ｍｌ／分とした。この条件下でのシリコン
酸化膜からなる絶縁膜９の研磨速度は３００ｎｍ／分程
度であり、ポリシリコン膜からなる上層膜８の研磨速度
は３０ｎｍ／分以下となった。

【００３６】この条件下でシリコン基板１の研磨を行
い、ポリシリコン膜上層膜８が全ての領域にて露出する
ようにした。所要時間は２〜３分であった。続いて、研
磨材１８を、平均粒子径が０．１５μｍ程度のシリカ粒
子を１２％程度含み、ｐＨを１１程度に調整されたもの
に切り替えて研磨した。研磨パッド及び研磨条件を変更
しない場合では、この条件下でのシリコン酸化膜絶縁膜
９の研磨速度は１５０ｎｍ／分程度、ポリシリコン膜上
層膜８の研磨速度は６００ｎｍ／分程度であり、シリコ
ン窒化膜下層膜７が露出するまで、ポリシリコン膜上層
膜８及びシリコン酸化膜絶縁膜９を研磨した。この所要
時間は３０秒程度であった。

【００３７】なお、研磨条件の切り替え及び最終的に研
磨を終えるタイミングは終点検知技術を利用して決定し
た。複数の層を同時に研磨する場合においては、最も一
般的なキャリアの回転への負荷の変化を利用したものを
使用した。研磨速度が異なる異種膜が露出した場合に
は、キャリアの回転への負荷が急激に変化するため容易
に終点検知が可能である。

【００３８】上述の酸化セリウムを含む研磨材による第
１段階の研磨においては、研磨速度は絶縁膜９の方がポ
リシリコン膜上層膜８よりも１０倍程度速い。硬質な研
磨パッドを用いているので、シリコン酸化膜絶縁膜９の
凸部が選択的に研磨されていく。凸部の占める割合が低
い部分ほど早くポリシリコン膜上層膜８が露出する。ポ
リシリコン膜上層膜８の研磨速度はシリコン酸化膜絶縁
膜９よりも低いので、露出したポリシリコン膜上層膜８
及びその近傍のシリコン膜絶縁膜９での研磨速度は低下
する。凸部の占める割合が高い領域にてポリシリコン膜
上層膜８が露出するまで研磨を継続する。早い段階でポ
リシリコン膜上層膜８が露出した部分は研磨のストッパ
としてポリシリコン膜上層膜８が作用するものの、ある
程度研磨が進行し、ポリシリコン膜上層膜８及びポリシ
リコン膜上層膜８の近傍のシリコン酸化膜絶縁膜９の薄
膜化が生じている。この薄膜化の度合いはパターンによ
って異なり、１００〜２００ｎｍ程度である。

【００３９】続いてシリカ粒子を含み、ｐＨ１１程度に
調整された研磨材による第２段階の研磨では、研磨速度
がポリシリコン膜上層膜８、シリコン酸化膜絶縁膜９、
シリコン窒化膜下層膜７の順に高く、夫々６００ｎｍ／
分、１５０ｎｍ／分、４０ｎｍ／分である。従って、酸
化セリウム粒子により研磨した際、研磨のストッパとし
て作用したポリシリコン膜上層膜８、即ち凸部を逆に選
択的に研磨することが可能である。ポリシリコン膜上層
膜８の下には研磨速度が高いシリコン窒化膜下層膜７を
設けているため、研磨速度が高いポリシリコン膜上層膜
８が除去された部分の研磨速度は低下する。従って研磨
の第１段階で生じた凸部を選択的に研磨することが可能
となるため、シリコン基板表面の凹凸を減らすことがで
きる。

【００４０】図４は本発明の効果を示すグラフ図であ
る。図４（ａ）はシリコン基板上の膜厚のパターン間差
と面内のばらつきを加えたものを平坦度と定義して、こ
の平坦度を従来例と本発明とで比較したものである。従
来例１はシリコン窒化膜のみを成膜したもの、従来例２
はシリコン窒化膜上にポリシリコン膜を加えたものであ
る。従来例２は従来例１と比べてパターン間の膜厚差は
改善できるが、面内ばらつきに関しては従来例１と同等
であるため、本発明ほどには改善することができない。
これに対し、上述の条件で研磨した本発明の実施例方法
においては、平坦度が極めて高い。

【００４１】また、図４（ｂ）は、研磨のストッパ層の
相違による溝部のアスペクト比への影響を示すものであ
る。溝の幅を４００ｎｍ、溝の深さを４００ｎｍとし
た。従来例１では、シリコン窒化膜を１５０ｎｍ、その
下の熱酸化膜を２０ｎｍ程度とした。従来例２では研磨
のストッパは下層のシリコン窒化膜のみであるから、シ
リコン窒化膜をあまり薄くすることができない。また、
上層の中間層、例えばポリシリコン膜についても研磨の
パターン依存性を相殺するには厚くする必要がある。従
って、例えば、シリコン窒化膜を１００ｎｍ、ポリシリ
コン膜を２００ｎｍとなり、従来例１よりも１５０ｎｍ
も厚くなる。それに対して、本発明では上層膜及び下層
膜の双方が研磨のストッパとして作用するので、これら
を薄くすることができる。また、本発明においては、上
層膜を研磨のストッパとし研磨した後、逆に上層膜を選
択的に研磨することで、研磨のパターン依存性の影響を
最小限としているため、特に下層膜は薄くても良い。従
って、前述したように、シリコン窒化膜を５０ｎｍ、ポ
リシリコン膜を１５０ｎｍとすると、従来例１に対する
増加分は５０ｎｍ程度となり、微増である。従来例１は
平坦度が悪く実用的ではないため、本発明の場合は、溝
部の埋め込み性を犠牲にすることなく、平坦度を改善で
きることがわかる。

【００４２】また、本発明では研磨を２段階に分けたた
め、研磨材等の選択範囲が拡がるという利点を有する。
従来技術の項にて記載したが、研磨速度の選択比が高い
研磨材ではスクラッチの発生及び除去性の問題が生じる
場合があるが、本発明では研磨を２段階に分けているた
めに、研磨の第１段階でのスクラッチ及び除去性は問題
とならない。即ち、研磨の第２段階にてこれを除去して
しまえば良い。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
研磨のパターン依存性を異種膜の研磨速度比を利用して
相殺することができ、且つ、研磨のストッパを２層化し
たことにより面内均一性を改善することができる。この
ため、本発明によれば、溝分離部の絶縁膜の厚さをパタ
ーン間、基板面内に拘らず一様にすることができ、これ
により、以降の工程でのゲート電極等の微細配線の加工
を容易にすることができる。

【００４４】また、本発明によれば、凸部の２層膜をい
ずれもストッパとして機能させることができるので、上
層膜を追加した分、下層膜の膜厚を減らすことができる
ため、ストッパ全体としての膜厚を増大させる必要がな
い。このため、上述の平坦度を向上させるために、溝分
離部の絶縁膜の埋め込み性を悪化させることがない。

【図面の簡単な説明】

【図１】（ａ）乃至（ｃ）は本発明の第１実施例に係る
半導体装置の製造方法を工程順に示す断面図である。

【図２】研磨装置の要部を示す模式図である。

【図３】（ａ）乃至（ｃ）は本発明の第２実施例に係る
半導体装置の製造方法を工程順に示す断面図である。

【図４】（ａ）及び（ｂ）は本発明方法の効果を示すグ
ラフである。

【図５】従来の半導体装置の製造方法を工程順に示す断
面図である。

【図６】従来の他の半導体装置の製造方法を工程順に示
す断面図である。

【符号の説明】

１；シリコン基板２、２’；シリコン酸化膜３；シリコン窒化膜４；熱酸化膜５；半導体素子形成領域６；ポリシリコン膜７；下層膜８；上層膜９；絶縁膜１０；金属配線１１；溝１２；スピンドル１３；キャリア１５；研磨パッド１６；プラテン１７；研磨材供給装置１８；研磨材

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/304 622

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に研磨のストッパ層となる
下層膜と上層膜との２層膜を連続して形成する工程と、
前記上層膜、前記下層膜及び半導体基板の所定領域をエ
ッチングして溝部を形成する工程と、この溝部を埋める
ように絶縁膜を形成する工程と、前記ストッパ層を利用
して異なる研磨条件にて２段階の研磨を行う研磨工程と
を有し、前記研磨工程は、前記絶縁膜、上層膜の研磨ス
トッパ層の順に研磨速度が速い条件下で研磨し、前記上
層膜の研磨のストッパ層を露出させる第１段階の研磨工
程と、前記上層膜の研磨ストッパ層、前記絶縁膜、前記
下層膜の研磨ストッパ層の順に研磨速度が速い条件下で
研磨し、前記下層膜の研磨ストッパ層を露出させる第２
段階の研磨工程とを有することを特徴とする半導体装置
の製造方法。
【請求項２】前記下層膜及び上層膜は、シリコン窒化
膜、ポリシリコン膜、有機又は無機のシリカ塗布膜及び
金属膜からなる群から選択されたものであり、相互に異
なるものであることを特徴とする請求項１に記載の半導
体装置の製造方法。
【請求項３】前記下層膜及び上層膜の厚さは５０乃至
３００ｎｍであることを特徴とする請求項２に記載の半
導体装置の製造方法。
【請求項４】前記溝部は、溝分離部となることを特徴
とする請求項１乃至３のいずれか１項に記載の半導体装
置の製造方法。
【請求項５】前記溝部は、多層配線の層間絶縁膜とな
ることを特徴とする請求項１乃至３のいずれか１項に記
載の半導体装置の製造方法。