CN101799623A - 双图案设计中的单元边界隔离的方法 - Google Patents
双图案设计中的单元边界隔离的方法 Download PDFInfo
- Publication number
- CN101799623A CN101799623A CN201010106556A CN201010106556A CN101799623A CN 101799623 A CN101799623 A CN 101799623A CN 201010106556 A CN201010106556 A CN 201010106556A CN 201010106556 A CN201010106556 A CN 201010106556A CN 101799623 A CN101799623 A CN 101799623A
- Authority
- CN
- China
- Prior art keywords
- pattern
- unit
- standard block
- pattern groups
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
针对芯片布局设计双图案掩模组的方法包括设计标准单元。在每个标准单元中,所有的左边界图案都分配有第一标记和第二标记中的一个,而所有右边界图案都分配有第一标记和第二标记中的另一个。该方法还包括:在芯片布局的行中放置标准单元。从行中的一个标准单元开始,贯穿整行来传播针对标准单元的标记改变。具有第一标记的标准单元中的所有图案都被转印到双图案掩模组的第一掩模。具有第二标记的标准单元中的所有图案都被转印到双图案掩模组的第二掩模。
Description
本申请要求于2009年2月3日提交的、标题为“Methods for CellBoundary Isolation in Double Patterning Design”的美国临时专利申请序列第61/149,627号的优先权,其申请结合与此作为参考。
技术领域
本发明总的来说涉及集成电路制造工艺,更具体地,涉及使用双图案技术来减小集成电路的光刻限制。
背景技术
双图案是针对光刻法以增强部件密度所开发的技术。典型地,为了在晶片上形成集成电路的部件,使用光刻技术,这涉及涂覆光刻胶并在光刻胶上限定图案。经过图案化的光刻胶中的图案首先被限定在光刻掩模中,并且被光刻掩模中的透明部分或不透明部分所限定。然后,经过图案化的光刻胶中的图案被转印到下层部件上。
随着缩减集成电路规模需求的增加,光学邻近效应产生越来越多的问题。当两个分离的部件彼此太靠近时,光学邻近效应会使部件彼此短路。为了解决这种问题,引入了双图案技术。紧密定位的部件被分离成两个掩模,两个掩模都用于曝光相同的光刻胶。在每个掩模中,部件之间的距离与单个掩模中部件之间的距离相比增加了,因此减小或基本消除了光学邻近效应。
然而,双图案技术不能够解决本地冲突问题。例如,参照图1,部件2、4和6以距离S1和S2紧密地进行定位,距离S1和S2太小以至于引起光学邻近效应。因此,使用双图案技术来增加部件2、4和6之间的距离。在这种情况下,不管如何将部件2、4和6分配给双图案掩模组的两个掩模,都将总是存在具有部件2、4和6中两个的掩模。因此,在掩模中至少存在一个距离S1或S2。
可通过细致地对电路进行布局来避免本地冲突。然而,这可以在单元级没有太多困难地进行。当将可以没有本地冲突且没有规则违例的单元放入电路的层级中时,相邻单元中的边界部件彼此会太靠近,因此在该层级发生冲突。换句话说,不能够保证在集成单元时仍然满足双图案规则适应性。例如,参照图2,具有两个标准单元10和12,标准单元10和12的每一个都没有本地冲突。图2中具有不同阴影的图案在不同的双图案掩模中。当标准单元10和12彼此邻接时,如图3所示,单元10中的部件14将会靠近单元12中的部件16。由于部件14和16在相同的掩模中,所以部件14和16的布局将会违反设计规则。该问题很难解决,因为即使对单元10和12执行重新布局以解决单元10和12之间的冲突,也会产生波动效应,这意味着会在单元10和12中的每一个和其他邻接的单元之间产生其他新的冲突。具体地,单元10和12是可以用在相同芯片或其他芯片的许多电路中的标准单元。非常难以预测会对单元10和12所产生的可能冲突。因此,需要用于克服上述现有技术中缺点的方法和结构。
发明内容
根据本发明的一个方面,设计用于芯片布局的双图案掩模组的方法包括设计标准单元。在每个标准单元中,所有的左边界图案都分配有第一标记和第二标记中的一个,而所有右边界图案都分配有第一标记和第二标记中的另一个。该方法还包括:在芯片布局的行中放置标准单元。从行中的一个标准单元开始,贯穿整行来传播针对标准单元的标记改变。标准单元中具有第一标记的所有图案都被转印到双图案掩模组的第一掩模。标准单元中具有第二标记的所有图案都被转印到双图案掩模组的第二掩模。还公开了其他实施例。
此外,本发明还提供了一种掩模组,包括:芯片的第一掩模;所述芯片的第二掩模,其中,所述第一掩模和所述第二掩模形成双图案掩模组;以及多个标准单元,由所述第一掩模和所述第二掩模限定并在一行中,其中,所述标准单元的相邻标准单元彼此邻接,其中,所述多个标准单元包括所述行中的所有标准单元,以及其中,所述行中的所述多个标准单元基本没有包括所述第一掩模中的第一左边界图案和所述第二掩模中的第二左边界图案或者所述第一掩模中的第一右边界图案和所述第二掩模中的第二右边界图案。
可选地,在该掩模组中,所述行中的所述多个标准单元没有包括所述第一掩模中的第三左边界图案和所述第二掩模中的第四左边界图案或者所述第一掩模中的第三右边界图案和所述第二掩模中的第四右边界图案,所述行包括1000个以上的标准单元,以及所述行包括约100种以上具有不同布局的标准单元。
可选地,在该掩模组中,所述芯片的任意行中的所述多个标准单元基本没有包括所述第一掩模中的第一左边界图案和所述第二掩模中的第二左边界图案以及所述第一掩模中的第一右边界图案和所述第二掩模中的第二右边界图案。
此外,所述多个标准单元包括不严格规则单元,所述不严格规则单元包括左缓冲区域和右缓冲区域,以及其中,选自基本由所述不严格规则单元的左边界图案和右边界图案组成的组的图案不在所述第一掩模和所述第二掩模的同一掩模中。
该掩模组还包括与所述多个标准单元的一个邻接的多倍高度单元,其中,所述多倍高度单元被分为顶部和底部,以及其中:所述多倍高度单元的左上图案在所述第一掩模和所述第二掩模的同一掩模中;所述多倍高度单元的右上图案在所述第一掩模和所述第二掩模的同一掩模中;所述多倍高度单元的左下图案在所述第一掩模和所述第二掩模的同一掩模中;以及所述多倍高度单元的右下图案在所述第一掩模和所述第二掩模的同一掩模中。
本发明的优点包括用于实现无本地冲突设计的减少的设计负担。此外,还减少了标准单元的芯片面积使用。
附图说明
为了更全面地理解本发明及其优点,将参照结合附图所进行的以下描述,其中:
图1示出了发生在双图案化技术中的本地冲突的实例;
图2和图3示出了当两个标准单元邻接时如何破坏设计规则,其中,每个标准单元都不存在规则违例和本地冲突;
图4示出了本发明的实施例,其中,使用单色方案来布局标准单元的图案;
图5示出了如何使用单色方案来解决邻接标准单元的行中的冲突;
图6示出了本发明的可选实施例,其中,增加了缓冲区域来解决可能发生在邻接单元之间的冲突;以及
图7示出了如何将单色方案应用于与单位高度标准单元邻接的多倍高度标准单元。
具体实施方式
下面详细描述本发明优选实施例的制造和使用。然而,应该理解,本发明提供了许多可以在具体环境下实现的可应用的发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式,并不限制本发明的范围。
提供了新颖的双图案设计方法和各种双图案掩模组。然后讨论实施例的变化。贯穿本发明的各附图和实施例,相同的参考标号用于表示相同的元件。
图4示出了本发明的实施例,其包括彼此邻接的单元100和200。单元100和200可以是标准单元,其可以被保存在单元库中并被复制到集成电路的布局中。标准单元可包括但不限于反相器、NOR门、NAND门、多路复用器等。可选地,单元100和200可以是定制单元。单元100和200的每一个都可包括多于一种的部件,包括但不限于多晶硅带(或由其他导电材料形成的栅电极带)、扩散区域、金属线等。在整个描述中,除非另有指定,标准单元中所示和所讨论的图案都是相同类型的部件(例如,金属线),并且位于相同层级(例如,金属层M1中的金属线)。
在整个描述中,单元中且直接与单元的右边界相邻的图案被称作右边界图案(或R图案),而单元中且直接与单元的左边界相邻的图案被称作左边界图案(或L图案)。在一个实施例中,所有的R图案都距离各个标准单元的右边界相同的距离,而所有的L图案都距离各个标准单元的左边界相同的距离,尽管距离还可以根据图案而稍稍不同。假设通过细致的布局设计,标准单元自身没有违反任何设计规则,并且当将部件分解为相同双图案掩模组的两个以上的掩模时没有冲突。然而,单元中的L图案和R图案是在单元与其他单元邻接并放置在电路层级中时可以引起规则违例和冲突的潜在候选者。
在一个实施例中,可以将双图案问题看作是“色彩”问题,并且对应的方案被称为色彩方案。单元内的图案可以分配有两种不同的颜色:第一颜色和第二颜色。具有第一颜色的图案(被称为第一图案组)将被转印到第一掩模,而具有第二颜色的图案(被称为第二图案组)将被转印到第二掩模。第一和第二掩模是具有允许光穿过的透明图案以及用于阻挡光的不透明图案的光刻掩模。第一掩模和第二掩模组合形成双图案掩模组,并且可用于露出针对处于相同层级的相同类型部件的光刻胶。
参照图4,在单元100和200的布局设计中,注意使单元100和200的每一个中的所有R图案都具有相同颜色(换句话说,在相同图案组中并且将被转印到相同掩模中),因此,R图案是单色图案,其中,单色可以为第一颜色或第二颜色。类似地,单元100和200的每一个中的所有L图案都具有相同颜色(换句话说,在相同图案组中并且将被转印到相同掩模中),因此所有L图案也是单色图案。例如,图案102是单色图案,图案104是单色图案,图案202是单色图案,以及图案204也是单色图案。在图4中,使用不同的阴影表示不同的颜色。为了简单,没有示出单元100和200的每一个中的R图案和L图案之间的非边界图案,其中,非边界图案可具有第一和第二颜色中的任一种,非常可能具有第一和第二颜色的组合。对单元100或200中R图案和L图案之间的色彩关系没有限制。单元中的R图案和L图案可以都具有第一颜色,或者都具有第二颜色。可选地,相同单元中的R图案和L图案可具有不同的颜色。此外,任意单元的颜色都可以被转换。例如,在单元100中,L图案102具有第一颜色,而R图案104具有第二颜色。然而,可以转换单元100的颜色,使得L图案102具有第二颜色,而R图案104具有第一颜色。例如,这可以通过设计除颜色被转换之外具有基本相同的图案的两个标准单元来实现。当转换L图案102和R图案104的颜色时,非边界图案的颜色也被转换。换句话说,在单元100的颜色转换过程中,原来被放在第一掩模中的单元100中的所有图案都被转移到第二掩模,而原来被放在第二掩模中的单元100中的所有图案都被转移到第一掩模。可以在传播时间期间来执行标准单元中颜色的转换,在这段时间内,如果需要,对行中的所有标准单元或者芯片中的标准单元执行颜色改变。将在后续段落讨论细节。
通过单色R图案和L图案,单元100和200中的图案可被积极布局,使得它们非常接近各边界。单色R图案和L图案使得将单元100中的R图案104和单元200中的L图案202在两个不同的掩模中成为可能。因此,即使它们非常接近,也不会发生光学邻近效应。
当多个单色标准单元被置于相同行中时产生问题,除一行中的第一单元和最后一个单元之外,每个标准单元都与两个相邻单元邻接。由此,可以执行颜色传播以确保一行中任意单元中的所有R图案都具有与其右侧的邻接单元中的L图案不同的颜色,以及一行中任意单元中的所有L图案都具有与其左侧的邻接单元中的R图案不同的颜色。可如下执行颜色传播。首先,可以选择一行中的任意一个单元作为基本单元,并从与基本单元最接近的单元到远离基本单元的单元一个接一个地确定和传播其他单元中的图案颜色。每个单元的颜色确定基于刚刚确定/改变的邻接单元的颜色。例如,参照图5,单元1000是基本单元。基于单元1000中的R图案1004的颜色和单元1100中的L图案2002的颜色来确定单元1100的颜色。如果L图案2002的颜色不同于R图案1004的颜色,则单元1100中图案的颜色不需要被转换。相反,如果L图案2002的颜色与R图案1004的颜色相同,则转换单元1100的颜色,第一颜色被变为第二颜色,以及第二颜色被变为第一颜色。在图5所示的示例性实施例中,单元1100的颜色不被转换。然后,通过使用确定单元1100的颜色相同的方法与单元1100中的R图案2004的颜色进行比较,来确定单元1200的颜色。在所示实例中,单元1200的颜色需要被转换。因此,由于单元1200的颜色转换,L图案1302的颜色将会与R图案1204的颜色相同,因此,单元1300的颜色也需要转换。可以在传播方向上对整行执行颜色传播。
基本单元可以选自行中的任意单元,并且颜色传播可以向右、向左或者同时向右向左执行。使用该方法,一行中的任意邻接单元都不会发生规则违例,并且当对芯片中的所有行都执行颜色改变的传播时,芯片中的任意行也不会发生规则违例。在颜色传播之后,可以形成掩模,其中,第一图案组中的图案被转印到双图案掩模组的第一掩模,而第二图案组中的图案被转印到双图案掩模组的第二掩模。
注意,一行可以包括上千个标准单元,或者甚至包括数百万个标准单元,其中,基本上一行中的所有单元(例如,大于约90%,或者甚至大于约95%,或者甚至大于约99%)都可以使用单色方案来形成,而剩余的单元可具有其他布局,例如,包括如在后续段落中讨论的缓冲区域。此外,整个芯片中的所有单元(例如,大于约90%,或者甚至大于约95%,或者甚至大于约99%)都可以使用单色方案来形成。此外,一行中的所有标准单元可具有多于约100种彼此不同的标准单元和/或布局。
在可选实施例中,如图6所示,代替使用单色方案,可以插入缓冲区域506以分别使L图案502和R图案504远离单元500的左边界和右边界。类似地,可以插入缓冲区域606以分别使L图案602和R图案604远离单元600的左边界和右边界。缓冲区域506和606的宽度W足够到,确保即使图案504和602具有相同颜色(在相同掩模中),也不会发生规则违例。在一个实施例中,芯片中的所有单元都具有缓冲区域,由此可以确保当单元邻接时,无论单元的边界图案的颜色如何都不会发生规则违例。在其他实施例中,具有缓冲区域的单元可以与使用单色方案设计的单元集成。在图6所示的实施例中,L图案502和602以及右图案504和604可以是单色图案或双色图案。
在一个芯片中,可存在具有相同单元高度的多个单元,其实际上是与各个芯片表面平行的平面中的长度或宽度。还可以存在多倍高度单元,其单元高度是其他单元高度的多倍。例如,图7示出了与单位高度单元800和900邻接的双倍高度单元700。在整个描述中,单元800和900被称为单位高度单元,并且单元800和900的高度被称为单位高度。在所示的示例性实施例中,R图案804和904的颜色可具有不同颜色,因此,L图案7021和7022不能具有与R图案804和904的颜色都不同的单色。为了解决该问题,在一个实施例中,单元700被分为具有与单元800相同高度的顶部7001以及具有与单元900相同高度的底部7002。顶部7001中的L图案7021需要具有单色,以及顶部7001中的R图案7041需要具有单色。此外,底部7002中的L图案7022需要具有单色,以及顶部7002中的R图案7042需要具有单色。L图案7021和R图案7041可具有为相同颜色或不同颜色的灵活性,以及L图案7022和R图案7042可具有为相同颜色或不同颜色的灵活性。在其他实施例中。单元700的顶部7001和底部7002的每一个都可以被看作是单独的单元,并且如前面段落所讨论的,可以与单元100和200类似地(参照图4),改变顶部7001和底部7002中图案的颜色。在又一实施例中,诸如单元700的多倍高度单元可具有缓冲区域,使得它们可以与使用单色方案设计的单元集成。
此外,尽管本发明的实施例使用术语“颜色”来表示哪个图案将被分别为两个掩模中的哪个,但还可以使用可实现相同功能的任何其他标记,并且都在本发明的范围内。这些标记包括但不限于不同的阴影、不同的表示参考标号、不同的灰度级等,因此,术语“颜色”可以被理解为覆盖这些标记。此外,如果双图案掩模组包括三个以上的掩模,则在前面段落所讨论的概念还可以应用所使用的三种以上不同的颜色。
在前面段落所讨论的实施例中,讨论了一行中单元的邻接,因此,讨论了左和右图案的颜色。本领域的技术人员应该意识到,根据观看芯片的方向,行方向和列方向是可互换的概念。因此,关于行的概念也可以应用于单元的列,上边界图案和下边界图案对应于行中的左边界图案和右边界图案。因此,上边界图案和下边界图案也可以具有单色,并且可以被传播以解决同一列的邻接单元中的上边界图案和/或下边界图案之间的可能冲突。此外,实施例的概念也可以同时应用于行方向和列方向。
实施例具有多种优点。通过使用单色方案或增加缓冲区域,当集成单元并将其置于设计层级中时不会发生规则违例。此外,实施例可以完全采用通过双图案化技术提供的优点,以通过进一步减小单元中的边界图案和各个边界之间的距离。
尽管已经详细地描述了本发明及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变,替换和更改。而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造,材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外,每条权利要求构成单独的实施例,并且多个权利要求和实施例的组合在本发明的范围内。
Claims (15)
1.一种针对芯片布局设计双图案掩模组的方法,所述方法包括:
指定第一图案组;
指定第二图案组;
指定包括左边界和右边界的单元,其中,所述单元中的所有左边界图案都在所述第一图案组和所述第二图案组的同一个中,以及所述单元中的所有右边界图案都在所述第一图案组和所述第二图案组的同一个中;
将所述左边界图案转移到所述第一图案组和所述第二图案组中的不同图案组;
将所述右边界图案转移到所述第一图案组和所述第二图案组中的不同图案组;
将所述第一图案组中的图案转印到所述双图案掩模组的第一掩模;以及
将所述第二图案组中的图案转印到所述双图案掩模组的第二掩模。
2.根据权利要求1所述的方法,还包括:将所述单元放置在所述芯片的布局的行中并邻接另外的单元,其中,在放置所述单元的步骤之后执行转移所述左边界图案和转移所述右边界图案。
3.根据权利要求2所述的方法,还包括:
将所述另外的单元的另外左边界图案转移到所述第一图案组和所述第二图案组中的不同图案组;以及
将所述另外的单元的另外右边界图案转移到所述第一图案组和所述第二图案组中的不同图案组。
4.根据权利要求2所述的方法,还包括:将所述另外的单元放置在行中,其中,所述另外的单元的所述另外左边界图案和所述另外右边界图案不被转移到不同的图案组。
5.根据权利要求1所述的方法,其中,所述单元为标准单元。
6.一种针对芯片布局设计双图案掩模组的方法,所述方法包括:
指定每个都包括左边界和右边界的标准单元,其中,在每个所述标准单元中,所有左边界图案都分配有第一标记和第二标记中的一个,以及所有右边界图案都分配有第一标记和第二标记中的另一个,以及其中,所述第一标记不同于所述第二标记;
在所述芯片的布局的行中放置所述标准单元,所述标准单元的相邻标准单元彼此邻接;
从所述行的一个标准单元开始,向所述行中的标准单元传播标记的改变;
将具有所述第一标记的标准单元中的所有图案转印到所述双图案掩模组的第一掩模;以及
将具有所述第二标记的标准单元中的所有图案转印到所述双图案掩模组的第二掩模。
7.根据权利要求6所述的方法,其中,所述第一标记为第一颜色,而所述第二标记为第二颜色;和/或
所述行中基本所有的标准单元都具有单标记左边界图案和单标记右边界图案。
8.根据权利要求6所述的方法,其中,所述芯片布局中的所有行中基本所有的标准单元都具有单标记左边界图案和单标记有边界图案;和/或
在传播标记改变的步骤之后,在所述行中,所述行中任意标准单元的所有右边界图案都分配有与位于述任意标准单元右侧且与其邻接的另外标准单元的所有左边界图案不同的标记。
9.根据权利要求6所述的方法,其中,配置所述标准单元的每一个,以转换所述第一标记和所述第二标记;和/或
所述标准单元中的图案选自基本由多晶硅带、扩散区域和金属线组成的组。
10.根据权利要求6所述的方法,还包括:将多倍高度单元设计成分为顶部和底部,其中:
所述多倍高度单元的左上图案都是单标记图案;
所述多倍高度单元的右上图案都是单标记图案;
所述多倍高度单元的左下图案都是单标记图案;以及
所述多倍高度单元的右下图案都是单标记图案。
11.根据权利要求6所述的方法,还包括:使另外的标准单元邻接在所述行中,其中,所述另外的标准单元包括左缓冲区域和右缓冲区域,以及其中,选自基本由所述另外的标准单元的左边界图案和右边界图案组成的组的图案不是单标记图案。
12.一种针对芯片布局设计双图案掩模组的方法,所述方法包括:
指定每个都包括左边界和右边界的标准单元,其中,每个所述标准单元中的所有左边界图案都在第一图案组和第二图案组的同一图案组中,以及每个所述标准单元中的所有右边界图案都在第一图案组和第二图案组的另一图案组中;
在所述芯片的布局的行中放置所述标准单元,所述标准单元的相邻标准单元彼此邻接;
将所述第一图案组中的所有图案转印到所述双图案掩模组的第一掩模;以及
将所述第二图案组中的所有图案转印到所述双图案掩模组的第二掩模。
13.根据权利要求12所述的方法,还包括:在所述行中放置所述标准单元的步骤之后,从所述行中的一个标准单元开始,将图案组的改变传播到所述行中的剩余标准单元,
其中,在传播图案组改变的步骤之后,在所述行中,所述行中任意标准单的所有左边界图案都在所述第一图案组和所述第二图案组中与位于所述任意标准单元右侧且与其邻接的另外标准单元的所有左边界图案不同的图案组中。
14.根据权利要求12所述的方法,还包括:使另外的标准单元与一个标准单元邻接,其中,所述另外的标准单元包括左缓冲区域和右缓冲区域,以及其中,选自基本由所述另外的标准单元的左边界图案和右边界图案组成的组的图案不在所述第一图案组和所述第二图案组的同一图案组中。
15.根据权利要求12所述的方法,还包括:使多倍高度单元与所述标准单元中的单元邻接,其中,所述多倍高度单元被分为顶部和底部,以及其中:
所述多倍高度单元的左上图案在所述第一图案组和所述第二图案组的同一图案组中;
所述多倍高度单元的右上图案在所述第一图案组和所述第二图案组的同一图案组中;
所述多倍高度单元的左下图案在所述第一图案组和所述第二图案组的同一图案组中;
所述多倍高度单元的右下图案在所述第一图案组和所述第二图案组的同一图案组中;以及
在邻接所述多倍高度标准单元的步骤之后,将所述左上图案、所述右上图案、所述左下图案和所述右下图案的一组从所述第一图案组和所述第二图案组中的一个转移到另一个。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14962709P | 2009-02-03 | 2009-02-03 | |
US61/149,627 | 2009-02-03 | ||
US12/616,970 | 2009-11-12 | ||
US12/616,970 US8255837B2 (en) | 2009-02-03 | 2009-11-12 | Methods for cell boundary isolation in double patterning design |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101799623A true CN101799623A (zh) | 2010-08-11 |
CN101799623B CN101799623B (zh) | 2012-06-20 |
Family
ID=42397983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101065560A Active CN101799623B (zh) | 2009-02-03 | 2010-01-28 | 双图案设计中的单元边界隔离的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8255837B2 (zh) |
CN (1) | CN101799623B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479280A (zh) * | 2010-11-24 | 2012-05-30 | 台湾积体电路制造股份有限公司 | 用于实现符合多重图样化技术的设计布局的方法和装置 |
CN102542099A (zh) * | 2010-12-22 | 2012-07-04 | 台湾积体电路制造股份有限公司 | 用于多重图案化技术的单元布局 |
CN102682143A (zh) * | 2011-03-11 | 2012-09-19 | 台湾积体电路制造股份有限公司 | 用于单图案化间隔件技术的rc提取 |
CN105701268A (zh) * | 2014-10-01 | 2016-06-22 | 三星电子株式会社 | 集成电路以及设计集成电路的布局的方法 |
CN106569386A (zh) * | 2015-10-08 | 2017-04-19 | 无锡华润上华科技有限公司 | 光罩及利用所述光罩进行多芯片同时制备的方法 |
TWI672600B (zh) * | 2014-09-18 | 2019-09-21 | 南韓商三星電子股份有限公司 | 設計半導體元件布局的方法以及用於設計半導體元件的布局的基於電腦的系統 |
US10691859B2 (en) | 2014-10-01 | 2020-06-23 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of integrated circuit |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327301B2 (en) * | 2009-02-03 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Routing method for double patterning design |
US8365102B2 (en) * | 2010-05-27 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for checking and fixing double-patterning layout |
US8539388B2 (en) * | 2010-07-14 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for low power semiconductor chip layout and low power semiconductor chip |
US8211807B2 (en) * | 2010-10-19 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning technology using single-patterning-spacer-technique |
US8381139B2 (en) | 2010-11-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for metal correlated via split for double patterning |
EP2469597A3 (en) | 2010-12-23 | 2016-06-29 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Multi-level integrated circuit, device and method for modeling multi-level integrated circuits |
US20130145340A1 (en) * | 2011-06-28 | 2013-06-06 | Qiao Li | Determination Of Uniform Colorability Of Layout Data For A Double Patterning Manufacturing Process |
US8756550B2 (en) * | 2011-09-19 | 2014-06-17 | Texas Instruments Incorporated | Method to ensure double patterning technology compliance in standard cells |
US8539396B2 (en) * | 2011-12-30 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stitch and trim methods for double patterning compliant standard cell design |
US8802574B2 (en) | 2012-03-13 | 2014-08-12 | Globalfoundries Inc. | Methods of making jogged layout routings double patterning compliant |
US20140040847A1 (en) * | 2012-08-01 | 2014-02-06 | Lsi Corporation | System and method for generating physical deterministic boundary interconnect features for dual patterning technologies |
US10283437B2 (en) * | 2012-11-27 | 2019-05-07 | Advanced Micro Devices, Inc. | Metal density distribution for double pattern lithography |
US8959472B1 (en) * | 2013-09-27 | 2015-02-17 | Arm Limited | Considering compatibility of adjacent boundary regions for standard cells placement and routing |
US20150302129A1 (en) * | 2014-04-17 | 2015-10-22 | Qualcomm Incorporated | Mask assignment technique for m1 metal layer in triple-patterning lithography |
US9465907B2 (en) * | 2014-07-25 | 2016-10-11 | Globalfoundries Inc. | Multi-polygon constraint decomposition techniques for use in double patterning applications |
US9496179B2 (en) | 2014-08-25 | 2016-11-15 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices |
US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9698056B2 (en) | 2015-04-09 | 2017-07-04 | Samsung Electronics., Ltd. | Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same |
US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
KR102321605B1 (ko) | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
KR102514044B1 (ko) | 2016-03-22 | 2023-03-24 | 삼성전자주식회사 | 집적 회로 및 집적 회로의 설계 방법 |
KR102465964B1 (ko) | 2018-05-18 | 2022-11-10 | 삼성전자주식회사 | 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737236A (en) * | 1996-02-08 | 1998-04-07 | Motorola, Inc. | Apparatus and method for the automatic determination of a standard library height within an integrated circuit design |
US7225422B2 (en) * | 2003-06-19 | 2007-05-29 | International Business Machines Corporation | Wire trimmed programmable logic array |
US7117457B2 (en) * | 2003-12-17 | 2006-10-03 | Sequence Design, Inc. | Current scheduling system and method for optimizing multi-threshold CMOS designs |
US7378195B2 (en) * | 2004-06-28 | 2008-05-27 | International Business Machines Corporation | System for coloring a partially colored design in an alternating phase shift mask |
JP2010509783A (ja) * | 2006-11-14 | 2010-03-25 | エヌエックスピー ビー ヴィ | フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法 |
US7810063B1 (en) * | 2007-02-01 | 2010-10-05 | Cadence Design Systems, Inc. | Graphical user interface for prototyping early instance density |
US7735036B2 (en) * | 2007-05-08 | 2010-06-08 | Cadence Design Systems, Inc. | System and method enabling circuit topology recognition with auto-interactive constraint application and smart checking |
US7800409B2 (en) * | 2007-07-30 | 2010-09-21 | Texas Instruments Incorporated | Logic block, a multi-track standard cell library, a method of designing a logic block and an asic employing the logic block |
US7927928B2 (en) * | 2008-01-16 | 2011-04-19 | Cadence Design Systems, Inc. | Spacer double patterning for lithography operations |
US8276109B2 (en) * | 2008-12-23 | 2012-09-25 | Broadcom Corporation | Mixed-height high speed reduced area cell library |
-
2009
- 2009-11-12 US US12/616,970 patent/US8255837B2/en active Active
-
2010
- 2010-01-28 CN CN2010101065560A patent/CN101799623B/zh active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479280A (zh) * | 2010-11-24 | 2012-05-30 | 台湾积体电路制造股份有限公司 | 用于实现符合多重图样化技术的设计布局的方法和装置 |
CN102479280B (zh) * | 2010-11-24 | 2014-04-16 | 台湾积体电路制造股份有限公司 | 用于实现符合多重图样化技术的设计布局的方法和装置 |
CN102542099A (zh) * | 2010-12-22 | 2012-07-04 | 台湾积体电路制造股份有限公司 | 用于多重图案化技术的单元布局 |
CN102542099B (zh) * | 2010-12-22 | 2013-12-25 | 台湾积体电路制造股份有限公司 | 用于多重图案化技术的单元布局 |
CN102682143A (zh) * | 2011-03-11 | 2012-09-19 | 台湾积体电路制造股份有限公司 | 用于单图案化间隔件技术的rc提取 |
CN102682143B (zh) * | 2011-03-11 | 2014-10-15 | 台湾积体电路制造股份有限公司 | 用于单图案化间隔件技术的rc提取 |
TWI672600B (zh) * | 2014-09-18 | 2019-09-21 | 南韓商三星電子股份有限公司 | 設計半導體元件布局的方法以及用於設計半導體元件的布局的基於電腦的系統 |
CN105701268A (zh) * | 2014-10-01 | 2016-06-22 | 三星电子株式会社 | 集成电路以及设计集成电路的布局的方法 |
US10691859B2 (en) | 2014-10-01 | 2020-06-23 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of integrated circuit |
CN106569386A (zh) * | 2015-10-08 | 2017-04-19 | 无锡华润上华科技有限公司 | 光罩及利用所述光罩进行多芯片同时制备的方法 |
CN106569386B (zh) * | 2015-10-08 | 2019-12-10 | 无锡华润上华科技有限公司 | 光罩及利用所述光罩进行多芯片同时制备的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101799623B (zh) | 2012-06-20 |
US20100196803A1 (en) | 2010-08-05 |
US8255837B2 (en) | 2012-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101799623B (zh) | 双图案设计中的单元边界隔离的方法 | |
US7028285B2 (en) | Standard cell design incorporating phase information | |
US8327301B2 (en) | Routing method for double patterning design | |
US7353492B2 (en) | Method of IC fabrication, IC mask fabrication and program product therefor | |
EP1597631B1 (en) | Multiple exposure method for circuit performance improvement and maskset | |
KR100847842B1 (ko) | 반도체 소자의 마스크 제작방법 | |
US8072003B2 (en) | Integrated circuit device and associated layout including two pairs of co-aligned complementary gate electrodes with offset gate contact structures | |
US7687207B2 (en) | System for coloring a partially colored design in an alternating phase shift mask | |
US20060189041A1 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
US20130036397A1 (en) | Standard Cell Placement Technique For Double Patterning Technology | |
JP2005072133A (ja) | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク | |
CN102542099A (zh) | 用于多重图案化技术的单元布局 | |
CN101826453B (zh) | 用于电子束直写光刻的设计方法 | |
US20080107974A1 (en) | Photomask, multiphase exposure method, and method of manufacturing semiconductor device including insulating gate-type transistors | |
US8227869B2 (en) | Performance-aware logic operations for generating masks | |
US20170062582A1 (en) | Dummy gate placement methodology to enhance integrated circuit performance | |
US6841313B2 (en) | Photomask with dies relating to different functionalities | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
US7241558B2 (en) | Multi-layer semiconductor integrated circuits enabling stabilizing photolithography process parameters, the photomask being used, and the manufacturing method thereof | |
US11900041B2 (en) | Via coloring methods and systems | |
Shauly | Layout Design Rules: Definition, Setting, and Scaling | |
TW202310073A (zh) | 積體電路 | |
Pramanik et al. | Assessing technology options for 65-nm logic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |