CN102542099B - 用于多重图案化技术的单元布局 - Google Patents

用于多重图案化技术的单元布局 Download PDF

Info

Publication number
CN102542099B
CN102542099B CN201110419100.4A CN201110419100A CN102542099B CN 102542099 B CN102542099 B CN 102542099B CN 201110419100 A CN201110419100 A CN 201110419100A CN 102542099 B CN102542099 B CN 102542099B
Authority
CN
China
Prior art keywords
mask
area
unit
pattern
borderline region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110419100.4A
Other languages
English (en)
Other versions
CN102542099A (zh
Inventor
陈皇宇
侯元德
谢艮轩
刘如淦
鲁立忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102542099A publication Critical patent/CN102542099A/zh
Application granted granted Critical
Publication of CN102542099B publication Critical patent/CN102542099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种用于多重图案化技术的单元布局的系统和方法。把将要进行图案化的区域划分为对应于各个掩模的交替区域。在布局工艺期间，位于沿着单元的边界的位置上的区域被限制为具有与边界区域相关联的掩模中的图案。当布置时，将单个单元布置为使得邻接的单元交替了分配到各个掩模的区域。以这种方式，当设计每个单个单元，使得一个单元的掩模图案太靠近邻近单元的掩模图案时，设计人员会得知。

Description

用于多重图案化技术的单元布局
技术领域
本发明涉及集成电路领域，更具体地，涉及用于多重图案化技术的单元布局。
背景技术
在光刻系统中，为了获得良好、高密度、高分辨率的图案，需要达到高分辨率。在集成电路(IC)工业中应用的光刻系统中，为了将电子器件图案化，要将光投射到光刻胶上。光刻系统的分辨率的显著改变对于高密度和高速度半导体IC芯片来说的制造来说是最重要的推动因素之一。
通常，除了其他方面之外，光刻系统的分辨率取决于光的波长。波长从汞G-线(436nm)逐渐降低到ArF准分子激光器线(193nm)，并且进一步降低到157nm，并且可能降低到超紫外线辐射(EUV)波长中。诸如相移掩模、离轴照明、浸入式光刻等等的其他技术进一步导致了波长的降低。然而，这些分辨率的改进技术会受到物理上的和技术上的限制。
为了推动光刻限制进一步形成甚至更小的、封装得更密集的器件，需要发展出多重图案化技术(MPT)技术。多重图案化技术将布局图案分解为子图案，然后使用两个或者多个掩模印刷每个子图案。然而，对于标准单元设计人员和布置EDA(电子设计自动化)工具来说，这些子图案之间的相互影响可能会产生单元邻接问题。例如，当两个子图案在沿着单元边界的位置上有部分对象分配到同一掩模时，可能会产生单元邻接问题，从而，当单元相互邻近设置时，该部分对象相互之间靠得太近而难以通过单个掩模将该部分对象充分限定。
之前对于减轻或者解决多重图案化技术的单元邻接问题的尝试包括将较大缓冲区域包含在标准单元边界中，或者将单元邻接限制件强加到布置工具。在标准单元边界内插入较大的缓冲区可能会导致面积损失(areapenalty)，而在布置工具中施加复杂的单元邻接限制件可能会导致质量降低，比如使得时序优化无效和使用率(面积损失)较低。
发明内容
为解决上述问题，本发明提供了一种方法，包括：将布置区域中的多个区域标记为第一区域或者第二区域，布置区域具有多个单元；分析单元的子图案的类型，通过第一掩模和第二掩模限定子图案；将第一区域与第一掩模相关联，将第二区域与第二掩模相关联；以及判断单元的边界区域是否包含通过与边界区域不相关联的掩模限定出的图案，相邻单元的边界区域是相交替的。
其中，标记包括：将一个或者多个区域标记为第三区域。
其中，第一区域的宽度和第二区域的宽度取决于聚合物间距。
其中，分配给第一区域和第二区域不同的颜色。
该方法进一步包括：当判断出边界区域包含有通过与边界区域不相关联的掩模限定出的图案，则修改单元的子图案。
其中，修改包括修改掩模。
其中，任何一个单元均可具有与相同掩模相关联的相邻区域。
此外，本发明还提供了一种方法，包括：接收多个单元定义，每个单元定义均包括边界区域的标记，每个边界区域标记了多个掩模中的一个，每个单元定义均进一步包括单元布局；以及将第一单元置于邻近第二单元的位置，从而使得第一单元的边界区域的类型与第二单元的边界区域的类型不同。
其中，边界区域的宽度基于聚合物间距。
其中，将特有的区域标识分配给多个掩模中的一个。
其中，特有的区域标识是颜色。
其中，边界区域包括第一边界区域，并且进一步包括判断第一边界区域是否包含有与第一边界区域不相关联的掩模。
其中，当确定出第一边界区域包含有与第一边界区域不相关联的掩模时，修改单元布局。
其中，修改包括修改掩模。
其中，修改包括增大单元的尺寸。
其中，第一单元与相邻单元类型相同。
此外，本发明提供了一种计算机程序产品，计算机程序产品具有其上嵌入有计算机程序的非瞬时性、计算机可读介质，计算机程序包括：用于接收布置区域的计算机程序代码，布置区域具有多个单元；用于标记布置区域中的多个区域的计算机程序代码，多个区域被分为多种区域类型；用于标记其中设置有区域单元图案的计算机程序代码；以及用于将单元图案置于布置区域中从而使得相邻元件的边界区域不同的计算机程序代码。
其中，区域的类型被可视地标记在显示器上。
其中，区域的类型通过不同颜色被可视地标记出。
其中，第一单元图案包括类型相同的相邻区域。
附图说明
为了全面理解本公开及其优点，现在结合附图进行以下描述作为参考，其中：
图1-图4示出了根据实施例的单元布局工艺的步骤；
图5示出了根据另一实施例的单元布置方式；
图6是示出了根据实施例的单元布局工艺的工艺流程图；以及
图7是根据实施例的工艺系统的结构图。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
图1-图4示出了根据实施例的单元布置的工艺。首先参考图1，示出了布局有各个单元的布置区域100。该单元(在下文中参考图2-图4进行了描述)可以代表电路、导线、通孔等等需要进行图案化的任何功能性模块，并且可以位于衬底(例如，多晶硅层)上或者金属化层上。例如，该单元可以代表与存储单元、读出放大器、电源电路等等相关的电路和/或导线。应该注意，布置区域100可以包括一个或者多个预先限定的元件，比如Vdd线102和Vss线104。
图2示出了根据实施例的在分配了交替区域210a(通过白色区域示出)和210b(通过阴影区域示出)之后的布置区域100。通常，布置区域100被划分为多个交替区域，其中，不同区域的数量对应于掩模的数量。例如，图2示出了分配有以交替方式布置的区域210a和210b的布置区域100。区域210a对应于第一掩模，区域210b对应于第二掩模。每个区域的宽度使得相同类型的在随后的区域(例如，两个随后形成的区域210b)中设置的独立部件不会靠得太近而使得两个部件可能无法被足够精确地图案化。每个区域的宽度均可以基于，例如，器件的聚合物间距(poly pitch，聚合物的宽度+相邻聚合物部件之间的空间)。然而，在其他实施例中，每个区域的宽度均可以基于限制了光刻系统的临界尺寸、最小间距等等。为了方便，可以将不同的颜色、阴影等等分配给交替区域，从而在布局工艺实施期间提供直观辅助(visual aid)。例如，实施例可以利用电子设备，例如，EDA工具，该工具可以将交替区域设置为不同的颜色，从而在视觉上辅助了单元的设计和布置协同设计中的设计人员。
图3示出了根据本发明的实施例的单元C1和单元C2的布局。单元C1和单元C2都包括分配到第一掩模(如实心黑色形状所示的形状)的图案和分配到第二掩模(如实心白色形状所示的形状)的图案。在布局工艺期间，单元C1和单元C2的长度都确定了每个单元所需要的交替区域的数量。然后，将单元C1和单元C2设置在使得边界区域(例如，位于单元的端部上的区域)包括与对应掩模相关的图案的位置上。
例如，在图3中所示的实施例中，区域210a与第一掩模相关，区域210b与第二掩模相关。单元C1包括部分320，该部分是第一掩模的一部分，该单元C1还包括部分322，该部分是第二掩模的一部分。将单元C1设计为使得边界区域只包括与对应于区域的掩模相关的图案。在该实例中，边界区域是210a，对应于第一掩模。因此，边界区域210a只能够包括由第一掩模限定出的图案。
类似地，单元C2的边界区域是沿着左边界的区域210b和沿着右边界的区域210a。因为区域210b与第二掩模相关，所以在最左边界区域210b中只能够存在由第二掩模限定的图案。最右边界区域210a与第一掩模相关，因此，在最右边界区域中只能够存在由第一掩模限定的图案。
图4示出了根据实施例的单元C1和C2的布置方式。一旦进行了设计，就要将单元放置为使得边界单元在区域210a和210b之间交替。例如，单元C1的最右边界区域是区域210a，单元C2的最左边界区域是区域210b。当单元C1位于邻近单元C2的位置上时，设计人员可以确定，在单元C1中限定了形状的图案将不会受到在限定了单元C2中的形状的图案的影响，不管哪个掩模用于限定各个图案，并且不需要沿着边界插入不必要的缓冲区域。
图5示出了根据另一实施例的单元布置区域500，其中，相似的参考标号表示了相似的元件。在该实施例中，当元件布置区域500被划分为对应于不同掩模的不同区域时，区域的布置方式没有以一个接一个(one-and-one)的方式交替。相反，如图5中所示，对应于第一掩模的区域510a和对应于第二掩模的510b相交替，从而使得两个布置510a彼此相邻设置，后面接着区域510b。以这种方式，该图案为区域510a-区域510a-区域510b的重复图案。
在该实施例中，单元之间的边界区域交替。例如，如图5中所示，沿着单元C1-单元C2边界的单元C1的边界区域是区域510b，沿着单元C1-单元C2边界的单元C2的边界区域是区域510b。通过保持沿着单元边界的交替区域，设计人员可以确定，单元C1中的形状将不会影响到单元C2的形状。
上述实例以单个方向(例如，沿着水平方向)使交替区域定向。在其他实施例中，可以沿着附加轴提供布置方式，比如沿着垂直方向。在该实例中，器件区域100可以被划分成垂直区域，从而辅助沿着水平方向的单元布局，器件区域100可以被划分成水平区域，从而辅助沿着垂直方向的单元布局。
图6是总结了根据实施例所实施的工艺的流程图。该工艺开始于步骤602，在该步骤中，将布置区域(例如，图1中的布置区域100)划分为多个区域，其中，不同类型的区域的数量对应于光刻工艺中所使用的掩模的数量。在步骤604中，将不同类型的区域分配到掩模之一。例如，参考图2，可以将区域210a分配到第一掩模，将区域210b分配到第二掩模。当使用诸如EDA工具的电力工具时，可以期望使用不同的颜色或者其他视觉标记来识别不同区域。
在通过虚线矩形指示出的步骤606中，实施了单元和布置协同设计工艺。通过分析单元边界中的子图案的类型，单元设计人员可以确定出单元边界将设置为哪种区域颜色。根据步骤604中所实施的区域-掩模分配，只要沿着单元边界保持交替的区域图案，单元设计人员就可以相信该单元周围的子图案不会与现有单元相冲突，从而不仅在相同掩模中的图案之间保持了足够的缓冲，还可以在不同的单元中节省了单元面积。在一些实施例中，如图5中所描述的，可以包括将相同类型的区域相邻设置。
然而，在一些情况下，可以期望重新设计工艺能够将边界区域与对应掩模充分匹配。该重新设计工艺可以包括，例如，将图案重新分配至不同的掩模级别，修改图案的位置，为增大单元长度而增加缓冲区域以及改变边界区域的类型等等。
单元和布置协同设计工艺可以是反复进行的工艺。例如，如步骤608所示，协同设计步骤606可以开始于单元布局工艺，其中，该单元图案与区域相配合。在步骤610中，可以确定单元布局是否与可选区域正确配合。如果没有，则如步骤612所示，可以如上所述调整该单元。然后，该工艺可以回到步骤608，从而重复该单元布局步骤。
接下来，在步骤614中，设置或者布置单元，从而建立掩模级布局，进而将邻近单元保持为交替区域。
应注意，除非另有说明，本文中所描述的所有功能都可以通过硬件或者软件、或者上述的组合、有人工参与的过程或者没有人工参与的过程实现。然而，在实施例中，除非另有说明，通过诸如计算机或者电子数据处理器的处理器实现上述功能，比如参考图6而进行了以下描述，根据诸如计算机程序代码、软件、和/或通过编码而实现上述功能的集成电路。
现在参考图7，可以根据实施例使用处理系统700的结构图来实施一个或者多个上述工艺。处理系统700可以包括装配有一个或者多个输入/输出器件712(比如，鼠标、键盘、打印机等等)以及显示器716的处理单元710。该处理单元710可以包括中央处理器(CPU)720、存储器722、大规模存储设备724、视频适配器726、以及连接到总线730的I/O接口728。
总线730可以是一个或者多个任何类型的若干总线结构，该总线结构包括存储总线或者存储控制器、外围总线、视频总线等等。CPU 720可以包括任何类型的电子数据处理器。存储器722可以包括任何类型的系统存储器，比如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、只读存储器(ROM)、上述的组合等等。在实施例中，存储器722可以包括在启动中使用的ROM、以及在执行程序过程中使用的存储数据的DRAM。
大规模存储设备724可以包括被配置为存储数据、程序、和其他信息、并且使得该数据、程序、和其他信息能够通过总线730而被访问的任何类型的存储设备。该大规模存储设备724可以包括，例如，一个或者多个硬盘驱动器、磁盘驱动器、光盘驱动器等等。
视频适配器726和I/O接口628提供了将外部输入设备和输出设备连接到处理单元610的接口。如图7所示，输入设备和输出设备的实例包括连接到视频适配器626的显示器716和连接到I/O接口728的鼠标/键盘/打印机712。可以将其他设备连接到处理单元710，并且可以使用更多的接口卡或者更少的接口卡。例如，可以使用串行接口卡(未示出)来提供用于打印机的串行接口。
优选地，处理单元710还包括网络接口640，该网络接口可以是有线链路，比如以太网电缆等等，和/或无线链路。网络接口740使得处理单元710能够通过网络与远程单元相通信。在实施例中，处理单元710连接到局域网或者广域网，从而为诸如其他处理单元、因特网、远程存储设备等等的远程设备提供通信。
应该注意，处理系统700可以包括其他元件。例如，处理系统700可以包括电源、电缆、主板、可移动存储介质、外壳等等。尽管没有示出，但是这些其他元件都可以被认为是处理系统700的一部分。
根据一个实施例，一种方法，包括：将布置区域中的多个区域标记为第一区域或者第二区域，布置区域具有多个单元；分析单元的子图案的类型，通过第一掩模和第二掩模限定子图案；将第一区域与第一掩模相关联，将第二区域与第二掩模相关联；以及判断单元的边界区域是否包含通过与边界区域不相关联的掩模限定出的图案，相邻单元的边界区域是相交替的。
根据另一个实施例，一种方法，包括：接收多个单元定义，每个单元定义均包括边界区域的标记，每个边界区域标记了多个掩模中的一个，每个单元定义均进一步包括单元布局；以及将第一单元置于邻近第二单元的位置，从而使得第一单元的边界区域与第二单元的边界区域的类型不同。
根据又一个实施例，提供了一种计算机程序产品，该计算机程序产品具有其上嵌入有计算机程序的非暂时性、计算机可读介质，该计算机程序包括：用于接收布置区域的计算机程序代码，布置区域具有多个单元；用于标记布置区域中的多个区域的计算机程序代码，多个区域被分为多种区域类型；用于标记其中设置有区域单元图案的计算机程序代码；以及用于将单元图案置于布置区域中从而使得相邻元件的边界区域不同的计算机程序代码。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。
此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (15)

1.一种形成集成电路的单元布局的方法，包括：
将布置区域中的多个区域标记为第一区域和第二区域，所述布置区域具有多个单元，其中，每个单元包括一个或多个所述第一区域和一个或多个所述第二区域；
分析单元的子图案的类型，通过第一掩模和第二掩模限定所述子图案，其中，所述子图案包括所述第一掩模限定出的图案和所述第二掩模限定出的图案；
将所述第一区域与所述第一掩模相关联，将所述第二区域与所述第二掩模相关联；以及
判断所述单元的边界区域是否包含通过与所述边界区域不相关联的掩模限定出的图案，相邻单元的所述边界区域是相交替的。
2.根据权利要求1所述的方法，其中，所述多个区域中的每一个都为聚合物部件，所述第一区域的宽度和所述第二区域的宽度取决于聚合物间距，并且所述聚合物间距等于聚合物部件的宽度和相邻聚合物部件之间的空间。
3.根据权利要求1所述的方法，其中，分配给所述第一区域和所述第二区域不同的颜色。
4.根据权利要求1所述的方法，进一步包括：当判断出所述边界区域包含有通过与所述边界区域不相关联的掩模限定出的图案，则修改所述单元的所述子图案。
5.根据权利要求4所述的方法，其中，所述修改包括修改所述掩模。
6.根据权利要求1所述的方法，其中，任何一个单元均可具有与相同掩模相关联的相邻区域。
7.一种形成集成电路的单元布局的方法，包括：
接收多个由多个区域组成的单元定义，每个所述单元定义均包括所述多个区域中的边界区域的标记，每个所述边界区域标记了多个区域类型中的一个，每个所述单元定义均进一步包括单元布局其中，所述单元布局包括通过第一掩模限定出的图案和通过第二掩模限定出的图案，所述第一掩模和所述第二掩模分别与具有不同区域类型的区域相关联；以及
将第一单元置于邻近第二单元的位置，从而使得所述第一单元的边界区域的区域类型与所述第二单元的边界区域的区域类型不同。
8.根据权利要求7所述的方法，其中，所述多个区域中的每个都为聚合物部件，并且所述边界区域的宽度基于聚合物间距，所述聚合物间距等于聚合物部件的宽度和相邻聚合物部件之间的空间。
9.根据权利要求7所述的方法，其中，为所述多个区域中的每一个分配特定的区域标识。
10.根据权利要求9所述的方法，其中，所述特定的区域标识是颜色。
11.根据权利要求7所述的方法，其中，所述边界区域包括第一边界区域，并且进一步包括判断第一边界区域是否包含有与所述第一边界区域不相关联的掩模。
12.根据权利要求11所述的方法，其中，当确定出所述第一边界区域包含有与所述第一边界区域不相关联的掩模时，修改所述单元布局。
13.根据权利要求12所述的方法，其中，所述修改包括修改所述掩模。
14.根据权利要求12所述的方法，其中，所述修改包括增大所述单元的尺寸。
15.根据权利要求7所述的方法，其中，所述第一单元与相邻单元类型相同。
CN201110419100.4A 2010-12-22 2011-12-14 用于多重图案化技术的单元布局 Active CN102542099B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061426270P 2010-12-22 2010-12-22
US61/426,270 2010-12-22
US13/084,255 2011-04-11
US13/084,255 US8584052B2 (en) 2010-12-22 2011-04-11 Cell layout for multiple patterning technology

Publications (2)

Publication Number Publication Date
CN102542099A CN102542099A (zh) 2012-07-04
CN102542099B true CN102542099B (zh) 2013-12-25

Family

ID=46318605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110419100.4A Active CN102542099B (zh) 2010-12-22 2011-12-14 用于多重图案化技术的单元布局

Country Status (3)

Country Link
US (1) US8584052B2 (zh)
KR (1) KR101301876B1 (zh)
CN (1) CN102542099B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117149B2 (en) 2011-10-07 2015-08-25 Industrial Technology Research Institute Optical registration carrier
US9563731B2 (en) * 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments
CN104134657B (zh) * 2013-05-02 2018-01-26 台湾积体电路制造股份有限公司 单元高度为标称最小间距的非整数倍的标准单元
KR102055206B1 (ko) 2013-07-08 2019-12-12 삼성전자주식회사 레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법
US9710588B2 (en) * 2014-08-05 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating modified layout for RC extraction
US9496179B2 (en) 2014-08-25 2016-11-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices
KR102397391B1 (ko) * 2014-10-01 2022-05-12 삼성전자주식회사 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
US9934347B2 (en) 2014-10-01 2018-04-03 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout of integrated circuit
EP3023935B1 (en) * 2014-11-18 2019-02-27 Dassault Systèmes Partitioning an image
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US9773772B2 (en) 2015-04-09 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9698056B2 (en) 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US9690896B2 (en) 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
US10162928B2 (en) 2015-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing a semiconductor device, system for implementing the method and standard cell
US9886544B2 (en) 2016-02-23 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout checking system and method
US9971863B2 (en) 2016-03-01 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Rule checking for multiple patterning technology
KR102514044B1 (ko) 2016-03-22 2023-03-24 삼성전자주식회사 집적 회로 및 집적 회로의 설계 방법
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
US11062073B2 (en) * 2016-12-23 2021-07-13 Google Llc Integrated circuit design system and method
US10579771B2 (en) 2017-06-14 2020-03-03 Samsung Electronics Co., Ltd. Integrated circuit including standard cells overlapping each other and method of generating layout of the integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101799623A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 双图案设计中的单元边界隔离的方法
CN101910940A (zh) * 2008-01-16 2010-12-08 益华公司 用于光刻操作的间隔件双重图案化

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798541A (en) 1994-12-02 1998-08-25 Intel Corporation Standard semiconductor cell with contoured cell boundary to increase device density
US6924071B1 (en) * 2000-11-28 2005-08-02 Toppan Photomasks, Inc. Photomask and method for reducing exposure times of high density patterns on the same
US7378195B2 (en) * 2004-06-28 2008-05-27 International Business Machines Corporation System for coloring a partially colored design in an alternating phase shift mask
US7873929B2 (en) * 2006-08-14 2011-01-18 The Regents Of The University Of California Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction
US7709300B2 (en) * 2006-10-06 2010-05-04 International Business Machines Corporation Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
US8667443B2 (en) * 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8136072B2 (en) 2008-11-03 2012-03-13 Arm Limited Standard cell placement
US8281262B2 (en) * 2008-12-30 2012-10-02 Texas Instruments Incorporated Partitioning features of a single IC layer onto multiple photolithographic masks
US8327301B2 (en) * 2009-02-03 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Routing method for double patterning design
US8631366B2 (en) 2009-04-30 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using DFM-enhanced architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101910940A (zh) * 2008-01-16 2010-12-08 益华公司 用于光刻操作的间隔件双重图案化
CN101799623A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 双图案设计中的单元边界隔离的方法

Also Published As

Publication number Publication date
KR20120071302A (ko) 2012-07-02
CN102542099A (zh) 2012-07-04
US8584052B2 (en) 2013-11-12
KR101301876B1 (ko) 2013-08-29
US20120167021A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102542099B (zh) 用于多重图案化技术的单元布局
EP1597631B1 (en) Multiple exposure method for circuit performance improvement and maskset
US7353492B2 (en) Method of IC fabrication, IC mask fabrication and program product therefor
CN104885193B (zh) 用于双图案微影术的金属密度分布
CN103311102B (zh) 制作与双重图案化技术兼容的转折布局绕线的方法
US8015511B2 (en) Adjustment of mask shapes for improving printability of dense integrated circuit layout
US7028285B2 (en) Standard cell design incorporating phase information
US8709684B2 (en) Automatic misalignment balancing scheme for multi-patterning technology
US7194725B1 (en) System and method for design rule creation and selection
US20030152843A1 (en) Resolution enhancing technology using phase assignment bridges
US8438506B2 (en) Method and system for implementing controlled breaks between features using sub-resolution assist features
CN110880181A (zh) 版图图案的分割方法、光学邻近修正方法和半导体器件制造方法
CN104765900A (zh) 无多图案化冲突的集成电路设计
CN102117010B (zh) 一种光学邻近修正方法
US20180164695A1 (en) Multiple patterning decomposition and manufacturing methods for ic
CN102664142B (zh) 对现有版图填充冗余多晶硅条阵列的插入方法
US7721248B2 (en) Circuit element function matching despite auto-generated dummy shapes
US10083833B1 (en) Integration fill technique
US7275225B2 (en) Correcting design data for manufacture
US8875063B2 (en) Mask layout formation
CN104007607A (zh) 产生方法和信息处理装置
CN111830797B (zh) Opc监控图形生成方法及其生成模块
US11900041B2 (en) Via coloring methods and systems
CN115373213A (zh) 改善光罩辅助图形extra printing的方法
CN105893644A (zh) 一种电子束和双重图案混合光刻工艺版图图案分解方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant