KR101301876B1 - 멀티 패터닝 기술을 위한 셀 레이아웃 - Google Patents

멀티 패터닝 기술을 위한 셀 레이아웃 Download PDF

Info

Publication number
KR101301876B1
KR101301876B1 KR1020110074246A KR20110074246A KR101301876B1 KR 101301876 B1 KR101301876 B1 KR 101301876B1 KR 1020110074246 A KR1020110074246 A KR 1020110074246A KR 20110074246 A KR20110074246 A KR 20110074246A KR 101301876 B1 KR101301876 B1 KR 101301876B1
Authority
KR
South Korea
Prior art keywords
site
cell
sites
mask
boundary
Prior art date
Application number
KR1020110074246A
Other languages
English (en)
Other versions
KR20120071302A (ko
Inventor
후앙-유 첸
위안-테 호우
켄-시엔 시에
루-건 리우
리-청 루
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20120071302A publication Critical patent/KR20120071302A/ko
Application granted granted Critical
Publication of KR101301876B1 publication Critical patent/KR101301876B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

멀티 패터닝 기술을 위한 셀 레이아웃을 제공하는 시스템 및 방법이 제공된다. 패터닝된 영역은 다양한 마스크에 대응하는 교번하는 사이트로 분할된다. 레이아웃 프로세스 동안, 셀의 바운더리를 따라 위치된 사이트는 바운더리 사이트와 연관된 마스크에서의 패턴을 갖도록 제한된다. 배치 시에, 개개의 셀은 연결 셀들이 다양한 마스크에 할당된 사이트를 교번하도록 배열된다. 이러한 방식으로, 설계자는 각각의 개별 셀을 설계할 때에 하나의 셀에 대한 마스크 패턴이 연결 셀에 대한 마스크 패턴에 너무 근접하게 되는 것을 알 수 있게 된다.

Description

멀티 패터닝 기술을 위한 셀 레이아웃{CELL LAYOUT FOR MULTIPLE PATTERNING TECHNOLOGY}
본 출원은 "Cell Layout for Multiple Patterning Technology"를 발명의 명칭으로 하여 2010년 12월 22일자로 출원된 미국 가특허 출원 번호 61/426,270의 이점을 주장하며, 이 특허 출원은 본 명세서에 발명의 일부로서 원용되어 있다.
본 발명은 멀티 패터닝 기술을 위한 셀 레이아웃에 관한 것이다.
포토리소그래피 시스템에서는 미세한 고밀도 고분해능 패턴을 분해(resolve)하기 위해 고분해능을 달성할 필요가 있다. 집적회로(IC) 산업에서 채용되는 포토리소그래피 시스템에서는 전자 소자를 패터닝하기 위한 목적으로 레지스트 상에 광을 투영한다. 포토리소그래피 시스템의 분해능의 현저한 향상은 고밀도 및 고속 반도체 IC 칩의 제조를 가능하게 하는 가장 중요한 요소 중의 하나이다.
일반적으로, 포토리소그래피 시스템의 분해능은 다른 것들 중에서도 광의 파장에 좌우된다. 이 파장은 머큐리 G-라인(436 ㎚)으로부터 ArF 엑시머 레이저 라인(193 ㎚)으로, 그리고 추가로 157 ㎚ 및 가능하게는 극자외(extreme-ultraviolet, EUV) 파장으로 점차적으로 감소되고 있다. 위상 반전 마스크(phase-shifting masks), 오프축 조명(off-axis illumination), 액침 리소그래피(immersion lithography) 등과 같은 다른 기술에 의해 파장을 추가로 감소시키고 있다. 그러나, 분해능을 향상시키는 이러한 기술은 물리적 및 기술적 한계에 도달하고 있는 중이다.
리소그래피 한계를 넘어서고 더 소형의 더욱 조밀하게 패키징된 소자를 제조하기 위해, 멀티 패터닝 기술(MPT; multiple patterning technology)이 개발되고 있다. 멀티 패터닝 기술은 레이아웃 패턴을 서브 패턴(sub-pattern)으로 분할하고, 그리고나서 2개 이상의 마스크를 이용하여 각각의 서브 패턴을 프린트한다. 그러나, 이들 서브 패턴 간의 상호작용은 표준 셀 디자이너 및 플레이스먼트 EDA 툴(standard cell designer and placement EDA(Electronic Design Automation) tools)에 대해서는 셀이 서로 맞닿는 문제점(cell abutting problem)을 야기한다. 셀이 맞닿는 문제점은, 예컨대 2개의 서브 패턴이 셀 바운더리(boundary)를 따라 동일 마스크에 할당된 오브젝트를 가져, 셀들이 서로에 대해 바로 그 다음에 위치될 때에, 오브젝트가 단일 마스크에 의해 적합하게 형성될 오브젝트에 대해 서로 너무 근접할 때에 발생할 수 있다.
멀티 패터닝 기술의 셀 맞닿음 문제점을 감소시키거나 해소하기 위한 이전의 시도는 표준 셀 바운더리에 커다란 버퍼 영역을 포함시키거나 또는 플레이스먼트 툴에 셀 맞닿음 제약을 두는 것을 포함한다. 표준 셀 바운더리에 커다란 버퍼 영역을 삽입하는 것은 면적 손실의 단점이 있는 한편, 플레이스먼트 툴에 복잡한 셀 맞닿음 제약을 두는 것은 비효율적인 타이밍 최적화 및 낮은 이용률(면적 손실)과 같은 품질 저하의 단점이 있다.
멀티 패터닝 기술을 위한 셀 레이아웃을 제공하는 시스템 및 방법이 제공된다. 패터닝된 영역은 다양한 마스크에 대응하는 교번하는 사이트(alternating sites)로 분할된다. 레이아웃 프로세스 동안, 셀의 바운더리를 따라 위치된 사이트는 바운더리 사이트와 연관된 마스크에서의 패턴을 갖도록 제한된다. 배치 시에, 개개의 셀은 연결 셀들이 다양한 마스크에 할당된 사이트를 교번하도록 배열된다. 이러한 방식으로, 설계자는 각각의 개별 셀을 설계할 때에 하나의 셀에 대한 마스크 패턴이 연결 셀에 대한 마스크 패턴에 너무 근접하게 되는 것을 알 수 있게 된다.
본 발명에 따르면 멀티 패터닝 기술을 위한 셀 레이아웃을 제공할 수 있다.
본 발명의 실시예 및 그 장점을 더욱 완벽하게 이해하기 위해 이하의 상세한 설명에서는 아래의 첨부 도면을 참조하여 설명이 이루어진다.
도 1 내지 도 4는 본 발명의 실시예에 따른 셀 레이아웃 프로세스의 단계를 예시하는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 셀 배치를 예시하는 도면이다.
도 6은 본 발명의 실시예에 따른 셀 레이아웃 프로세스를 예시하는 공정 흐름도이다.
도 7은 본 발명의 실시예에 따른 처리 시스템의 블록도이다.
이하에서는 바람직한 실시예에 대한 구성 및 이용에 대해 상세하게 설명한다. 그러나, 본 발명은 매우 다양한 특정의 문맥으로 구체화될 수 있는 다수의 응용 가능한 진보적인 개념을 제공한다. 여기서 논의되는 특정의 실시예는 단지 본 발명을 구성하고 이용하기 위한 특정의 방법을 예시하기 위한 것이며, 본 발명의 범위를 제한하지는 않는다.
도 1 내지 도 4는 본 발명의 실시예에 따른 셀 배치의 프로세스를 예시한다. 먼저 도 1을 참조하면, 다양한 셀로 레이아웃될 배치 영역(100)이 도시되어 있다. 셀(도 2 내지 도 4를 참조하여 아래에 설명됨)은 패터닝을 요구하는 회로, 라인, 비아 등의 임의의 기능 블록을 제공할 수 있으며, 기판(예컨대, 폴리층) 또는 금속화층 상에 위치될 수 있다. 예컨대, 셀은 메모리 셀, 감지 증폭기, 전원 회로 등과 연관된 회로 및/또는 라인을 제공할 수 있다. 배치 영역(100)은 Vdd 라인(102) 및 Vss 라인(104)과 같은 하나 이상의 사전에 정해지는 요소를 포함할 수 있다는 것에 유의하여야 한다.
도 2는 본 발명의 실시예에 따른, 교번 사이트(alternating sites) 210a(흰색 사이트로 표시됨)와 210b(음영 사이트로 표시됨)의 할당 후의 배치 영역(100)을 예시하고 있다. 일반적으로, 배치 영역(100)은 복수의 교번 사이트로 분할되며, 상이한 사이트의 개수는 마스크의 개수에 대응한다. 예컨대, 도 2는 교번 방식으로 배열된 배치 영역(100) 할당 사이트(210a, 210b)를 예시하고 있다. 사이트(210a)는 제1 마스크에 대응하고, 사이트(210b)는 제2 마스크에 대응한다. 각각의 사이트의 폭은, 동일한 타입의 후속 사이트(예컨대, 2개의 후속 사이트 210b)에 위치된 별도의 특징부가 충분한 정확도로 패터닝되지 않을 수도 있을 정도로 서로 너무 근접하게 되지 않도록 된다. 각각의 사이트의 폭은 예컨대 소자의 폴리 피치(poly pitch)(폴리 + 인접한 폴리 특징부 간의 간격)에 좌우될 수도 있다. 그러나, 다른 실시예에서, 각각의 사이트의 폭은 CD(critical dimension), 리소그래피 장치의 한계치에서 주어지는 최소 간격 등에 좌우될 수 있다. 편의를 위해, 교번 사이트는 레이아웃 프로세스 동안의 시각적인 도움을 위해 상이한 색상, 음영 등이 할당될 수도 있다. 예컨대, 실시예는 예컨대 EDA 툴과 같은 전자 유틸리티를 이용할 수도 있으며, 이 툴은 셀의 설계 및 배치 공동 설계(placement co-design)에서 설계자에게 시각적으로 도움을 주기 위해 교번 사이트를 상이한 색상으로 표시할 수도 있다.
도 3은 본 발명의 실시예에 따른 셀(C1, C2)의 레이아웃을 예시하고 있다. 각각의 셀(C1, C2)은 제1 마스크에 할당된 패턴(굵은 흑색 형상으로 예시된 형상) 및 제2 마스크에 할당된 패턴(굵은 백색 형상으로 예시된 형상)을 포함한다. 레이아웃 프로세스 동안, 각각의 셀(C1, C2)의 길이는 각각의 셀에 대해 요구되는 교번 사이트의 개수를 결정한다. 그러므로, 셀(C1, C2)은 바운더리 사이트(예컨대, 셀의 끝에 위치된 사이트)가 대응하는 마스크와 관련된 패턴을 포함하도록 위치된다.
예컨대, 도 3에 예시된 실시예에서, 사이트 210a는 제1 마스크와 연관되며, 사이트 210b는 제2 마스크와 연관된다. C1 셀은 제1 마스크의 일부가 되는 부분(320)을 포함하고, 또한 제2 마스크의 일부가 되는 부분(322)을 포함한다. C1 셀은 바운더리 사이트가 그 사이트에 대응하는 마스크에 관련된 패턴만을 포함하도록 설계된다. 이 예에서, 바운더리 사이트는 210a이며, 이 사이트는 제1 마스크에 대응한다. 그에 따라, 바운더리 사이트 210a는 제1 마스크에 의해 형성된 패턴만을 포함하도록 허용된다.
유사하게, C2 셀의 바운더리 사이트는 좌측 바운더리를 따라서는 사이트 210b이고, 우측 바운더리를 따라서는 210a이다. 사이트 210b가 제2 마스크에 연관되기 때문에, 제2 마스크에 의해 형성된 패턴만이 가장 좌측의 바운더리 사이트 210b 내에 허용된다. 가장 우측의 바운더리 사이트 210a는 제1 마스크에 연관되므로, 제1 마스크에 의해 형성된 패턴만이 가장 우측의 바운더리 사이트 내에 허용된다.
도 4는 본 발명의 실시예에 따른 셀(C1, C2)의 배치를 예시하고 있다. 설계되면, 셀은 바운더리 셀이 사이트 210a와 210b 사이에서 교번하도록 배치된다. 예컨대, C1 셀의 가장 우측의 바운더리 사이트는 사이트 210a이고, C2 셀의 가장 좌측의 바운더리 사이트는 사이트 210b이다. C1 셀이 C2 셀에 인접하여 위치될 때, 설계자는, 다양한 형상을 형성하기 위해 어느 마스크를 사용할지에 상관 없이 그리고 바운더리를 따라 불필요한 버퍼 영역을 삽입할 필요 없이, C1 셀에서의 형상을 형성하는 패턴이 C2 셀에서 형상을 형성하는 패턴과 간섭하지 않도록 한다.
도 5는 본 발명의 다른 실시예에 따른 셀 배치 영역(500)을 도시하고 있으며, 동일한 구성요소에는 동일한 도면부호가 부여되어 있다. 본 실시예에서는, 셀 배치 영역(500)이 상이한 마스크에 대응하는 상이한 사이트로 분할되어 있지만, 사이트의 배치는 일대일 방식(one-and-one manner)으로 교번하지 않는다. 그보다는, 도 5에 예시된 바와 같이, 제1 마스크에 대응하는 사이트 510a와 제2 마스크에 대응하는 사이트 510b는, 2개의 사이트 510a가 서로 인접하여 배치되고 그 다음에 사이트 510b가 후속하는 방식으로 교번한다. 이 방식에서, 패턴은 사이트 510a-사이트 510a-사이트 510b의 반복 패턴이다.
본 실시예에서, 셀 사이의 바운더리 사이트가 교번한다. 예컨대, 도 5에 예시된 바와 같이, C1 셀 - C2 셀 경계를 따르는 C1 셀의 바운더리 사이트는 사이트 510b이고, C1 셀 - C2 셀 경계를 따르는 C2 셀의 바운더리 사이트는 사이트 510a이다. 셀 바운더리를 따르는 교번 사이트를 유지함으로써, 설계자는 C1 셀에서의 형상이 C2 셀에서의 형상과 간섭하지 않도록 한다.
전술한 예는 단일 방향에서의, 예컨대 수평 방향을 따르는 교번 사이트에 관한 것이다. 다른 실시예는 수직 방향을 따르는 것과 같은 추가의 축을 따르는 배치를 제공할 수 있다. 이 예에서, 디바이스 사이트(100)는 수평 방향을 따르는 셀 레이아웃에 도움을 주기 위해 수직 사이트로 분할될 수 있으며, 디바이스 사이트(100)는 수직 방향을 따르는 셀 레이아웃에 도움을 주기 위해 수평 사이트로 분할될 수 있다.
도 6은 본 발명의 실시예에 따라 수행된 프로세스의 개요를 설명하는 흐름도이다. 이 프로세스는 배치 영역(예컨대, 도 1의 배치 영역 100)을 사이트로 분리할하는 단계 602로 개시되며, 여기에서 상이한 타입의 사이트의 개수는 리소그래피 장치에 사용되는 마스크의 개수에 대응한다. 단계 604에서는, 마스크 중의 하나에 상이한 타입의 사이트가 할당된다. 예컨대, 도 2를 참조하면, 사이트 210a는 제1 마스크에 할당될 수 있고, 사이트 210b는 제2 마스크에 할당될 수 있다. EDA와 같은 전자 툴을 이용할 때, 상이한 사이트를 식별하기 위해 상이한 색상 또는 다른 시각적 표시를 이용하는 것이 바람직할 것이다.
점선의 직사각형으로 나타내진 단계 606에서는, 셀 및 배치 공동 설계 프로세스가 수행된다. 셀 바운더리 내의 서브 패턴의 타입을 분석함으로써, 셀 설계자는 어느 색상의 사이트에 셀 바운더리를 배치할지를 결정한다. 단계 604에서 수행된 사이트-마스크 할당에 따라, 셀 설계자는 교번 사이트 패턴이 셀 바운더리를 따라 유지되는 한 현재의 셀과 충돌하지 않는 이 셀을 둘러싸는 서브 패턴을 신뢰할 수 있으며, 이에 의해 동일한 마스크에 해당하지만 상이한 셀 내에 있는 패턴들 사이에 충분한 버퍼를 유지하고, 셀 면적을 절감할 수 있다. 도 5에 도시된 바와 같은 일부 실시예에서는 서로 인접한 동일한 타입의 사이트를 배치하는 것을 포함할 수도 있다.
그러나, 일부 상황에서, 재설계 프로세스는 바운더리 사이트를 대응하는 마스크에 적합하게 매칭하는 것이 바람직할 수 있다. 재설계 프로세스는, 예컨대, 패턴을 상이한 마스크 레벨에 재할당하고, 패턴의 위치를 수정하며, 셀 길이를 증가시키고 바운더리 사이트의 타입을 변경하기 위해 버퍼 영역을 추가하는 것 등을 포함할 수 있다.
셀 및 배치 공통 설계 프로세스는 반복 프로세스(iterative process)일 수도 있다. 예컨대, 공통 설계 단계 606은 단계 608에 나타낸 바와 같이 셀 레이아웃 프로세스로 개시할 수도 있으며, 여기서 셀 패턴이 사이트와 정렬된다. 단계 610에서는, 셀 레이아웃이 교번 사이트와 정확하게 정렬되는지의 여부가 판정된다. 셀 레이아웃이 교번 사이트와 정확하게 정렬되지 않는다면, 단계 612에 나타낸 바와 같이, 셀은 아래에 설명된 바와 같이 조정될 수 있다. 이 프로세스는 그 후 단계 608로 복귀하여 셀 레이아웃 단계를 반복할 것이다.
다음으로, 단계 614에서, 셀은 연결 셀이 교번 사이트를 유지하도록 마스크 레벨 레이아웃을 생성하기 위해 배치되거나 배열된다.
다른 언급이 없다면, 여기에서 설명되는 모든 기능은 사람의 개입의 유무에 상관없이 하드웨어 또는 소프트웨어 중의 하나, 또는 이들의 조합으로 수행될 수 있다. 그러나, 일실시예에서, 이들 기능은, 다른 언급이 없다면, 컴퓨터 프로그램 코드, 소프트웨어와 같은 코드에 따라, 도 6을 참조하여 아래에 설명된 바와 같은 컴퓨터 또는 전자 데이터 프로세서 등의 프로세서에 의해 수행되거나, 및/또는 이러한 기능을 수행하도록 코딩된 집적회로에 의해 수행된다.
도 7을 참조하면, 본 발명의 실시예에 따라 전술한 프로세스 중의 하나 이상을 수행하기 위해 사용될 수 있는 처리 시스템(700)의 블록도가 도시되어 있다. 처리 시스템(700)은 마우스, 키보드, 프린터 등과 같은 하나 이상의 입력/출력 장치(712) 및 디스플레이(716)가 장착된 처리 유닛(710)을 포함할 수 있다. 처리 유닛(710)은 중앙 처리 유닛(CPU)(720), 메모리(722), 대량 저장 장치(724), 비디오 어댑터(726), 및 I/O 인터페이스(728)를 포함할 수 있으며, 이들 모두는 버스(730)에 연결되어 있다.
버스(730)는 메모리 버스 또는 메모리 컨트롤러, 페리퍼럴 버스, 비디오 버스 등을 포함한 임의의 타입의 여러 버스 아키텍처 중의 하나 이상을 포함할 것이다. CPU(720)는 어떠한 타입의 전자 데이터 프로세서도 포함할 수 있다. 메모리(722)는 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM), 동기식 DRAM(SDRAM), 판독 전용 메모리(ROM), 이들의 조합 등과 같은 임의의 타입의 시스템 메모리를 포함할 수 있다. 일실시예에서, 메모리(722)는 부트업(boot-up)을 위한 ROM 및 프로그램을 실행하는 동안 사용하기 위한 데이터 저장용 DRAM을 포함할 수 있다.
대량 저장 장치(724)는 데이터, 프로그램 및 기타 정보를 저장하고 또한 이 데이터, 프로그램 및 기타 정보를 버스(730)를 통해 액세스할 수 있도록 구성된 저장 장치의 어떠한 타입도 포함할 수 있다. 대량 저장 장치(724)는 예컨대 하드 디스크 드라이브, 자기 디스크 드라이브, 광디스크 드라이브 등 중의 하나 이상을 포함할 수 있다.
비디오 어댑터(726) 및 I/O 인터페이스(728)는 외부 입출력 장치를 처리 유닛(710)에 연결하기 위한 인퍼테이스를 제공한다. 도 7에 예시된 바와 같이, 입출력 장치의 예에는 비디오 어댑터(726)에 연결된 디스플레이(716) 및 I/O 인터페이스(728)에 연결된 마우스/키보드/프린터(712)가 포함된다. 다른 장치가 처리 유닛(710)에 연결될 수도 있으며, 추가의 인터페이스 카드가 이용될 수도 있고, 더 적은 인터페이스 카드가 이용될 수도 있다. 예컨대, 프린터에 대한 시리얼 인터페이스를 제공하기 위해 시리얼 인터페이스 카드(도시하지 않음)가 이용될 수도 있다.
처리 유닛(710)은 또한 네트워크 인터페이스(740)를 포함하는 것이 바람직하며, 이 네트워크 인터페이스로는 이더넷 케이블 등과 같은 유선 링크 및/또는 무선 링크 등이 있다. 네트워크 인터페이스(740)는 처리 유닛(710)이 네트워크를 통해 원격 유닛과 통신할 수 있도록 한다. 일실시예에서, 처리 유닛(710)은 근거리 영역 네트워크 또는 광역 네트워크에 연결되어 다른 처리 유닛, 인터넷, 원격 저장 설비 등과 같은 다른 장치에 대한 통신을 제공한다.
처리 시스템(700)은 다른 구성요소를 포함할 수도 있다는 것에 유의하여야 한다. 예컨대, 처리 시스템(700)은 전원 공급 장치, 케이블, 마더보드, 이동 가능 저장 매체, 케이스 등을 포함할 수 있다. 이들 다른 구성요소는 도시되어 있지는 않지만 처리 시스템(700)의 일부로서 간주된다.
본 발명의 실시예에 따라, 배치 영역 내의 복수의 사이트를 제1 사이트와 제2 사이트가 교번하도록 제1 사이트 또는 제2 사이트 중의 하나로 지정하는 단계를 포함하는 방법이 제공된다. 셀의, 제1 마스크 및 제2 마스크에 의해 정해지는, 서브 패턴의 타입이 분석된다. 제1 사이트와 제2 사이트는 각각 제1 마스크와 제2 마스크에 연관되며, 셀의 바운더리 사이트가 바운더리 사이트에 연관되지 않은 마스크에 의해 형성되는 패턴을 포함하는지에 대한 판정이 이루어진다.
다른 실시예에 따라, 복수의 셀 정의(cell definition)를 수신하는 단계를 포함하는 방법이 제공되며, 각각의 셀 정의는 바운더리 사이트의 표시(indication)를 포함하고, 각각의 바운더리 사이트는 복수의 마스크 중의 하나를 나타내며, 각각의 셀 정의는 또한 셀 레이아웃을 포함하고, 제1 셀의 바운더리 사이트가 제2 셀의 바운더리 사이트와 동일한 타입의 것이 아니도록 제1 셀을 제2 셀에 인접하게 배치한다.
다른 실시예에 따라, 컴퓨터 프로그램 코드를 포함하는 컴퓨터 프로그램이 제공되며, 이 컴퓨터 프로그램 코드는, 배치 영역을 수신하고, 배치 영역 내의 복수의 사이트를 나타내주며, 이 복수의 사이트가 복수의 타입의 사이트로 분리되고, 이 복수의 타입의 사이트가 배치 영역에서 교번하며, 어느 사이트에 셀 패턴이 배치되는지를 나타내주고, 인접한 셀의 바운더리 사이트가 상이하도록 배치 영역 내에 셀 패턴을 배치한다.
본 발명 및 본 발명의 장점을 상세하게 설명하였지만, 첨부된 청구범위에 의해 정해지는 바와 같은 본 발명의 사상 및 범위에서 일탈하지 않고서도 다양한 변경, 대체 및 변형이 이루어질 수 있음을 이해하여야 한다.
더욱이, 본 출원의 범위는 본 명세서에 설명된 프로세스, 기기, 제조, 기술요지의 결합, 수단, 방법 및 단계의 구체적인 실시예로 한정되지 않는다. 당해 기술 분야에 익숙한 사람이라면, 본 발명의 개시 내용으로부터, 본 명세서에 개시된 대응 실시예와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될, 프로세스, 기기, 제조, 기술요지의 결합, 수단, 방법 또는 단계를 용이하게 이해할 것이다. 따라서, 첨부된 청구범위는 이러한 프로세스, 기기, 제조, 기술요지의 결합, 수단, 방법 또는 단계를 본 발명의 범위 내에 포함하는 것으로 한다.
100: 배치 영역 210a, 210b: 사이트
700: 처리 시스템 710: 처리 유닛
712: 입력/출력 장치 716: 디스플레이
720: 중앙 처리 유닛(CPU) 722: 메모리
724: 대량 저장 장치 726: 비디오 어댑터
728: I/O 인터페이스 730: 버스

Claims (15)

  1. 복수의 셀들 - 각각의 셀은 하나 이상의 제1 사이트와 하나 이상의 제2 사이트, 및 제1 마스크와 연관된 제1 패턴 세트와 제2 마스크와 연관된 제2 패턴 세트를 포함하는 패턴들을 포함함 - 의 디자인을 제공하는 단계;
    상기 복수의 셀들의 디자인을 제공하는 단계 후에, 인접한 셀들이 각각의 바운더리 사이트에서 단일의 패턴 세트로부터의 패턴의 일부를 갖고, 인접한 셀들의 바운더리 사이트들이 상기 제1 사이트와 상기 제2 사이트 간에 교번하도록(alternate), 상기 복수의 셀들을 배치 영역에 배열하는(arrange) 단계;
    상기 제1 사이트의 바운더리 사이트들에 있는 패턴들을 제1 마스크 레이아웃과 연관시키고, 상기 제2 사이트의 바운더리 사이트들에 있는 패턴들을 제2 마스크 레이아웃과 연관시키는 단계; 및
    상기 제1 마스크 레이아웃을 이용하여 상기 제1 마스크를 생성하고 상기 제2 마스크 레이아웃을 이용하여 상기 제2 마스크를 생성하는 단계
    를 포함하고, 상기 제1 마스크는 상기 제1 마스크 레이아웃에 따라 패턴을 인쇄(print)하도록 구성되고, 상기 제2 마스크는 상기 제2 마스크 레이아웃에 따라 패턴을 인쇄하도록 구성되는 것인, 방법.
  2. 제1항에 있어서, 각각의 셀은 하나 이상의 제3 사이트를 포함하는 것인 방법.
  3. 제1항에 있어서, 상기 제1 사이트 및 상기 제2 사이트의 폭은 폴리 피치(poly pitch)에 기초하는 것인 방법.
  4. 제1항에 있어서, 상기 제1 사이트 및 상기 제2 사이트는 상이한 색상이 할당되는 것인 방법.
  5. 제1항에 있어서, 상기 복수의 셀들을 배열하는 단계는, 교번하는 바운더리 사이트들을 유지하기 위해 하나 이상의 셀들의 패턴 세트의 서브-패턴들을 수정하는 단계를 포함하는 것인 방법.
  6. 제5항에 있어서, 상기 서브-패턴들을 수정하는 단계는 상기 제1 마스크 레이아웃과 상기 제2 마스크 레이아웃을 수정하는 단계를 포함하는 것인 방법.
  7. 제1항에 있어서, 어느 하나의 셀이 동일한 마스크 레이아웃과 연관된 인접한 사이트들을 가질 수 있는 것인 방법.
  8. 복수의 셀 정의(cell definition)들 - 각각의 셀 정의는 바운더리 사이트들의 표시(indication)를 포함하고, 각각의 상기 바운더리 사이트는 복수의 사이트 타입들 중 하나를 나타내며, 각각의 셀 정의는 복수의 마스크들 중 하나와 각각 연관된 복수의 패턴 세트들을 갖는 셀 레이아웃을 포함함 - 을 수신하는 단계;
    복수의 마스크 레이아웃들 중 하나와 각각 연관된 복수의 사이트 타입들의 사이트들을 갖는 배치 영역에, 제1 셀을 제2 셀에 인접하게 배치하되, 상기 제1 셀의 바운더리 사이트는 상기 제2 셀의 인접한 바운더리 사이트와 동일한 사이트 타입이 아니고, 상기 제1 셀의 바운더리 사이트는 상기 제2 셀의 바운더리 사이트에 배치된 패턴 세트들과는 상이한 패턴 세트들을 갖는 것인, 상기 제1 셀 배치 단계; 및
    복수의 마스크들을 생성하는 단계로서, 각각의 마스크는 상기 복수의 마스크 레이아웃들 중 하나에 따라 생성되고, 상기 복수의 사이트 타입들 중 하나와 연관되며, 관련 사이트 타입을 나타내는 셀 정의에 따라 포토리소그래피 패턴을 인쇄하도록 구성되는 것인, 상기 마스크 생성 단계
    를 포함하고, 바운더리 사이트 내의 모든 패턴들은 단일 마스크로 할당되는 것인, 방법.
  9. 제8항에 있어서, 상기 바운더리 사이트의 폭은 폴리 피치에 기초하는 것인 방법.
  10. 제8항에 있어서, 상기 복수의 마스크들 각각은 고유한 사이트 식별자가 할당되는 것인 방법.
  11. 삭제
  12. 제8항에 있어서, 상기 제1 셀은 동일한 타입의 인접한 셀을 갖는 것인 방법.
  13. 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능한 기록 매체에 있어서, 상기 컴퓨터 프로그램은,
    복수의 사이트 세트들 - 각각의 사이트 세트는 상이한 사이트 타입이고, 각각의 사이트 타입은 상이한 마스크에 연관됨 - 을 갖는 배치 영역을 수신하기 위한 컴퓨터 프로그램 코드;
    복수의 셀들 각각에 복수의 사이트들 - 상기 복수의 사이트들은 복수의 사이트 타입들로 분리되고, 상기 복수의 셀들 각각은 복수의 패턴들을 가지며, 상기 복수의 패턴들 각각은 상이한 패턴 타입임 - 을 나타내기 위한 컴퓨터 프로그램 코드; 및
    인접한 셀들의 바운더리 사이트들이 상이한 사이트 타입이고, 인접한 셀들의 인접한 바운더리 사이트들이 상이한 패턴 타입의 패턴들을 갖도록, 상기 배치 영역 내의 사이트들에 셀 패턴들을 배치하기 위한 컴퓨터 프로그램 코드
    를 포함하는 것인 컴퓨터 판독가능한 기록 매체.
  14. 제13항에 있어서, 상기 사이트 타입들은 디스플레이 상에 시각적으로 나타내지는 것인 컴퓨터 판독가능한 기록 매체.
  15. 제13항에 있어서, 제1 셀 패턴이 동일한 타입의 인접한 사이트들을 포함하는 것인 컴퓨터 판독가능한 기록 매체.
KR1020110074246A 2010-12-22 2011-07-26 멀티 패터닝 기술을 위한 셀 레이아웃 KR101301876B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061426270P 2010-12-22 2010-12-22
US61/426,270 2010-12-22
US13/084,255 2011-04-11
US13/084,255 US8584052B2 (en) 2010-12-22 2011-04-11 Cell layout for multiple patterning technology

Publications (2)

Publication Number Publication Date
KR20120071302A KR20120071302A (ko) 2012-07-02
KR101301876B1 true KR101301876B1 (ko) 2013-08-29

Family

ID=46318605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074246A KR101301876B1 (ko) 2010-12-22 2011-07-26 멀티 패터닝 기술을 위한 셀 레이아웃

Country Status (3)

Country Link
US (1) US8584052B2 (ko)
KR (1) KR101301876B1 (ko)
CN (1) CN102542099B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117149B2 (en) 2011-10-07 2015-08-25 Industrial Technology Research Institute Optical registration carrier
US9563731B2 (en) * 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments
CN104134657B (zh) * 2013-05-02 2018-01-26 台湾积体电路制造股份有限公司 单元高度为标称最小间距的非整数倍的标准单元
KR102055206B1 (ko) 2013-07-08 2019-12-12 삼성전자주식회사 레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법
US9710588B2 (en) 2014-08-05 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating modified layout for RC extraction
US9496179B2 (en) 2014-08-25 2016-11-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices
KR102397391B1 (ko) * 2014-10-01 2022-05-12 삼성전자주식회사 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
US9934347B2 (en) 2014-10-01 2018-04-03 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout of integrated circuit
EP3023935B1 (en) * 2014-11-18 2019-02-27 Dassault Systèmes Partitioning an image
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US9773772B2 (en) 2015-04-09 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9698056B2 (en) 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
US9690896B2 (en) 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
US10162928B2 (en) * 2015-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing a semiconductor device, system for implementing the method and standard cell
US9886544B2 (en) 2016-02-23 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout checking system and method
US9971863B2 (en) * 2016-03-01 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Rule checking for multiple patterning technology
KR102514044B1 (ko) 2016-03-22 2023-03-24 삼성전자주식회사 집적 회로 및 집적 회로의 설계 방법
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
WO2018118078A1 (en) * 2016-12-23 2018-06-28 Google Inc. Integrated circuit design system and method
US10579771B2 (en) 2017-06-14 2020-03-03 Samsung Electronics Co., Ltd. Integrated circuit including standard cells overlapping each other and method of generating layout of the integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798541A (en) * 1994-12-02 1998-08-25 Intel Corporation Standard semiconductor cell with contoured cell boundary to increase device density
US20100115484A1 (en) * 2008-11-03 2010-05-06 Arm Limited Standard cell placement
US20100196803A1 (en) * 2009-02-03 2010-08-05 Lee-Chung Lu Methods for Cell Boundary Isolation in Double Patterning Design
US20100281446A1 (en) * 2009-04-30 2010-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Design using DFM-Enhanced Architecture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924071B1 (en) * 2000-11-28 2005-08-02 Toppan Photomasks, Inc. Photomask and method for reducing exposure times of high density patterns on the same
US7378195B2 (en) * 2004-06-28 2008-05-27 International Business Machines Corporation System for coloring a partially colored design in an alternating phase shift mask
US7873929B2 (en) * 2006-08-14 2011-01-18 The Regents Of The University Of California Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction
US7709300B2 (en) * 2006-10-06 2010-05-04 International Business Machines Corporation Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
US8667443B2 (en) * 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7927928B2 (en) * 2008-01-16 2011-04-19 Cadence Design Systems, Inc. Spacer double patterning for lithography operations
US8281262B2 (en) * 2008-12-30 2012-10-02 Texas Instruments Incorporated Partitioning features of a single IC layer onto multiple photolithographic masks
US8327301B2 (en) * 2009-02-03 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Routing method for double patterning design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798541A (en) * 1994-12-02 1998-08-25 Intel Corporation Standard semiconductor cell with contoured cell boundary to increase device density
US20100115484A1 (en) * 2008-11-03 2010-05-06 Arm Limited Standard cell placement
US20100196803A1 (en) * 2009-02-03 2010-08-05 Lee-Chung Lu Methods for Cell Boundary Isolation in Double Patterning Design
US20100281446A1 (en) * 2009-04-30 2010-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Design using DFM-Enhanced Architecture

Also Published As

Publication number Publication date
CN102542099B (zh) 2013-12-25
US20120167021A1 (en) 2012-06-28
CN102542099A (zh) 2012-07-04
KR20120071302A (ko) 2012-07-02
US8584052B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
KR101301876B1 (ko) 멀티 패터닝 기술을 위한 셀 레이아웃
US8347239B2 (en) Fast lithography compliance check for place and route optimization
US8434043B1 (en) Methodology for analysis and fixing guidance of pre-coloring layout
US7657864B2 (en) System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
US7194725B1 (en) System and method for design rule creation and selection
US9026971B1 (en) Multi-patterning conflict free integrated circuit design
CN111128997A (zh) 产生集成电路布局图的方法
US20120047479A1 (en) Incremental Layout Analysis
JP2014032673A (ja) ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法
US20100325591A1 (en) Generation and Placement Of Sub-Resolution Assist Features
US20100257496A1 (en) Design-Rule-Check Waiver
Zhang et al. On process-aware 1-D standard cell design
US10274829B2 (en) Multiple patterning decomposition and manufacturing methods for IC
US8910094B2 (en) Retargeting semiconductor device shapes for multiple patterning processes
US10089432B2 (en) Rule-check waiver
US8352891B2 (en) Layout decomposition based on partial intensity distribution
US20160026748A1 (en) Multi-polygon constraint decomposition techniques for use in double patterning applications
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US10908511B2 (en) Systems and methods for patterning color assignment
US10083833B1 (en) Integration fill technique
TW202331580A (zh) 積體電路的佈局圖的修改方法及修改系統及電腦編程產品
CN104007607A (zh) 产生方法和信息处理装置
US7721235B1 (en) Method and system for implementing edge optimization on an integrated circuit design
US20210202384A1 (en) Dual power structure with efficient layout
US20110265054A1 (en) Design-Rule-Check Waiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160810

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 6