CN114497089A - 一种通过sti刻蚀工艺改善hdp填充缺陷的方法 - Google Patents

一种通过sti刻蚀工艺改善hdp填充缺陷的方法 Download PDF

Info

Publication number
CN114497089A
CN114497089A CN202011252721.3A CN202011252721A CN114497089A CN 114497089 A CN114497089 A CN 114497089A CN 202011252721 A CN202011252721 A CN 202011252721A CN 114497089 A CN114497089 A CN 114497089A
Authority
CN
China
Prior art keywords
wafer
quadrant
etching
sti
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011252721.3A
Other languages
English (en)
Inventor
魏峥颖
范学东
吴智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011252721.3A priority Critical patent/CN114497089A/zh
Priority to US17/142,623 priority patent/US11342217B1/en
Publication of CN114497089A publication Critical patent/CN114497089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供一种通过STI刻蚀工艺改善HDP填充缺陷的方法，提供均匀分布有像素区和逻辑区的晶圆，将晶圆的表面划分为第一至第四象限；将晶圆的第二象限正对所述刻蚀机台的悬臂梁置于刻蚀腔；对晶圆进行刻蚀，在第一至第四象限的像素区和逻辑区形成相同深度的STI区；将晶圆移出刻蚀机台，并对像素区的STI区覆盖光刻胶；将晶圆重新置于刻蚀腔的静电吸盘上，将晶圆除第二象限以外的其他任意一个象限正对悬臂梁；对晶圆第一至第四象限的逻辑区的STI区继续刻蚀，形成深STI区。本发明将利用STI刻蚀与深STI刻蚀时的角度匹配或者STI及深STI刻蚀时旋转角度来改善面内深度均匀性，从而避免HDP填充出现空洞。

Description

一种通过STI刻蚀工艺改善HDP填充缺陷的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种通过STI刻蚀工艺改善HDP填充缺陷的方法。
背景技术
目前华力CIS产品工艺流程上，由于工艺需求，像素(Pixel)区与逻辑(logical)区的浅沟槽隔离(STI，Shallow-Trench Isolation)深度不同，分两步刻蚀：第一步是将Pixel区与logical区的STI同时刻蚀，第二步将Pixel区利用光阻遮挡，再继续刻蚀logical区的STI；由于Logical区的STI较深，同时填充工艺使用高密度等离子体(HDP，High densityplasma)填充，从而会出现边缘沿某方向位置空洞(void)缺陷，主要由于这些位置的STI深度较其它位置处深。这些位置的STI深度较深主要由于刻蚀机台Kiyo类型机械设计悬臂梁位置导致。目前工艺中的STI工艺与HDP工艺均挑选工艺能力较好的机台过货，从而减少空洞缺陷，但随着产品投入量的增加以及机台保养的需求，这样的管控方法已无法满足跑货需求。
因此，有必要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通过STI刻蚀工艺改善HDP 填充缺陷的方法，用于解决现有技术中由于刻蚀机台悬梁位置导致晶圆边缘区域的逻辑区STI 刻蚀较深，从而导致HDP填充出现空洞的问题。
为实现上述目的及其他相关目的，本发明提供一种通过STI刻蚀工艺改善HDP填充缺陷的方法，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；
步骤四、对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成相同深度的STI区，所述STI区的深度为H；
步骤五、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；
步骤六、将所述晶圆重新置于所述刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆除第二象限以外的其他三个象限中任意一个象限正对所述刻蚀机台的悬臂梁；
步骤七、对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，形成深STI区，所述深STI区的深度为H+h。
优选地，步骤六中将所述晶圆第四象限正对所述刻蚀机台的悬臂梁。
本发明还提供一种通过STI刻蚀工艺改善HDP填充缺陷的方法，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI 刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成深度为1/4H深度的STI区；
步骤四、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为2/4H为止；
步骤五、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为3/4H为止；
步骤六、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为H为止；
步骤七、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；
步骤八、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+1/4h为止；
步骤九、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+2/4h为止；
步骤十、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+3/4h为止；
步骤十一、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+h为止。
如上所述，本发明的通过STI刻蚀工艺改善HDP填充缺陷的方法，具有以下有益效果：本发明分两步刻蚀，第一步是将像素区与逻辑区同时刻蚀；第二步将像素区区利用光阻遮挡，再继续刻蚀逻辑区；本发明将利用STI刻蚀与深STI刻蚀时的角度匹配或者STI及深STI刻蚀时旋转角度来改善面内深度均匀性，从而避免HDP填充出现空洞。
附图说明
图1显示为本发明实施例一中像素区和逻辑区的剖面结构示意图；
图2显示为本发明实施例一中对晶圆像素区的STI区覆盖光刻胶后的剖面结构示意图；
图3显示为本发明实施例一中继续刻蚀逻辑区的STI区后形成深STI区的剖面结构示意图；
图4a显示为本发明实施例一中将晶圆第二象限正对刻蚀机台悬臂梁的俯视示意图；
图4b显示为本发明实施例一中将晶圆第四象限正对刻蚀机台悬臂梁的俯视示意图；
图5a显示为本发明的实施例二中将晶圆的第二象限正对刻蚀机台悬臂梁的俯视示意图；
图5b显示为本发明的实施例二中将晶圆的第一象限正对刻蚀机台悬臂梁的俯视示意图；
图5c显示为本发明的实施例二中将晶圆的第四象限正对刻蚀机台悬臂梁的俯视示意图；
图5d显示为本发明的实施例二中将晶圆的第三象限正对刻蚀机台悬臂梁的俯视示意图；
图6显示为本发明实施例一的通过STI刻蚀工艺改善HDP填充缺陷的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种通过STI刻蚀工艺改善HDP填充缺陷的方法，如图6所示，图6显示为本发明实施例一的通过STI刻蚀工艺改善HDP填充缺陷的方法流程图，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；如图4a所示，晶圆表面的标识1、2、3、4分别对应表示为第一、第二、第三、第四象限；由于所述晶圆上均匀分布有像素区和逻辑区，因此，晶圆的所述第一至第四象限都分布有像素区和逻辑区。
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；如图4a所示，图4a显示为本发明实施例一中将晶圆第二象限正对刻蚀机台悬臂梁的俯视示意图，图4a中标识A表示为所述悬臂梁。
步骤四、对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成相同深度的STI区，所述STI区的深度为H；如图1所示，图1显示为本发明实施例一中像素区(pixel area)和逻辑区(logical area)的剖面结构示意图。所述第一至第四象限均包含有所述像素区和所述逻辑区。同步刻蚀即为同时刻蚀，在像素区形成所述STI区05，在逻辑区形成所述STI区06，由于是同步刻蚀，因此二者具有相同的深度H。刻蚀后，所述STI区底部位于所述晶圆上的衬底01上，而刻蚀前，所述衬底上还设有第一层结构02和第二层结构03。
步骤五、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；如图2所示，图2显示为本发明实施例一中对晶圆像素区的STI区覆盖光刻胶后的剖面结构示意图。该步骤五将所述晶圆移出所述刻蚀腔后，再移出所述刻蚀机台进行旋涂一层光刻胶，旋涂的一层光刻胶同时将所述像素区和逻辑区的所述STI区同时覆盖，之后经过显影将所述第一至第四象限的所述逻辑区的所述STI区暴露出来，只有像素区的所述STI区覆盖有光刻胶04，形成如图2所示的结构。
步骤六、将所述晶圆重新置于所述刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆除第二象限以外的其他三个象限中任意一个象限正对所述刻蚀机台的悬臂梁；本发明进一步地，本实施例的步骤六中将所述晶圆第四象限正对所述刻蚀机台的悬臂梁。如图4b所示，图4b 显示为本发明实施例一中将晶圆第四象限正对刻蚀机台悬臂梁的俯视示意图。也就是说，该步骤六将所述晶圆旋转180度后置于所述静电吸盘上。图4b中标识A表示为所述悬臂梁。
步骤七、对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，形成深STI区，所述深STI区的深度为H+h。如图3所述，图3显示为本发明实施例一中继续刻蚀逻辑区的STI区后形成深STI区07的剖面结构示意图。
实施例二
本发明还提供一种通过STI刻蚀工艺改善HDP填充缺陷的方法，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；本实施例的步骤一和步骤二的操作原理与本发明的实施例的步骤一和步骤二相同。
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；如图5a所示，图5a显示为本发明的实施例二中将晶圆的第二象限正对刻蚀机台悬臂梁A的俯视示意图；之后对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成深度为1/4H深度的STI区；该步骤三中的所述同步刻蚀也即同时刻蚀，在所述像素区形成深度为1/4H的 STI区，在所述逻辑区也形成深度为1/4H的STI区。
步骤四、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；如图5b所示，图5b显示为本发明的实施例二中将晶圆的第一象限正对刻蚀机台悬臂梁A的俯视示意图；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为2/4H为止。
步骤五、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；如图5c所示，图5c显示为本发明的实施例二中将晶圆的第四象限正对刻蚀机台悬臂梁A的俯视示意图；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为3/4H为止；
步骤六、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；如图5d所示，图5d显示为本发明的实施例二中将晶圆的第三象限正对刻蚀机台悬臂梁A的俯视示意图；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为H为止。
步骤七、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；该步骤七中被光刻胶覆盖的所述像素区的所述STI区的深度为H，而没有被光刻胶覆盖的所述逻辑区的所述STI区的深度也为H。
步骤八、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+1/4h为止；
步骤九、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+2/4h为止；
步骤十、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+3/4h为止；
步骤十一、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+h为止。
综上所述，本发明分两步刻蚀，第一步是将像素区与逻辑区同时刻蚀；第二步将像素区区利用光阻遮挡，再继续刻蚀逻辑区；本发明将利用STI刻蚀与深STI刻蚀时的角度匹配或者STI及深STI刻蚀时旋转角度来改善面内深度均匀性，从而避免HDP填充出现空洞。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种通过STI刻蚀工艺改善HDP填充缺陷的方法，其特征在于，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；
步骤四、对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成相同深度的STI区，所述STI区的深度为H；
步骤五、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；
步骤六、将所述晶圆重新置于所述刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆除第二象限以外的其他三个象限中任意一个象限正对所述刻蚀机台的悬臂梁；
步骤七、对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，形成深STI区，所述深STI区的深度为H+h。
2.根据权利要求1所述的通过STI刻蚀工艺改善HDP填充缺陷的方法，其特征在于：步骤六中将所述晶圆第四象限正对所述刻蚀机台的悬臂梁。
3.一种通过STI刻蚀工艺改善HDP填充缺陷的方法，其特征在于，该方法至少包括：
步骤一、提供晶圆，所述晶圆均匀分布有像素区和逻辑区；
步骤二、以所述晶圆的圆心为直角坐标系的原点，将所述晶圆的表面划分为第一至第四象限；
步骤三、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区同步进行STI刻蚀，在所述第一至第四象限的所述像素区和逻辑区分别形成深度为1/4H深度的STI区；
步骤四、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为2/4H为止；
步骤五、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为3/4H为止；
步骤六、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的像素区和逻辑区的所述STI区继续同步刻蚀，刻蚀至深度为H为止；
步骤七、将所述晶圆移出所述刻蚀机台，并对所述晶圆的第一至第四象限的像素区的所述STI区覆盖光刻胶；
步骤八、将所述晶圆置于刻蚀机台的刻蚀腔的静电吸盘上，并且将所述晶圆的第二象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+1/4h为止；
步骤九、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第一象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+2/4h为止；
步骤十、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第四象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+3/4h为止；
步骤十一、将所述晶圆移出所述刻蚀腔并旋转90度，之后再进入所述刻蚀腔并置于所述静电吸盘上，将所述晶圆的第三象限正对所述刻蚀机台的悬臂梁；之后对所述晶圆第一至第四象限的逻辑区的所述STI区继续刻蚀，刻蚀至深度为H+h为止。
CN202011252721.3A 2020-11-11 2020-11-11 一种通过sti刻蚀工艺改善hdp填充缺陷的方法 Pending CN114497089A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011252721.3A CN114497089A (zh) 2020-11-11 2020-11-11 一种通过sti刻蚀工艺改善hdp填充缺陷的方法
US17/142,623 US11342217B1 (en) 2020-11-11 2021-01-06 Method for improving HDP filling defects through STI etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011252721.3A CN114497089A (zh) 2020-11-11 2020-11-11 一种通过sti刻蚀工艺改善hdp填充缺陷的方法

Publications (1)

Publication Number Publication Date
CN114497089A true CN114497089A (zh) 2022-05-13

Family

ID=81453641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011252721.3A Pending CN114497089A (zh) 2020-11-11 2020-11-11 一种通过sti刻蚀工艺改善hdp填充缺陷的方法

Country Status (2)

Country Link
US (1) US11342217B1 (zh)
CN (1) CN114497089A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833455B (zh) * 2022-06-29 2024-02-21 南亞科技股份有限公司 減少陣列區缺陷之半導體元件的製備方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
JP2007109966A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100837271B1 (ko) * 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US7879639B2 (en) * 2007-04-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device to reduce dark current in image sensors
KR20090050899A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US8115154B2 (en) * 2008-08-01 2012-02-14 Sony Corporation Solid-state imaging device, method of producing the same, and imaging device
US20100140668A1 (en) * 2008-12-08 2010-06-10 Stevens Eric G Shallow trench isolation regions in image sensors
US9196547B2 (en) * 2009-04-03 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual shallow trench isolation and related applications
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
CN102916024B (zh) * 2012-10-08 2015-12-02 上海华力微电子有限公司 一种形成双深度隔离沟槽的方法
CN103295952A (zh) * 2013-05-23 2013-09-11 上海华力微电子有限公司 一种双深度浅沟道隔离槽的制备方法

Also Published As

Publication number Publication date
US11342217B1 (en) 2022-05-24
US20220148909A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
CN114497089A (zh) 一种通过sti刻蚀工艺改善hdp填充缺陷的方法
CN108957943A (zh) 形成布局图案的方法
CN103344660B (zh) 一种按照电路图形进行缺陷检测的电子显微镜分析方法
CN111261717A (zh) 一种屏蔽栅功率mosfet结构及制作方法
US7125800B2 (en) Methods for making nearly planar dielectric films in integrated circuits
CN103698855B (zh) 自对准硅基光纤夹具及制造方法
CN103839769A (zh) 形成图案的方法
CN110391133A (zh) 图案化方法
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN103646885B (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
CN115020379A (zh) Hkmg寄生电容测试结构的版图
US7982283B2 (en) Semiconductor device and method for manufacturing the same
CN104465338B (zh) 深沟槽多层光刻覆盖结构及其光刻覆盖方法
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
WO2021165801A1 (en) Semiconductor structure with crack-blocking three-dimensional structure
US10090166B2 (en) Techniques for forming isolation structures in a substrate
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
CN113223954B (zh) 一种改善沟槽刻蚀导致晶圆毛边的方法
CN113506815B (zh) 一种用于改善堆栈式图像传感器键合缺陷的工艺方法
TWI502273B (zh) 虛設圖案以及形成虛設圖案之方法
CN113224072B (zh) 一种改善Eflash Cell区字线顶部氧化层被损坏的方法
US20240145280A1 (en) Method for analyzing layout pattern density
US20230161268A1 (en) Method for Avoiding Damage to Overlay Metrology Mark
CN115036260A (zh) 改善深沟槽隔离关键尺寸的方法
CN102956561B (zh) 内嵌式存储器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination