JP3019998B2 - 半導体膜の製造方法 - Google Patents

半導体膜の製造方法

Info

Publication number
JP3019998B2
JP3019998B2 JP2116324A JP11632490A JP3019998B2 JP 3019998 B2 JP3019998 B2 JP 3019998B2 JP 2116324 A JP2116324 A JP 2116324A JP 11632490 A JP11632490 A JP 11632490A JP 3019998 B2 JP3019998 B2 JP 3019998B2
Authority
JP
Japan
Prior art keywords
film
oxidation
polysilicon
mask
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2116324A
Other languages
English (en)
Other versions
JPH0414241A (ja
Inventor
昭弘 船渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2116324A priority Critical patent/JP3019998B2/ja
Publication of JPH0414241A publication Critical patent/JPH0414241A/ja
Application granted granted Critical
Publication of JP3019998B2 publication Critical patent/JP3019998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体膜の製造方法、特に素子の分離を行う
方法に関する。
[従来の技術] 従来から、LSI、超LSIなどの半導体集積回路において
は、半導体基板上に形成された素子間の分離に選択酸化
法(LOCOS−Local oxidation of silicon)が用いられ
ている。この選択酸化法は、例えばSi3N4の窒化膜を酸
化マスクとして用いながらフィールド酸化膜を形成する
方法である。
第2図には、上記選択酸化法により酸化膜を形成する
状態が示されており、図(a)に示されるように、まず
シリコン(Si)基板1に酸化シリコン(SiO2)のパッド
酸化膜2を形成し、このパッド酸化膜2上の活性(アク
ティブ)領域となる部分に窒化シリコン(Si3N4)の酸
化マスク3を形成する。上記パッド酸化膜2は、後述の
フィールド酸化の際に生じる酸化マスク3によるストレ
スを緩和するために設けられる。
そして、チャネルストップインプラントによりイオン
注入が行われ、その後にフィールド酸化が行われると、
図(b)に示されるようになり、シリコン基板1内の酸
化マスク3との境界部分にチャネルストッパ4の領域が
形成され、このチャネルストッパ4により機能素子が形
成される活性領域間の絶縁状態が良好に維持される。
また、フィールド酸化によりシリコン基板1の上面が
酸化されてフィールド酸化膜5が形成されることになる
が、シリコンが酸化されると体積が2倍程度に増加する
ので、図示されるように酸化マスク3の周囲が盛り上が
るようにして酸化膜5が形成される。この後には、上記
酸化マスク3は取り除かれ、この活性領域に機能素子が
形成されることになり、この機能素子と他の機能素子と
の間は上記フィールド酸化膜5によって電気的に分離さ
れることになる。
[発明が解決しようとする課題] しかしながら、上述した選択酸化法では、上記Si3N4
膜である酸化マスク3のストレスを緩和するためのパッ
ド酸化膜2は,フィールド酸化時に酸素の拡散の通路と
なり、その結果、図示100のようにバーズビーク(鳥の
くちばし)と呼ばれる形の領域が生じることが知られて
いる。そして、このバーズビーク100は、機能素子を形
成する活性領域を狭めるため、半導体集積回路の微細化
の障害となる。
また、フィールド酸化による酸化膜(SiO2)5の形成
に伴って体積が膨張することや、酸化マスク3の応力に
より、シリコン基板1の結晶欠陥が入るという問題があ
り、これは微小リークの原因となる。
更に、上記フィールド酸化は高温で長時間かかること
から、先に形成されたチャネルストッパ4に注入されて
いる不純物がアクティブ領域へしみ出す(拡散する)と
いう問題や、界面領域での濃度再分配、いわゆる偏析が
生じるという問題があった。
本発明は上記問題点に鑑みてなされたものであり、そ
の目的は、選択酸化する際に生じるバーズビーク、結晶
欠陥、不純物しみ出し及び偏析を良好に抑制することの
できる半導体膜の製造方法を提供することにある。
[課題を解決するための手段] 上記目的を達成するために、本発明は、シリコン基板
上にパッド酸化膜を介して酸化マスクを形成し、フィー
ルド酸化により素子分離のための酸化膜をシリコン基板
上に形成する半導体膜の製造方法において、上記酸化マ
スクの上にリンガラス膜又は砒素ガラス膜を形成してパ
ターニングする第1の工程と、上記ガラス膜の上からポ
リシリコン膜を形成する第2の工程と、この第2の工程
の後に所定厚さのポリシリコン酸化を行う第3の工程
と、この第3の工程の後にリンガラス膜又は砒素ガラス
膜の選択エッチを行う第4の工程と、を含み、上記第4
の工程の後にフィールド酸化することにより素子分離膜
を形成することを特徴とする。
[作用] 上記の構成によれば、酸化マスクの上に例えばリンガ
ラス膜が形成され、この上にポリシリコンがデポジショ
ンにより形成されることになり、その後上記ポリシリコ
ンが酸化されるが、このポリシリコン酸化では、例えば
リンガラス膜に含まれている不純物であるリンが周囲
に、本発明の場合は特に上部に拡散することになる。
そして、上記リンガラス膜を選択的に除去するエッチ
ングが行われるが、この際にはリンが拡散したポリシリ
コンがリンガラス膜と共に選択的に除去されることにな
り、この時点で不活性領域にはポリシリコン酸化膜が形
成され、その下部には酸化されないポリシリコン膜が残
ることになる。
次に、フィールド酸化が行われることになるが、この
場合にはポリシリコン膜のみの酸化に留めることもで
き、またシリコン基板上部の酸化をすることもできる。
そして、いずれの場合にも、ポリシリコン膜が存在する
ので、酸化マスクの下側への酸素供給が規制され、バー
ズビークの発生が抑制される。しかも、既にポリシリコ
ン酸化膜が形成されているので、高温で行うフィールド
酸化の時間は減少することになる。
なお、上記リンガラスは砒素ガラスとしても同様の作
用を行うことになる。
[実施例] 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
第1図には、実施例に係る製造方法の各工程で形成さ
れる半導体膜の状態が示されており、各工程ごとに順に
説明する。
第1の工程は、まず図(a)に示されるように、シリ
コン基板1の上部を酸化し、後述の酸化マスク3のスト
レスを解消するために、例えば厚さ500Åのパッド酸化
膜2を形成し、続いて例えば厚さ1000ÅのSi3N4膜の酸
化マスク3を形成し、更に厚さ1000Åで約6wt%P(重
量パーセントリン)以上のリンガラス(PSG−Phospho−
Silicate Glass)膜6を形成する。
そして、図(b)に示されるように、上記酸化マスク
3及びリンガラス膜6は、フォトレジストを用いてエッ
チングすることにより活性領域にパターニングされる。
ここで、フィールドインプラントによりチャネルストッ
パのためのイオン注入が行われ、図(c)に示されるよ
うに、酸化マスク3及びリンガラス膜6の下側を除くパ
ッド酸化膜2の下側にはチャネルストッパ4が形成され
る。
次の第2の工程では、ポリシリコン膜をデポジション
により形成しており、図(c)に示されるように、実施
例ではガス反応により厚さd1=2000Å程度のポリシリコ
ン膜(Poly Si)7をリンガラス膜6の上から蒸着し、
次の第3工程へ移行する。
この第3の工程では、図(d)に示されるように、ポ
リシリコン膜7の酸化を850度程度の温度(wet)で行っ
ている。このポリシリコン酸化では、リンガラス膜6か
らリン(P)が拡散し、リンガラス膜6の上部200の領
域ではリンドープポリシリコン酸化となるので、増速酸
化が行えることになる。従って、この第3の工程では上
記200の領域がリンガラス領域となると共に、この領域2
00の酸化が速く行われるので、領域200以外のポリシリ
コン膜7では上部が酸化されて酸化膜(SiO2)7aとなる
が、下部には酸化されないポリシリコン膜7bが残ること
になる。
このように、ポリシリコン酸化では、増速酸化により
短時間にリンガラス(PSG)膜上部の酸化が行え、また
従来の酸化では1000度以上で行うのが通常であるから、
比較的低温で酸化が行えるという利点がある。
そして、第4の工程では、図(e)に示されるよう
に、リンガラス領域100の選択エッチングが行われてお
り、この選択エッチングは、例えば希フッ酸を用いたウ
ェットエッチングにより行うことができる。この選択エ
ッチングにより、図示のリンガラス領域200が削除さ
れ、Si3N4の酸化マスク3が露出した状態となって、次
の第5の工程へ移行する。
この第5の工程では、図(f)に示されるように、フ
ィールド酸化が行われ、実施例では上記ポリシリコン膜
7bとシリコン基板1の上部が酸化され、最終的なフィー
ルド酸化膜8を形成することになる。この酸化は、必要
となる酸化膜の厚さの条件に合わせて行われることにな
るが、酸化膜の厚さを図の厚さd2(約4000Å)とするこ
ともでき、この場合は上記d1である約2000Åのポリシリ
コン膜7を酸化するだけでよい。そして、この際のバー
ズビークはほとんど生じないことになる。すなわち、第
2図のバーズビークは、シリコン基板1を酸化する際に
パッド酸化膜2が供給通路となって、酸素が酸化マスク
3下側へ流入することにより生じるが、上記の場合パッ
ド酸化膜2の上部のポリシリコン膜7のみを酸化するの
で、バーズビークはほとんど生じない。
また、例えば8000Åの酸化膜が必要な場合にはシリコ
ン基板1の上部の約2000Åの酸化をすることになるが、
この場合にはポリシリコン膜7bの存在が酸素マスク3へ
の酸素供給を抑制することになり、また既に酸化膜7aが
形成されているので従来よりフィールド酸化時間が短く
て済み、バースビークの発生が従来(約8000Å形成する
場合)よりもほぼ半分程度に減少することになる。
このようにして、第5の工程でフィールド酸化が終了
すると、図(g)に示されるように、酸化マスク3の除
去が行われ、これによって選択酸化による酸化膜8の形
成が終了し、その後、活性領域300には各種の素子が形
成されることになる。
以上のようにして、バーズビークが減少することにな
るが、本発明により結晶欠陥、不純物のしみ出し、偏析
も確実に抑制される。すなわち、本発明では酸化マスク
3の上部に形成したポリシリコン膜7のみを酸化する限
りにおいては、酸化マスク3等の変形によるストレスが
生じることはなく、シリコン基板1の結晶欠陥も防ぐこ
とができ、シリコン基板1の上部に及んで酸化する場合
であっても、その酸化領域は従来に比較して薄くなるの
で結晶欠陥は著しく減少することになる。
また、従来に比べて短時間に酸化することができ、か
つ比較的低温で行うことができるので、チャネルストッ
パ領域内の不純物がしみ出ることや、界面部での偏析が
生じることを抑制することができる。特に、ポリシリコ
膜7のみを酸化する場合には、この不純物のしみ出し及
び偏析はほとんど抑制される。
更に、上記実施例で用いられているポリシリコン膜7
は、酸化速度の大きいポーラスなポリシリコンを用いて
形成することができ、この場合には酸化速度を更に短縮
することができ、チャネルストッパの不純物のしみ出し
(拡散)及び不純物の偏析が更に抑えられ、またバーズ
ビークの発生も良好に抑制される。
また、上記実施例では第1の工程でリンガラス膜7を
酸化マスク3の上に形成しているが、このリンガラス7
は砒素ガラスとしてもよく、この場合にも砒素がリンと
同様の働きをして上記と同様の作用及び効果を得ること
ができる。
[発明の効果] 以上説明したように、本発明によれば、酸化マスクの
上にリンガラス膜又は砒素ガラス膜を形成し、このガラ
ス膜の上からポリシリコン膜を形成して酸化し、更にリ
ンガラス膜又は砒素ガラス膜の選択エッチを行い、この
後にフィールド酸化をするようにしたので、上記フィー
ルド酸化を行う以前に既にポリシリコンによる酸化膜が
形成されており、しかもフィールド酸化はポリシリコン
の存在下で行うので、酸素がパッド酸化膜から酸化マス
ク下側のシリコン基板に入り込みにくくなる。
従って、バーズビークが良好に抑えられ、従来に比べ
ると半分程度まで抑制することが可能となり、特にポリ
シリコン膜のみの酸化ではほとんど生じない。この結
果、微細加工ができると共に集積度も高めることができ
ることになる。
また、ポリシリコン膜酸化の存在により酸化マスク及
びシリコン基板の膨張によるストレスが少なくなり、結
晶欠陥を減少させることが可能となる。
更に、酸化が短時間でかつ比較的低温で可能となるの
で、チャネルストッパ領域の不純物のしみ出しや界面部
での偏析も良好に抑制されるという利点がある。
【図面の簡単な説明】
第1図は本発明の実施例に係る半導体膜の製造方法によ
り形成される半導体膜の各工程での製造状態を示す図、
第2図は従来の半導体膜の製造方法による製造状態を示
す図である。 1……シリコン基板、2……パッド酸化膜、 3……酸化マスク(窒化膜)、 4……チャネルストッパ、5……酸化膜、 6……リンガラス膜、7……ポリシリコン膜、 8……フィールド酸化膜、 100……バーズビーク、 200……リンガラス領域、300……活性領域。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン基板上にパッド酸化膜を介して酸
    化マスクを形成し、フィールド酸化により素子分離のた
    めの酸化膜をシリコン基板上に形成する半導体膜の製造
    方法において、上記酸化マスクの上にリンガラス膜又は
    砒素ガラス膜を形成してパターニングする第1の工程
    と、上記ガラス膜の上から所定厚さのポリシリコン膜を
    形成する第2の工程と、この第2の工程の後にポリシリ
    コン酸化を行う第3の工程と、この第3の工程の後にリ
    ンガラス膜又は砒素ガラス膜の選択エッチを行う第4の
    工程と、を含み、上記第4の工程の後にフィールド酸化
    することにより素子分離膜を形成することを特徴とする
    半導体膜の製造方法。
JP2116324A 1990-05-02 1990-05-02 半導体膜の製造方法 Expired - Fee Related JP3019998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2116324A JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2116324A JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Publications (2)

Publication Number Publication Date
JPH0414241A JPH0414241A (ja) 1992-01-20
JP3019998B2 true JP3019998B2 (ja) 2000-03-15

Family

ID=14684161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2116324A Expired - Fee Related JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP3019998B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304973B1 (ko) * 1999-03-18 2001-09-26 김영환 반도체 소자의 제조 방법
JP4721056B2 (ja) * 2006-06-01 2011-07-13 富士ゼロックス株式会社 画像形成装置

Also Published As

Publication number Publication date
JPH0414241A (ja) 1992-01-20

Similar Documents

Publication Publication Date Title
EP0421703A2 (en) Encapsulation method for localized oxidation of silicon
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
US5256895A (en) Pad oxide protect sealed interface isolation
JP3019998B2 (ja) 半導体膜の製造方法
JPH0897202A (ja) 半導体装置の製造方法
JPS62186551A (ja) 半導体装置の製造方法
JPS5856436A (ja) 半導体装置の製造方法
JPS5866358A (ja) 半導体装置の製法
JPH01256147A (ja) 半導体装置の製造方法
JPH11186253A (ja) 半導体装置の製造方法
JPH01253932A (ja) 半導体装置の製造方法
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
JPH0152900B2 (ja)
JPS6324635A (ja) 半導体装置の製造方法
JPH05335407A (ja) 半導体装置の製造方法
JPS61107736A (ja) 半導体装置の製造方法
JPS5968942A (ja) 半導体装置の製造方法
JPS6076138A (ja) 半導体装置の製造方法
JPS6142425B2 (ja)
JPS59145539A (ja) 半導体装置の製造方法
JPH06101519B2 (ja) 半導体素子分離両域の形成方法
JPS62165949A (ja) 半導体装置の製造方法
JPH05198567A (ja) 半導体装置の製造方法
KR19990031358A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees