KR100304973B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100304973B1
KR100304973B1 KR1019990009233A KR19990009233A KR100304973B1 KR 100304973 B1 KR100304973 B1 KR 100304973B1 KR 1019990009233 A KR1019990009233 A KR 1019990009233A KR 19990009233 A KR19990009233 A KR 19990009233A KR 100304973 B1 KR100304973 B1 KR 100304973B1
Authority
KR
South Korea
Prior art keywords
field oxide
active region
field
region
layer
Prior art date
Application number
KR1019990009233A
Other languages
English (en)
Other versions
KR20000060694A (ko
Inventor
길경선
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990009233A priority Critical patent/KR100304973B1/ko
Priority to US09/457,664 priority patent/US20020055257A1/en
Priority to JP2000071913A priority patent/JP2000286253A/ja
Publication of KR20000060694A publication Critical patent/KR20000060694A/ko
Application granted granted Critical
Publication of KR100304973B1 publication Critical patent/KR100304973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 필드 산화 공정시에 액티브 영역을 효율적으로 확보할 수 있도록한 반도체 소자의 제조 방법에 관한 것으로, 장축과 단축을 갖고 서로 분리되는 복수개의 활성 영역들의 분리 영역에 필드 산화막을 형성하는 공정에서,모든 활성 영역들상에 형성되는 제 1 필드 산화 마스크층들 그리고 어느 하나의 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역간의 분리 영역상에 상기 제 1 필드 산화 마스크층들에 서로 연결되는 제 2 필드 산화 마스크층들을 형성한후에 필드 산화 공정을 진행하여; 노출된 부분과 제 2 필드 산화 마스크층의 하측으로 그에 접하는 부분에서 성장되는 필드 산화막이 치고 들어와 제 2 필드 산화 마스크층의 하측 모든 부분에 필드 산화막이 형성되도록 하는 것을 특징으로 한다.

Description

반도체 소자의 제조 방법{Method for manufacturing of semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 필드 산화 공정시에 액티브 영역을 효율적으로 확보할 수 있도록한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 소자 격리층 형성 방법에는 내산화성의 절연층 패턴을 마스크로한 필드 산화 공정으로 소자 격리층을 형성하는 방법과 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하고 그 트렌치를 절연 물질로 매립하여 소자 격리층을 형성하는 STI 등의 방법이 있다.
현재, 양산 체제에서 가장 널리 사용되는 소자격리층 형성 공정은 필드 산화 공정이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 필드 산화막 형성에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 필드 산화 공정을 위한 마스크층의 패터닝후의 레이 아웃도이고, 도 2a내지 도 2d는 도 1의 A-A'선에 따른 종래 기술의 필드 산화 공정을 나타낸 공정 단면도이다.
종래 기술의 필드 산화 공정시에 활성 영역과 필드 영역을 정의하기 위해서 마스크층을 형성하는 경우의 레이 아웃은 도 1에서와 같다.
활성 영역상에 섬모양의 마스크층 예를들면, 내산화성의 물질로 이루어진 물질층이 패터닝된다.
이와같이 활성 영역을 정의한후 필드 산화 공정을 진행하여 소자 격리 영역에 필드 산화막이 형성된다.
그 필드 산화 공정의 진행은 다음과 같이 이루어진다.
먼저, 도 2a에서와 같이, 반도체 기판(21)상에 버퍼 산화막(22)을 형성한다.
그리고 상기 반도체 기판(21)상에 형성된 버퍼 산화막(22)상에 나이트라이드층(23)을 형성하고 상기의 나이트라이드층(23)상에 포토레지스트층(24)을 형성한다.
이어, 도 2b에서와 같이, 필드 산화 마스크를 이용하여 상기의 포토레지스트층(24)을 선택적으로 노광하고 현상한다.
그리고 상기의 패터닝되어진 포토레지스트층(24a)을 마스크로 하여 노출된 나이트라이드층(23)을 선택적으로 제거한다. 이때, 패터닝된 나이트라이드층(23a)은 소자 격리 영역을 제외한 부분에만 남는다.
이어, 도 2c에서와 같이, 상기 나이트라이드층(23a)의 제거 공정에서 마스크로 사용된 포토레지스트층(25a)을 제거한다.
그리고 활성 영역상에만 남도록 패터닝된 나이트라이드층(23a)을 마스크로하여 필드 산화 공정을 진행하여 소자 격리 영역에 필드 산화막(25)을 형성한다.
그리고 도 2d에서와 같이, 상기의 필드 산화 공정에서 마스크로 사용된 나이트라이드층(23a)을 제거하고 활성 영역의 반도체 기판(21)이 노출되도록 버퍼 산화막(22)을 제거한다.
이와 같은 공정으로 필드 산화막을 형성하는 종래 기술에 있어서는 다음과같은 활성 영역의 감소 현상이 있다.
도 3은 종래 기술의 필드 산화 공정에 따른 활성 영역의 크기 변화를 나타낸 레이 아웃도이다.
종래 기술의 반도체 소자의 필드 산화막의 형성 공정은 나이트라이드층을 마스크로하여 필드 산화 공정을 진행하는 것으로, 필드 산화 공정시에 나이트라이드층의 엣지부분에서 활성 영역으로 필드 산화막층이 치고 들어가는 버즈빅 현상이 일어난다.
도 3의 ㉮ 영역은 최초 정의된 활성이고, ㉯ 영역은 패터닝된 마스크층을 이용하여 필드 산화를 한 경우 버즈빅의 이상 성장으로 활성 영역이 축소된 상태를 나타낸 것이다.
이와 같은 활성 영역의 축소는 활성 영역의 단축 방향보다 장축 방향에서 더 많이 일어난다.
즉, ㉰ 영역에서 활성 영역의 축소가 크다.
도 3에서 ㉱ 영역은 소자 격리 영역으로 필드 산화막이 형성되는 부분이다.
이와 같은 종래 기술의 반도체 소자의 소자 격리층 형성 공정은 필드 산화 공정시에 마스크로 사용되는 나이트라이드층의 엣지 부분에서 활성 영역으로 필드 산화막이 치고 들어가 형성되는 버즈빅 현상 등의 이상 산화 현상의 발생으로 활성 영역이 최초 패터닝된 면적을 확보하지 못한다.
이는 소자의 고집적화,미세화 측면에서 공정 진행을 어렵게하고, 수율 측면에서 불리하다.
특히, DRAM과 같은 소자의 제조 공정에서 셀 스토리지 노드 형성시에 공정 진행에 필요한 콘택 마진을 확보하기 어렵다.
콘택 마진을 확보하기 위하여 세정 공정을 과다하게 할 경우에는 트랜지스터의 너비(width) 방향 부근(도 3의 ㉮부근)에서 험프(hump)를 유발하게 된다.
이는 셀 트랜지스터의 문턱 전압 감소, 오프 전류의 증가를 가져와 트랜지스터의 특성을 저하시키게 된다.
본 발명은 이와 같은 종래 기술의 필드 산화 공정의 문제를 해결하기 위하여 안출한 것으로, 필드 산화 공정시에 액티브 영역을 효율적으로 확보할 수 있도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술의 필드 산화 공정을 위한 마스크층의 패터닝후의 레이 아웃도
도 2a내지 도 2d는 도 1의 A-A'선에 따른 종래 기술의 필드 산화 공정을 나타낸 공정 단면도
도 3은 종래 기술의 필드 산화 공정에 따른 활성 영역의 크기 변화를 나타낸 레이 아웃도
도 4는 본 발명에 따른 필드 산화 공정을 위한 마스크층의 패터닝후의 레이 아웃도
도 5a내지 도 5d는 도 4의 B-B'선에 따른 필드 산화 공정 단면도
도 6a내지 도 6d는 도 4의 C-C'선에 따른 필드 산화 공정 단면도
도 7a내지 도 7d는 도 4의 D-D'선에 따른 필드 산화 공정 단면도
도면의 주요부분에 대한 부호의 설명
51. 반도체 기판 52. 버퍼 산화막
53. 필드 산화 마스크 물질층 53a. 필드 산화 마스크층
54. 54a. 포토레지스트층 55. 필드 산화막
액티브 영역을 효율적으로 확보할 수 있도록한 본 발명에 따른 반도체 소자의 제조 방법은 장축과 단축을 갖고 서로 분리되는 복수개의 활성 영역들의 분리 영역에 필드 산화막을 형성하는 공정에서, 모든 활성 영역들상에 형성되는 제 1 필드 산화 마스크층들 그리고 어느 하나의 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역간의 분리 영역상에 상기 제 1 필드 산화 마스크층들에 서로 연결되는 제 2 필드 산화 마스크층들을 형성한후에 필드 산화 공정을 진행하여; 노출된 부분과 제 2 필드 산화 마스크층의 하측으로 그에 접하는 부분에서 성장되는 필드 산화막이 치고 들어와 제 2 필드 산화 마스크층의 하측 모든 부분에 필드 산화막이 형성되도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 제조 공정에 관하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 필드 산화 공정을 위한 마스크층의 패터닝후의 레이 아웃도이고,도 5a내지 도 5d는 도 4의 B-B'선에 따른 필드 산화 공정 단면도이다.
그리고 도 6a내지 도 6d는 도 4의 C-C'선에 따른 필드 산화 공정 단면도이고, 도 7a내지 도 7d는 도 4의 D-D'선에 따른 필드 산화 공정 단면도이다.
본 발명에 따른 반도체 소자의 제조 공정은 활성 영역을 충분히 확보하기 위하여 필드 마스크의 패터닝시에 어느 하나의 활성 영역과 그 활성 영역의 장축 방향으로 이웃하는 활성 영역을 분리하는 필드 영역에 더미 필드 마스크를 형성하여 필드 산화 공정을 형성하는 것으로, 필드 산화 공정시에 더미 필드 마스크의 양쪽에서 성장되는 산화막이 치고 들어와 어느 하나의 활성 영역과 그 활성 영역의 장축 방향으로 이웃하는 활성 영역을 분리하는 분리 영역에 필드 산화막이 형성되도록한 것이다.
이는 활성 영역과 그에 이웃하는 활성 영역을 분리하기 위한 분리 영역을 최초에 노출시켜 필드 산화 공정을 실시하는 경우 유효 활성 영역의 크기가 축소되는 것을 막기 위한 것이다.
즉, 도 4의 ㉴부분이 활성 영역과 활성 영역을 분리하기 위한 소자 격리 영역임에는 틀림없으나 이 영역을 최초 필드 마스크 형성시에 노출시켜 필드 산화 공정을 진행하는 경우에는 필드 산화막이 활성 영역으로 치고들어가는 정도가 커 소자 제조 공정에서 요구되는 활성 영역을 확보하지 못한다.
그러므로 본 발명은 도 4의 ㉴부분에도 액티브 마스크를 형성하여(그 너비는 필드 산화 공정시에 양쪽에서 치고 들어가는 필드 산화막에 의해 완전히 들뜨는 정도)필드 산화 공정을 진행하는 것이다.
도 4의 ㉲ 영역은 실제 요구되는 유효 활성 영역이고, ㉳ 영역은 공정 마진을 갖고 형성되는 필드 산화 마스크층의 형성 영역이다.
이와 같은 본 발명에 따른 반도체 소자 제조 공정은 도 5a와 도 6a 그리고 도 7a에서와 같이, 반도체 기판(51)의 전면에 버퍼 산화막(52),필드 산화 마스크 물질층(53)을 차례로 형성한다.
여기서, 필드 산화 마스크 물질층(53)은 내산화성 물질로 질화막이 주로 사용된다.
그리고 상기 필드 산화 마스크 물질층(53)의 전면에 포토레지스트층(54)을 형성한다.
이어, 도 5b와 도 6b 그리고 도 7b에서와 같이, 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역과의 분리 영역을 포함하는 활성 영역상에만 남도록 포토레지스트층(54)을 패터닝한다.
그리고 패터닝된 포토레지스트층(54a)을 마스크로하여 노출된 필드 산화 마스크 물질층(53),버퍼 산화막(52)을 선택적으로 제거하여 반도체 기판(51)의 표면을 노출시킨다.
이때, 활성 영역과 그의 단축 방향으로 이웃하는 활성 영역과의 분리 영역의 반도체 기판(51)은 그 표면이 완전 노출된다.
그리고 도 5c와 도 6c 그리고 도 7c에서와 같이, 상기 필드 산화 마스크 물질층(53)의 패터닝시에 마스크로 사용된 포토레지스트층(54a)를 제거하고 필드 산화 공정을 진행한다.
필드 산화 공정시에 도 5c와 도 6c에서 보면 도 4의 ㉴ 부분의 필드 산화 마스크층(53a)의 하측으로 양쪽 필드 산화막이 치고 들어가 완전히 만나는 것을 알 수 있다.
그리고 도 5d와 도 6d 그리고 도 7d에서와 같이, 상기 필드 산화 공정시에 마스크층으로 사용된 필드 산화 마스층(53a)을 제거한다.
도 6d에서 보면, 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역과의 분리 영역에는 필드 산화 마스크층(53a)이 형성되었으나 양쪽의 필드 영역에서 성장되는 필드 산화막이 치고 들어가 소자 격리층이 형성되는 것을 알 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법은 실제 요구되는 활성 영역보다 더 큰 면적으로 활성 영역을 정의하고 필드 산화 공정을 진행하여 셀 스토리지 노드의 콘택층이 형성되는 활성 영역의 장축 방향의 양 끝단의 활성 영역을 충분히 확보할 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
필드 산화 공정에서 활성 영역의 축소가 가장 많이 일어나는 장축 방향의 면적을 충분히 확보할 수 있으므로 셀 스토리지 노드 콘택 공정의 공정 마진을 충분히 확보할 수 있다.
또한, 활성 영역과 활성 영역간의 분리 영역의 너비를 줄일 수 있으므로 소자의 고집적화에 유리하다.
그리고 필드 산화막의 이상 성장에 따른 활성 영역의 축소를 막기 위하여 진행하는 전세정 공정을 과도하게 하지 않으므로 트랜지스터가 열화하는 것을 막는 효과가 있다.

Claims (5)

  1. 장축과 단축을 갖고 서로 분리되는 복수개의 활성 영역들을 포함하는 반도체 기판의 전면에 버퍼 산화막,필드 산화 마스크 물질층을 차례로 형성하는 공정,
    상기 필드 산화 마스크 물질층의 전면에 포토레지스트층을 형성하는 공정,
    활성 영역과 그의 장축 방향으로 이웃하는 활성 영역과의 분리 영역상에만 남도록 포토레지스트층을 패터닝하는 공정,
    패터닝된 포토레지스트층을 마스크로하여 노출된 필드 산화 마스크 물질층,버퍼 산화막을 선택적으로 제거하여 반도체 기판의 표면을 노출시키는 공정,
    상기 필드 산화 마스크 물질층의 패터닝시에 마스크로 사용된 포토레지스트층를 제거하고 필드 산화 공정을 진행하여 노출된 반도체 기판의 표면과 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역과의 분리 영역상에 형성된 필드 산화 마스크층 하측에 필드 산화막이 형성되도록 하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 필드 산화 마스크 물질층은 내산화성 물질로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 필드 산화 마스크 물질층의 패터닝시에 활성 영역과 그의 단축 방향으로 이웃하는 활성 영역과의 분리 영역의 반도체 기판은 그 표면이 완전노출되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 활성 영역과 그의 장축 방향으로 이웃하는 활성 영역과의 분리 영역상에 형성되는 필드 산화 마스크층은 활성 영역상에 형성되는 필드 산화 마스크층 보다 너비가 작은 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서, 활성 영역상에 형성되는 필드 산화 마스크층은 활성 영역보다 더 큰 너비로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019990009233A 1999-03-18 1999-03-18 반도체 소자의 제조 방법 KR100304973B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990009233A KR100304973B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 제조 방법
US09/457,664 US20020055257A1 (en) 1999-03-18 1999-12-09 Method for fabricating semiconductor device
JP2000071913A JP2000286253A (ja) 1999-03-18 2000-03-15 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009233A KR100304973B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000060694A KR20000060694A (ko) 2000-10-16
KR100304973B1 true KR100304973B1 (ko) 2001-09-26

Family

ID=19576972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009233A KR100304973B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US20020055257A1 (ko)
JP (1) JP2000286253A (ko)
KR (1) KR100304973B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026134A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体集積回路の製造方法及びこの方法により製造した半導体集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582047A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置の製造方法
JPH0414241A (ja) * 1990-05-02 1992-01-20 New Japan Radio Co Ltd 半導体膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582047A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置の製造方法
JPH0414241A (ja) * 1990-05-02 1992-01-20 New Japan Radio Co Ltd 半導体膜の製造方法

Also Published As

Publication number Publication date
US20020055257A1 (en) 2002-05-09
KR20000060694A (ko) 2000-10-16
JP2000286253A (ja) 2000-10-13

Similar Documents

Publication Publication Date Title
CN101154597B (zh) 鳍状晶体管的制造方法
US6130168A (en) Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
US7875540B2 (en) Method for manufacturing recess gate in a semiconductor device
KR100304973B1 (ko) 반도체 소자의 제조 방법
JP3172998B2 (ja) 半導体装置及びその製造方法
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR100567074B1 (ko) 반도체 소자의 제조방법
KR20050027381A (ko) 트랜지스터의 리세스 채널 형성 방법
KR100345067B1 (ko) 반도체소자의제조방법
KR100751687B1 (ko) 플래쉬 메모리 소자의 제조방법
KR0170509B1 (ko) 마스크롬 제조방법
KR20080029660A (ko) 반도체 소자 및 그의 제조 방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100247280B1 (ko) 반도체장치 및 그의 제조방법
KR100280526B1 (ko) 반도체 메모리 제조방법
KR950013900B1 (ko) 디램셀의 캐패시터 저장전극 제조방법
KR100461336B1 (ko) 반도체 소자의 제조방법
KR0165816B1 (ko) 반도체 제조공정의 퇴행식각방법
KR100278979B1 (ko) 반도체 기억장치의 더미셀 형성방법
KR100281107B1 (ko) 반도체 소자 및 그의 제조 방법
KR20040092808A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR100511923B1 (ko) 반도체소자의 소자분리막 형성방법
KR100713926B1 (ko) 반도체 소자의 제조방법
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee