JPH0414241A - 半導体膜の製造方法 - Google Patents

半導体膜の製造方法

Info

Publication number
JPH0414241A
JPH0414241A JP2116324A JP11632490A JPH0414241A JP H0414241 A JPH0414241 A JP H0414241A JP 2116324 A JP2116324 A JP 2116324A JP 11632490 A JP11632490 A JP 11632490A JP H0414241 A JPH0414241 A JP H0414241A
Authority
JP
Japan
Prior art keywords
film
oxidation
polysilicon
oxide
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2116324A
Other languages
English (en)
Other versions
JP3019998B2 (ja
Inventor
Akihiro Funato
船渡 昭弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2116324A priority Critical patent/JP3019998B2/ja
Publication of JPH0414241A publication Critical patent/JPH0414241A/ja
Application granted granted Critical
Publication of JP3019998B2 publication Critical patent/JP3019998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は半導体膜の製造方法、特に素子の分離を行う方
法に関する。
[従来の技術] 従来から、LSI、超LSIなどの半導体集積回路にお
いては、半導体基板上に形成された素子間の分離に選択
酸化法(L OCOS −Local oxidati
on of 5ilicon)が用いられている。コノ
選択酸化法は、例えば5iaN4の窒化膜を酸化マスク
として用いながらフィールド酸化膜を形成する方法であ
る。
第2図には、上記選択酸化法により酸化膜を形成する状
態が示されており、図(a)に示されるように、まずシ
リコン(Si)基板1に酸化シリコン(SxOz)のパ
ッド酸化膜2を形成し、このパッド酸化膜2上の活性(
アクティブ)領域となる部分に窒化シリコン(S l 
a N4)の酸化マスク3を形成する。上記パッド酸化
膜2は、後述のフィールド酸化の際に生じる酸化マスク
3によるストレスを緩和するために設けられる。
そして、チャネルストップインブラントによりイオン注
入が行われ、その後にフィールド酸化が行われると、図
(b)に示されるようになり、シリコン基板1内の酸化
マスク3との境界部分にチャネルストッパ4の領域が形
成され、このチャネルストッパ4により機能素子が形成
される活性領域間の絶縁状態が良好に維持される。
また、フィールド酸化によりシリコン基板1の上面が酸
化されてフィールド酸化膜5が形成されることになるが
、シリコンが酸化されると体積が2倍程度に増加するの
で、図示されるように酸化マスク3の周囲が盛り上がる
ようにして酸化膜5が形成される。この後には、上記酸
化マスク3は取り除かれ、この活性領域に機能素子が形
成されることになり、この機能素子と他の機能素子との
間は上記フィールド酸化膜5によって電気的に分離され
ることになる。
[発明が解決しようとする課題] しかしながら、上述した選択酸化法では、上記5iaN
4膜である酸化マスク3のストレスを緩和するためのパ
ッド酸化膜2は、フィールド酸化時に酸素の拡散の通路
となり、その結果、図示100のようにバーズビーク(
鳥のくちばし)と呼ばれる形の領域が生じることが知ら
れている。そして、このバーズビーク100は、機能素
子を形成する活性領域を狭めるため、半導体集積回路の
微細化の障害となる。
また、フィールド酸化による酸化膜(Sing)5の形
成に伴って体積が膨張することや、酸化マスク3の応力
により、シリコン基板1に結晶欠陥が入るという問題が
あり、これは微小リークの原因となる。
更に、上記フィールド酸化は高温で長時間かがることか
ら、先に形成されたチャネルストッパ4に注入されてい
る不純物がアクティブ領域へしみ出す(拡散する)とい
う問題や、界面領域での濃度再分配、いわゆる偏析が生
じるという問題があった。
本発明は上記問題点に鑑みてなされたものであり、その
目的は、選択酸化する際に生じるバーズビーク、結晶欠
陥、不純物しみ出し及び偏析を良好に抑制することので
きる半導体膜の製造方法を提供することにある。
[課題を解決するための手段] 上記目的を達成するために、本発明は、シリコン基板上
にパッド酸化膜を介して酸化マスクを形成し、フィール
ド酸化により素子分離のための酸化膜をシリコン基板上
に形成する半導体膜の製造方法において、上記酸化マス
クの上にリンガラス膜又は砒素ガラス膜を形成してパタ
ーニングする第1の工程と、上記ガラス膜の上からポリ
シリコン膜を形成する第2の工程と、この第2の工程の
後に所定厚さのポリシリコン酸化を行う第3の工程と、
この第3の工程の後にリンガラス膜又は砒素ガラス膜の
選択エッチを行う第4の工程と、を含み、上記第4の工
程の後にフィールド酸化することにより素子分離膜を形
成することを特徴とする。
[作用コ 上記の構成によれば、酸化マスクの上に例えばリンガラ
ス膜が形成され、この上にポリシリコンがデポジション
により形成されることになり、その後上記ポリシリコン
が酸化されるが、このポリシリコン酸化では、例えばリ
ンガラス膜に含まれている不純物であるリンが周囲に、
本発明の場合は特に上部に拡散することになる。
そして、上記リンガラス膜を選択的に除去するエツチン
グが行われるが、この際にはリンが拡散したポリシリコ
ンがリンガラス膜と共に選択的に除去されることになり
、この時点で不活性領域にはポリシリコン酸化膜が形成
され、その下部には酸化されないポリシリコン膜が残る
ことになる。
次に、フィールド酸化が行われることになるが、この場
合にはポリシリコン膜のみの酸化に留めることもでき、
またシリコン基板上部の酸化をすることもできる。そし
て、いずれの場合にも、ポリシリコン膜が存在するので
、酸化マスクの下側への酸素供給が規制され、バーズビ
ークの発生が抑制される。しかも、既にポリシリコン酸
化膜が形成されているので、高温で行うフィールド酸化
の時間は減少することになる。
なお、上記リンガラスは砒素ガラスとしても同様の作用
を行うことになる。
[実施例コ 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図には、実施例に係る製造方法の各工程で形成され
る半導体膜の状態が示されており、各工程ごとに順に説
明する。
第1の工程は、まず図(a)に示されるように、シリコ
ン基板1の上部を酸化し、後述の酸化マスク3のストレ
スを解消するために、例えば厚さ500人のパッド酸化
膜2を形成し、続いて例えば厚さ1000人の5i−N
4膜の酸化マスク3を形成し、更に厚さ1000人で約
6wt%P(重量パーセントリン)以上のリンガラス(
PSG−Phospho−5ilicate Glas
s)膜6を形成する。
そして、図(b)に示されるように、上記酸化マスク3
及びリン・ガラス膜6は、フォトレジストを用いてエツ
チングすることにより活性領域にパターニングされる。
ここで、フィールドインブラントによりチャネルストッ
パのためのイオン注入が行われ、図(C)に示されるよ
うに、酸化マスク3及びリンガラス膜6の下側を除くパ
ッド酸化膜2の下側にはチャネルストッパ4が形成され
る。
次の第2の工程では、ポリシリコン膜をデポジションに
より形成しており、図(C)に示されるように、実施例
ではガス反応により厚さd1=2000人程度のポリシ
リコン膜(Poly Si ) 7をリンガラス膜6の
上から蒸着し、次の第3工程へ移行する。
この第3の工程では、図(d)に示されるように、ポリ
シリコン膜7の酸化を850度程鹿の温度(wet)で
行っている。このポリシリコン酸化では、リンガラス膜
6からリン(P)が拡散し、リンガラス膜6の上部20
0の領域ではリンドープポリシリコン酸化となるので、
増速酸化が行えることになる。従って、この第3の工程
では上記200の領域がリンガラス領域となると共に、
この領域200の酸化が速く行われるので、領域200
以外のポリシリコン膜7では上部が酸化されて酸化膜(
SiO,)7aとなるが、下部には酸化されないポリシ
リコン膜7bが残ることになる。
このように、ポリシリコン酸化では、増速酸化により短
時間にリンガラス(PSG)膜上部の酸化が行え、また
従来の酸化では1000度以上で行うのが通常であるか
ら、比較的低温で酸化が行えるという利点がある。
そして、第4の工程では、図(e)に示されるように、
リンガラス領域100の選択エツチングが行われており
、この選択エツチングは、例えば希フッ酸を用いたウェ
ットエツチングにより行うことができる。この選択エツ
チングにより、図示のリンガラス領域200が削除され
、Si、N4の酸化マスク3が露出した状態となって、
次の第5の工程へ移行する。
この第5の工程では、図(f)に示されるように、フィ
ールド酸化が行われ、実施例では上記ポリシリコン膜7
bとシリコン基板1の上部が酸化され、最終的なフィー
ルド酸化膜8を形成することになる。この酸化は、必要
となる酸化膜の厚さの条件に合わせて行われることにな
るが、酸化膜の厚さを図の厚さd、(約4000人)と
することもでき、この場合は上記d1である約2000
人のポリシリコン膜7を酸化するだけでよい。そして、
この際のバーズビークはほとんど生じないことになる。
すなわち、第2図のバーズバークは、シリコン基板1を
酸化する際にパッド酸化膜2が供給通路となって、酸素
が酸化マスク3下側へ流入することにより生じるが、上
記の場合パッド酸化膜2の上部のポリシリコン膜7のみ
を酸化するので、バーズビークはほとんど生じない。
また、例えば8000人の酸化膜が必要な場合にはシリ
コン基板1の上部の約2000人を酸化をすることにな
るが、この場合にはポリシリコン膜7bの存在が酸素マ
スク3への酸素供給を抑制することになり、また既に酸
化膜7aが形成されているので従来よりフィールド酸化
時間が短くて済み、バースビークの発生が従来(約80
00人形成する場合)よりもほぼ半分程度に減少するこ
とになる。
このようにして、第5の工程でフィールド酸化が終了す
ると、図(g)に示されるように、酸化マスク3の除去
が行われ、これによって選択酸化による酸化膜8の形成
が終了し、その後、活性領域300には各種の素子が形
成されることになる。
以上のようにして、バーズビークが減少することになる
が、本発明により結晶欠陥、不純物のしみ出し、偏析も
確実に抑制される。すなわち、本発明では酸化マスク3
の上部に形成したポリシリコン膜7のみを酸化する限り
においては、酸化マスク3等の変形によるストレスが生
じることはなく、シリコン基板1の結晶欠陥も防ぐこと
ができ、シリコン基板1の上部に及んで酸化する場合で
あっても、その酸化領域は従来に比較して薄くなるので
結晶欠陥は著しく減少することになる。
また、従来に比べて短時間に酸化することができ、かつ
比較的低温で行うことができるので、チャネルストッパ
領域内の不純物がしみ出ることや、界面部での偏析が生
じることを抑制することができる。特に、ポリシリコン
膜7のみを酸化する場合には、この不純物のしみ出し及
び偏析はほとんど抑制される。
更に、上記実施例で用いられているポリシリコン膜7は
、酸化速度の大きいポーラスなポリシリコンを用いて形
成することができ、この場合には酸化速度を更に短縮す
ることができ、チャネルストッパの不純物のしみ出しく
拡散)及び不純物の偏析が更に抑えられ、またバーズビ
ークの発生も良好に抑制される。
また、上記実施例では第1の工程でリンガラス膜7を酸
化マスク3の上に形成しているが、このリンガラス7は
砒素ガラスとしてもよく、この場合にも砒素がリンと同
様の働きをして上記と同様の作用及び効果を得ることが
できる。
[発明の効果] 以上説明したように、本発明によれば、酸化マスクの上
にリンガラス膜又は砒素ガラス膜を形成し、このガラス
膜の上からポリシリコン膜を形成して酸化し、更にリン
ガラス膜又は砒素ガラス膜の選択エッチを行い、この後
にフィールド酸化をするようにしたので、上記フィール
ド酸化を行う以前に既にポリシリコンによる酸化膜が形
成されており、しかもフィールド酸化はポリシリコンの
存在化で行うので、酸素がパッド酸化膜から酸化マスク
下側のシリコン基板に入り込みにく(なる。
従って、バーズビークが良好に抑えられ、従来に比べる
と半分程度まで抑制することが可能となり、特にポリシ
リコン膜のみの酸化ではほとんど生じない。この結果、
微細加工ができると共に集積度も高めることができるこ
とになる。
また、ポリシリコン膜酸化の存在により酸化マスク及び
シリコン基板の膨張によるストレスが少なくなり、結晶
欠陥を減少させることが可能となる。
更に、酸化が短時間でかつ比較的低温で可能となるので
、チャネルストッパ領域の不純物のしみ出しや界面部で
の偏析も良好に抑制されるという利点がある。
【図面の簡単な説明】
第1図は本発明の実施例に係る半導体膜の製造方法によ
り形成される半導体膜の各工程での製造状態を示す図、
第2図は従来の半導体膜の製造方法による製造状態を示
す図である。 1・−・シリコン基板、2・・−パッド酸化膜、3・−
・酸化マスク(窒化膜)、 4・−チャネルストッパ、5・−・酸化膜、6・・・リ
ンガラス膜、7・・−ポリシリコン膜、8・・・フィー
ルド酸化膜、 100−・・バーズビーク、 200−・・リンガラス領域、300・・・活性領域。 特許出願人 新日本無線株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)シリコン基板上にパッド酸化膜を介して酸化マス
    クを形成し、フィールド酸化により素子分離のための酸
    化膜をシリコン基板上に形成する半導体膜の製造方法に
    おいて、上記酸化マスクの上にリンガラス膜又は砒素ガ
    ラス膜を形成してパターニングする第1の工程と、上記
    ガラス膜の上から所定厚さのポリシリコン膜を形成する
    第2の工程と、この第2の工程の後にポリシリコン酸化
    を行う第3の工程と、この第3の工程の後にリンガラス
    膜又は砒素ガラス膜の選択エッチを行う第4の工程と、
    を含み、上記第4の工程の後にフィールド酸化すること
    により素子分離膜を形成することを特徴とする半導体膜
    の製造方法。
JP2116324A 1990-05-02 1990-05-02 半導体膜の製造方法 Expired - Fee Related JP3019998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2116324A JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2116324A JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Publications (2)

Publication Number Publication Date
JPH0414241A true JPH0414241A (ja) 1992-01-20
JP3019998B2 JP3019998B2 (ja) 2000-03-15

Family

ID=14684161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2116324A Expired - Fee Related JP3019998B2 (ja) 1990-05-02 1990-05-02 半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP3019998B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304973B1 (ko) * 1999-03-18 2001-09-26 김영환 반도체 소자의 제조 방법
JP2007320720A (ja) * 2006-06-01 2007-12-13 Fuji Xerox Co Ltd 画像形成装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304973B1 (ko) * 1999-03-18 2001-09-26 김영환 반도체 소자의 제조 방법
JP2007320720A (ja) * 2006-06-01 2007-12-13 Fuji Xerox Co Ltd 画像形成装

Also Published As

Publication number Publication date
JP3019998B2 (ja) 2000-03-15

Similar Documents

Publication Publication Date Title
JP2521611B2 (ja) ツインウェルを有するcmosの製造方法
JPS6228578B2 (ja)
US4981813A (en) Pad oxide protect sealed interface isolation process
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
US5256895A (en) Pad oxide protect sealed interface isolation
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
JPS63293850A (ja) 半導体装置の製造方法
JPH0414241A (ja) 半導体膜の製造方法
JPS6242382B2 (ja)
JPH0685201A (ja) 半導体装置の製造方法
JPH0268930A (ja) 半導体装置の製造法
JPH03101250A (ja) 半導体装置の製造方法
JPS62186551A (ja) 半導体装置の製造方法
JPH11186253A (ja) 半導体装置の製造方法
JPS5866358A (ja) 半導体装置の製法
JPH01253932A (ja) 半導体装置の製造方法
JPS6331124A (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JPS6076138A (ja) 半導体装置の製造方法
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
JPH01256147A (ja) 半導体装置の製造方法
JPH0472625A (ja) 半導体装置の製造方法
JPH05182960A (ja) 半導体装置の製造方法
JPH05198567A (ja) 半導体装置の製造方法
JPS59189648A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees