JPH0472625A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0472625A
JPH0472625A JP18620490A JP18620490A JPH0472625A JP H0472625 A JPH0472625 A JP H0472625A JP 18620490 A JP18620490 A JP 18620490A JP 18620490 A JP18620490 A JP 18620490A JP H0472625 A JPH0472625 A JP H0472625A
Authority
JP
Japan
Prior art keywords
film
substrate
active region
element isolation
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18620490A
Other languages
English (en)
Inventor
Masahiro Sasaki
雅宏 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18620490A priority Critical patent/JPH0472625A/ja
Publication of JPH0472625A publication Critical patent/JPH0472625A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、半導体製造プロセス初期の素子分離絶縁膜形
成方法に関し。
バーズビークの発生を極力抑制する方法を得ることを目
的とし。
シリコン(Si)基板の活性領域の周縁に耐エツチング
性のマスクを形成する工程と、該マスクを用い、該Si
基板をエツチングして、該Si基板に凹凸を形成する工
程と、しかる後、該Si基板上全面に第1の二酸化シリ
コン(Sin、)膜を形成する工程と。
該Si基板の該活性領域と該活性領域周縁の凸部をおお
うように、窒化シリコン(sis+ta)膜を形成する
工程と、該5iJ4膜をマスクとして該Si基板を酸化
して、素子分離用の第2の5iOz膜を形成する工程と
、該5isN4膜と、第1の5ift膜を除去して。
該活性領域を露出する工程とを含むように構成する。
〔産業上の利用分野〕
本発明は、半導体製造プロセス初期の素子分離絶縁膜形
成方法に関する。
近年、Si半導体において、高集積化、微細化に伴い、
素子分離のためのフィールド絶縁膜形成も極力微小化す
ることが要求されている。
〔従来の技術〕
第3図は従来例の説明図である。
図において、8はSi基板、9はSin、膜、 10は
St、N、膜、 11は素子分離用Sin、膜、 12
は活性領域。
13はバーズビーク、 14は素子分離領域である。
従来技術における活性領域12形成のための素子分離S
in、膜11の製造方法においては。
第3図(a)に示すように、Si基板8上にSiO□膜
9を被覆し。
第3図(b)に示すように、活性領域12の領域上に、
酸化時のマスクとして5isNa膜10をパターニング
形成し。
第3図(c)に示すように、湿式酸化により。
Si、N、膜10をマスクとして、 Sin、膜9並び
に、下層のSi基板8を酸化して、厚い素子分離用Si
O□膜11を形成し。
そして、第3図(d)に示すように、5isNa膜lO
をエツチング除去し、 5102膜9を活性領域12が
露出するまでエツチングしていた。
ところが、 5iOz膜9の酸化時に5if2膜中を酸
素(02)が拡散して、マスクとしての5t−N4膜1
0の下のSin、膜9まで酸化されて、所謂“バーズビ
ーク”(Bird’s Beak)13が出来てしまう
このバーズビーク13の存在により、活性領域12がそ
の分だけ狭く成ってしまう。
特に高集積パターンではバーズビークの形成幅が、微細
化の大きな障害となる。
このバーズビークの量は、湿式酸化の膜厚などで変化し
、活性化領域の高精度な作成が困難となり、微細なパタ
ーンに成るほど問題は大きくなる。
〔発明が解決しようとする課題〕
従って、従来技術で問題となってきたバーズビークの発
生は、素子分離形成用SiO□膜の中を酸化材9例えば
酸素が拡散して+ 5isN、膜の下面のSi面を部分
的に酸化することが主な原因とされている。
本発明は9以上の点に鑑み、バーズビークの発生を極力
抑制する方法を得ることを目的として提供されるもので
ある。
〔課題を解決するための手段〕
第1図は本発明の原理説明図、第2図は本発明の一実施
例の工程順模式断面図である。
図において、lはSi基板、2はマスク、3は第1の5
iOt膜、 3Bは第2の5iyx膜、4は5isNa
膜。
5は活性領域、6は素子分離領域、7はバーズビークで
ある。
第1図(a)に示すように、Si基板l上に第1の5i
Oz膜3を被覆し、素子分離領域6上にSi、N。
膜4をマスクとしてパターニング形成し、第1図(b)
に示すように、湿式酸化により、Si基基板上酸化する
と、前述のように、素子分離形成用の第2のSiO□膜
3B中を酸素か拡散して、  5iJJs膜4の下面の
Si面を部分的に酸化することが主な原因でバーズビー
ク7か発生する。
従って、第1図(c)に示すように、第1のSiO□膜
3と酸化形成された第2の5102膜3Bが活性領域5
と素子分離領域6の境界点で不連続であれば、第1図(
d)に示すように、  Si、N、膜4の下には酸化材
が拡散していく径路が絶たれて、第1のStew膜3と
第2の5if2膜3Bの不連続点より活性領域5の側に
バーズビーク7の拡張はなくなり。
活性領域5は一定の寸法を確保して再現出来ることにな
る。
本発明では、  Si、N4膜4とSi基基板上の接触
が最小限度の面積で、第1のSiO□膜3と第2のSi
O2i3Bが不連続となるように、Si基基板上エツチ
ングして、Si基基板上小さな段差を形成し、活性領域
上の第1の3i02膜3への酸化材の拡散が行われない
ようにする。
即ち1本発明の目的は、第2図(a)に示すように、S
i基板1の活性領域5の周縁に耐エツチング性のマスク
2を形成する工程と。
第2図(b)に示すように、該マスク2を用い。
該Si基板1をエツチングして、該Si基板lに凹凸を
形成する工程と。
しかる後、第2図(C)に示すように、該Si基板l上
全面に第1のSiO□膜3を形成する工程と。
第2図(d)に示すように、該Si基板1の該活性領域
5と該活性領域5周縁の凸部をおおうように、  Si
、N、膜4を形成する工程と。
第2図(e)に示すように、該5isN4膜4をマスク
として該Si基板lを酸化して、素子分離用の第2の5
iOz膜3Bを形成する工程と。
該Si、N4膜4と、該第1の5iOz膜3を除去して
該活性領域5を露出する工程とを含むことにより達成さ
れる。
〔作用〕
本発明では、第2図(e)に示すように5jsL膜とS
iとの接触が最小限度で、下敷きSiO□膜が不連続と
なるように、Si基板をエツチングして1段差を形成し
、下敷きSiO□膜への酸化材の拡散を遮断しているの
で、バーズビークの形成は不連続点の所で完全にカット
される。
〔実施例〕
第2図は本発明の一実施例の工程順模式断面図である。
第2図(a)に示すように、Si基板1上に熱酸化法に
より、500人の厚さにSiO2膜を被覆し、パタニン
グして、活性領域5の周縁に耐エツチング性のマスク2
としての5in2膜パターンを形成する。
次に、第2図(b)に示すように、 SiO□膜2をマ
スクとして、Si基板1を約i、 ooo人の深さにR
IE法により異方性ドライエツチングを行い、Si基板
1に凹凸を形成する。
しかる後に、第2図(C)に示すように、Si基板l上
のマスクとして利用したSiO□膜2をウェットエツチ
ングにより除去した後、常圧CVD法により300人の
厚さに、Si基板l上全面に第1のSiO□膜3を形成
する。
第2図(d)に示すように、Si基板1の全面にSt、
N4膜4をCVD法により l、 500人の厚すニ被
覆し1図示しないレジストをマスクとして、活性領域5
と該活性領域5周縁の凸部をおおうように。
3i3N4膜4をパターニング形成する。
第2図(e)に示すように+  5iJ4膜4をマスク
として、Si基板Iをウェット酸化して、素子分離用の
第2の5iOy膜3Bを6.000人の厚さに形成する
そして、第2図(f)に示すように、Si基板l上の5
lsNa膜4と第1の5ift膜3を除去して、活性領
域5の表面を露出する。
この後、活性領域5に素子を形成する。
〔発明の効果〕
以上説明したように1本発明によれば、素子分離形成用
のSin、膜が活性領域上のSiO□膜と不連続となる
ように、Si基板をエツチングして段差を形成して、 
SiO□膜への酸化材の拡散を遮断しているので、バー
ズビークの形成は不連続点の所で完全にカットされる。
このため、活性領域が有効に設計通り活用され。
半導体装置の高集積化、微細化に寄与するところが大き
い。
【図面の簡単な説明】
第1図は原理説明図。 第2図は本発明の一実施例の工程順模式断面図。 第3図は従来例の説明図 である。 図において。 lはSi基板、     2はマスク。 3は第1の5in2膜、  3Bは第2の5in2膜。 4はSi、N、膜、    5は活性領域。 6は素子分離領域、  7はバーズビーク水食り月Iつ
!!、理説明Bつ 蔓 図 ホイと0月の一実^丑+lめ、工−オ象噸牛奨氏圀〒i
図第

Claims (1)

  1. 【特許請求の範囲】  シリコン基板(1)の活性領域(5)の周縁に耐エッ
    チング性のマスク(2)を形成する工程と、 該マスク(2)を用い、該シリコン基板(1)をエッチ
    ングして、該シリコン基板(1)に凹凸を形成する工程
    と、 しかる後、該シリコン基板(1)上全面に第1の二酸化
    シリコン膜(3)を形成する工程と、 該シリコン基板(1)の該活性領域(5)と該活性領域
    (5)周縁の凸部をおおうように、窒化シリコン膜(4
    )を形成する工程と、 該窒化シリコン膜(4)をマスクとして該シリコン基板
    (1)を酸化して、素子分離用の第2の二酸化シリコン
    膜(3B)を形成する工程と、該窒化シリコン膜(4)
    と、該第1の二酸化シリコン膜(3)を除去して、該活
    性領域(5)を露出する工程とを含むことを特徴とする
    半導体装置の製造方法。
JP18620490A 1990-07-12 1990-07-12 半導体装置の製造方法 Pending JPH0472625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18620490A JPH0472625A (ja) 1990-07-12 1990-07-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18620490A JPH0472625A (ja) 1990-07-12 1990-07-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0472625A true JPH0472625A (ja) 1992-03-06

Family

ID=16184198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18620490A Pending JPH0472625A (ja) 1990-07-12 1990-07-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0472625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321698B1 (ko) * 1998-06-17 2002-03-08 박종섭 트렌치형소자분리산화막을포함하는반도체소자제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321698B1 (ko) * 1998-06-17 2002-03-08 박종섭 트렌치형소자분리산화막을포함하는반도체소자제조방법

Similar Documents

Publication Publication Date Title
JPS6228578B2 (ja)
JPH0472625A (ja) 半導体装置の製造方法
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR100242391B1 (ko) 감광마스크 제작방법
JPH06163528A (ja) 半導体装置の製造方法
KR100256269B1 (ko) 반도체소자의 필드산화막 형성방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR0168148B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR0141106B1 (ko) 반도체소자의제조방법
JP2992171B2 (ja) 半導体装置の製造方法
JP2703905B2 (ja) 半導体装置のアイソレーション形成方法
KR0180782B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
KR100248349B1 (ko) 필드산화막제조방법
JPH01162351A (ja) 半導体装置の製造方法
KR100249167B1 (ko) 격리막 형성 방법
JPH0547921A (ja) 半導体装置の製造方法
KR0146526B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19980026851A (ko) 세폭스 소자분리 방법
JPH0414241A (ja) 半導体膜の製造方法
JPH01136349A (ja) 半導体装置の素子間分離膜形成方法
KR20040059376A (ko) 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법
KR19990016026A (ko) 소자분리막 제조 방법
JPH04267335A (ja) 半導体装置の製造方法
JPH05198567A (ja) 半導体装置の製造方法