JPS62165949A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特には半導体基
板に素子分離等のために選択酸化領域を形成するための
方法に関する。

〈従来の技術〉 半導体基板に多数のＭＯＳトランジスタのような素子を
組込む場合、動作の信頼性を高めるだめよって絶縁分離
が図られている０ このような選択酸化膜は、ＭＯＳトランジスタ等の素子
を作製する前（（、半導体基板の素子領域を除く部分に
厚い酸化膜を形成する方法が採られ、従来から半導体基
板上を被って形成した窒化シリコン膜をフォトエツチン
グ工程を利用して直接パターニングし、これをマスクに
して露出したシリコン基板に酸素を拡散して素子分離の
ための酸化領域が作成されている。

或いは寸法精度を高めるために、パターニングされた窒
化シリコン膜に更に第２の窒化シリコンを形成し、この
サイドウオールを有する窒化シリコンをマスクにして酸
化領域が形成されている。

〈発明か解決しようとする問題点〉 上記従来の選択酸化膜作成工程では、作成された酸化領
域にバーズビークが生じ、素子分離領域が大きくなる欠
点があり、微細加工技術によって高密度化が望まれてい
る半導体集積回路の製造工程としては問題かあった。

また後者の窒化膜によるサイドウオールを利用した工程
では、少なくともサイドウオール部の窒化膜はシリコン
基板に薄い酸化膜を介することなく直接被着する方法が
採られる。従ってこのようなサイドウオールをもつマス
クを用いてシリコン基板を酸化した場合には上述のよう
なバーズビークの発生は抑えることができる。しかし反
面、選択酸化部分とシリコン基板部分との間に急峻な段
差が生じ、以降の素子作製プロセスを実施した場合ζて
、急峻な段差のために素子分離領域の周辺に深い溝が形
成されたシ、シリコン基板中に結晶欠陥を伴なう慣れが
あシ、実用化するには間層があつた０ く問題点を解決するための手段〉 本発明は上記従来の選択酸化工程の問題点に鑑みてなさ
れたもので、素子領域と選択酸化領域との境界部分等に
溝の発生を伴うことなく素子分離のために要する領域の
縮少を図り得る半導体装置の製造方法を提供する。

本発明は、半導体基板上に窒化膜、酸化膜及び多結晶シ
リコン膜を順次堆積し、多結晶シリコン膜を酸化領域の
形状に対応させてバターニングすると共に、更に新たに
多結晶シリコン膜を被着して多結晶シリコンによるサイ
ドウオールを形成し、該サイドウオールをもつ多結晶シ
リコンをマスクに酸化膜、続いて窒化膜をエツチングし
て基板を酸化するための開口を形成し、露出した半導体
基板を酸化して半導体装置を作製する。

く作用〉 半導体基板を酸化するための窒化膜の開口は、サイドウ
オールをもつ多結晶シリコンをマスタべして形成される
ため、選択酸化領域の縮少が図られ、且つ窒化膜をマス
クに酸化処理するため基板との境界てはバーズビークが
形成されて、溝等の欠陥を生じることなく選択酸化領域
をもつ半導体装置を作製することができる。

〈実施例〉 第１〜第８図は本発明による一実施例の選択酸化工程を
示す半導体基板の断面図である。

第１図において、Ｐ型シリコン基板１の表面を被って熱
酸化による薄い酸化膜２、窒化シリコン膜、シリコン駿
化膜４及び多結晶シリコン膜５が順次堆積される。次に
最上層の多結晶シリコン膜５に対して、第２図のように
フォトエツチング及び反応性イオンエツチング技術によ
シバターニングし、素子形成の予定領域上に多結晶シリ
コン５を形成する。バターニングされた上記多結晶シリ
コン５を被って全面に再度多結晶シリコン膜６を第３図
に示す如く被着し、新たに形成された多結晶シリコン膜
６を反応性イオンエツチングによシエノチングして、上
記多結晶シリコン５の周囲に図のように形成する。続い
てサイドウオール６をもつ多結晶シリコン５をマスクと
して、第５図の如く酸化膜４を反応性イオンエツチング
だよシエッチングする。酸化膜４がバターニングされた
後、サイドウオール６と共に多結晶シリコン５を除去し
、残留する酸化膜４をマスクとして窒化シリコン膜３を
反応性イオンエツチングによシ第６図のようにエツチン
グし、素子分離領域の基板表面を被う薄い酸化膜２を露
出させる。露出した薄い酸化膜２を介して基板表面に、
フィールド反転防止のための不純物、例えば　Ｂ　をイ
オン注入してフィールド反転防止領域８を作成する。次
に基板表面を被う薄い酸化膜２の露出している部分を除
去し、第７図の如くシリコン基板１の一部を露出させる
。

このとき窒化シリコン膜３の開口によるシリコン基板の
露出領域は、上記多結晶シリコン膜５に形成した開口領
域の面積に比べて、サイドウオール６０寸法だけ縮小さ
れた形状になる。

囲気中で酸化処理して第８図に示すような選択酸化領域
７を成長させる。該選択酸化領域７は薄い酸化膜２に連
続する酸化領域として形成されるため、バーズビークを
もった形状に形成され、シリコン基板ｌと酸化領域７と
の境界は比較的なだらかに変化する。以降上記窒化シリ
コン膜３を除去し、素子領域にＭＯＳトランジスタ、抵
抗等の集積回路を構成するに必要な素子が従来公知の技
術によシ作製され、適宜配線が施こされて半導体装置が
製造される。

作製された半導体装置は、素子分離領域がサイドウオー
ルをもった多結晶シリコンを用いて位置決めされている
ため、素子分離領域の占有面積の割合は小さくなシ、基
板の効率的な利用が図られる〇 ここで上記素子分離のための選択酸化領域７はシリコン
基板１と比較的緩やかな傾斜で境界を接しているため、
素子作製のための工程を実施した後においても境界部に
溝や歪を生じることはほとんどない。

上記選択酸化工程において、多結晶シリコン５と窒化シ
リコン３との間に挿入された酸化膜４は、多結晶シリコ
ン５及びサイドウオール用の多結晶シリコン６をエツチ
ングする際に窒化シリコン膜３の保護を図ると共に、窒
化シリコン膜３をエツチングする際にはマスクとしての
役目を果す。またシリコン酸化膜４の膜厚を制御するこ
とによって、半導体集積回路をサブミクロンルールで制
御するプロセス等においては、反応性イオンエツチング
が有利に行える。

〈発明の効果〉 以上本発明によれば、半導体基板に結晶欠陥を発生させ
ることなく、また素子分離領域の周囲に溝を伴うことな
く微細な選択酸化領域を作製することができ、高密度半
導体集積回路の選択酸化に好適の製造方法を得ることが
できる。

【図面の簡単な説明】

第１図乃至第８図は本発明による一実施例の半導体装置
の製造工程を説明するための半導体基板断器図である。 １：シリコン基板、　　２：薄い酸化膜、３：窒化シリ
コン膜、　　４二酸化膜、５：多結晶シリコン膜、６：
サイドウオール、７：選択酸化領域。 、　　　　　　　　　　　　−

Claims (1)

1. 【特許請求の範囲】 １、半導体基板を選択酸化する方法において、半導体基
   板上に少なくとも窒化膜、酸化膜及び多結晶シリコン膜
   を堆積させる工程と、 上記多結晶シリコン膜をパターニングすると共に、パタ
   ーニングされた多結晶シリコン周辺に多結晶シリコンに
   よるサイドウォールを形成する工程と、 サイドウォールを有する上記多結晶シリコンをマスクに
   酸化膜、続いて窒化膜を順次エッチング除去する工程と
   、 上記エッチングによって開口が形成された窒化膜をマス
   クにして半導体基板を酸化する工程とからなることを特
   徴とする半導体装置の製造方法。