JPH01230237A - ポリシリコンを選択的にエッチングする方法 - Google Patents
ポリシリコンを選択的にエッチングする方法Info
- Publication number
- JPH01230237A JPH01230237A JP63279190A JP27919088A JPH01230237A JP H01230237 A JPH01230237 A JP H01230237A JP 63279190 A JP63279190 A JP 63279190A JP 27919088 A JP27919088 A JP 27919088A JP H01230237 A JPH01230237 A JP H01230237A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- polycrystalline silicon
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 78
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000000873 masking effect Effects 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 2
- 229910000043 hydrogen iodide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910020323 ClF3 Inorganic materials 0.000 description 1
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101000579647 Penaeus vannamei Penaeidin-2a Proteins 0.000 description 1
- 101001015052 Zea mays Trypsin/factor XIIA inhibitor Proteins 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example NF Chemical compound 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は、−船釣に、ポリシリコンをエツチングするた
めのプロセスに関し、さらに具体的には、単結晶シリコ
ンに対して選択的にポリ結晶シリコンをエツチングする
ためのプロセスに関するものであり、半導体デバイスの
製造においてこのプロセスを使用するものである。
めのプロセスに関し、さらに具体的には、単結晶シリコ
ンに対して選択的にポリ結晶シリコンをエツチングする
ためのプロセスに関するものであり、半導体デバイスの
製造においてこのプロセスを使用するものである。
半導体デバイスのプロセスでは、しばしば１つの層を別
の層に対比してエツチングすることが要求される。すな
わち、別の層が全くエツチングされないか或いはわずか
に非常に遅くエツチングされるという間に、ある層がエ
ツチングされるというプロセスがしばしば必要とされる
。半導体デバイスのプロセスに関して巨大な量の知識が
積み重ねられてきた結果として、１つの材料を別の材料
に対比してエツチングするための種々のエツチングに関
する化学反応が解明されてきた。たとえば、ウェット及
びドライエツチングの両方の化学反応が次のようなエツ
チングに対して開発されてきている。すなわちフォトレ
ジストやシリコン酸化膜（Ｓｉｎ２膜）に対してシリコ
ン窒化膜を選択的にエツチングすることを可能にしたり
、フォトレジスト シリコン窒化膜或いはシリコンに対
してシリコン酸化膜を選択的にエツチングすることを可
能にしたり、酸化膜、窒化膜や或いはそのような種類の
ものに対してシリコンを選択的にエツチングすることを
可能にすることである。特定の一例として、次の事項が
知られている。すなわち、シリコンのエッチレートはシ
リコン酸化膜（ＳｉＯ□）のエッチレートに対して、塩
素系プラズマ中におけるシリコンのエツチングにおいて
、小量の酸素が添加されることによって増速されること
である。
の層に対比してエツチングすることが要求される。すな
わち、別の層が全くエツチングされないか或いはわずか
に非常に遅くエツチングされるという間に、ある層がエ
ツチングされるというプロセスがしばしば必要とされる
。半導体デバイスのプロセスに関して巨大な量の知識が
積み重ねられてきた結果として、１つの材料を別の材料
に対比してエツチングするための種々のエツチングに関
する化学反応が解明されてきた。たとえば、ウェット及
びドライエツチングの両方の化学反応が次のようなエツ
チングに対して開発されてきている。すなわちフォトレ
ジストやシリコン酸化膜（Ｓｉｎ２膜）に対してシリコ
ン窒化膜を選択的にエツチングすることを可能にしたり
、フォトレジスト シリコン窒化膜或いはシリコンに対
してシリコン酸化膜を選択的にエツチングすることを可
能にしたり、酸化膜、窒化膜や或いはそのような種類の
ものに対してシリコンを選択的にエツチングすることを
可能にすることである。特定の一例として、次の事項が
知られている。すなわち、シリコンのエッチレートはシ
リコン酸化膜（ＳｉＯ□）のエッチレートに対して、塩
素系プラズマ中におけるシリコンのエツチングにおいて
、小量の酸素が添加されることによって増速されること
である。
全体としてほとんどどんな他の材料に対しても選択的に
、はとんどどんな材料もエツチングすることを可能とす
るかなりの数のエツチング方法が存在する。さらに加え
て、等方性にせよ、異方性にせよ、選択エツチングを増
強することを可能とするエツチング方法が開発されてい
る。ここで、異方性とは、エツチングが一方向において
、例えば縦（垂直）方向において、他の方向に比べて、
より速く行なわれることを意味している。ここで、水平
的（ｈｏｒｉｚｏｎｔａｌ）、及び縦ｖｅｒｔｉｃａｌ
）方向という言葉はその上で動作が行なわれている基板
の主表面に対して平行及び垂直な方向に対して用いられ
ている。
、はとんどどんな材料もエツチングすることを可能とす
るかなりの数のエツチング方法が存在する。さらに加え
て、等方性にせよ、異方性にせよ、選択エツチングを増
強することを可能とするエツチング方法が開発されてい
る。ここで、異方性とは、エツチングが一方向において
、例えば縦（垂直）方向において、他の方向に比べて、
より速く行なわれることを意味している。ここで、水平
的（ｈｏｒｉｚｏｎｔａｌ）、及び縦ｖｅｒｔｉｃａｌ
）方向という言葉はその上で動作が行なわれている基板
の主表面に対して平行及び垂直な方向に対して用いられ
ている。
しかしながら、上記に参照されたエツチング方法のいず
れも、科学的に異なった材料に比較対照して、１つの材
料のエツチングに関係している。
れも、科学的に異なった材料に比較対照して、１つの材
料のエツチングに関係している。
ある材料の１つの結晶形状を同じ材料の別の結晶形状よ
りも高速にエツチングするエツチングプロセス特に、異
方性エツチングプロセスは今まで開発されていなかった
。特に今まで、シリコンの１つの結晶形状をシリコンの
別の結晶形状に比べてより高速に異方的にエッチするエ
ツチングプロセスは開発されていなかった。
りも高速にエツチングするエツチングプロセス特に、異
方性エツチングプロセスは今まで開発されていなかった
。特に今まで、シリコンの１つの結晶形状をシリコンの
別の結晶形状に比べてより高速に異方的にエッチするエ
ツチングプロセスは開発されていなかった。
ある特定の半導体デバイスの製造にあたって、ポリ結晶
シリコンを、同時に単結晶シリコンをエツチングするこ
となしに、エツチングすることの必要性が存在する。例
えば、ある特定の書き換え可能なプログラマブル読み出
し専用メモリ （ＥＰＲＯＭ）や電気的に書き換え可能
なプログラマブル読み出し専用メモリ （ＥＥＰＲＯＭ
）の製造にあたっては、単結晶シリコン基板はポリ結晶
シリコン層をパターンニングするために用いられた同じ
エッチャントに不可避的に、さらされることがある。結
局、単結晶シリコン基板がエツチングされるべく、表出
されるということは、製造プロセスにとってまたデバイ
スにとって有害なことである。従って、ポリ結晶シリコ
ンを選択的に露出された単結晶シリコンの存在にもかか
わらず異方性エツチングすることを可能とする改善され
たプロセスに対する必要性が存在する。
シリコンを、同時に単結晶シリコンをエツチングするこ
となしに、エツチングすることの必要性が存在する。例
えば、ある特定の書き換え可能なプログラマブル読み出
し専用メモリ （ＥＰＲＯＭ）や電気的に書き換え可能
なプログラマブル読み出し専用メモリ （ＥＥＰＲＯＭ
）の製造にあたっては、単結晶シリコン基板はポリ結晶
シリコン層をパターンニングするために用いられた同じ
エッチャントに不可避的に、さらされることがある。結
局、単結晶シリコン基板がエツチングされるべく、表出
されるということは、製造プロセスにとってまたデバイ
スにとって有害なことである。従って、ポリ結晶シリコ
ンを選択的に露出された単結晶シリコンの存在にもかか
わらず異方性エツチングすることを可能とする改善され
たプロセスに対する必要性が存在する。
従って、本発明の目的の一つはポリ結晶シリコンのエツ
チングに対する改善されたプロセスを提供することであ
る。
チングに対する改善されたプロセスを提供することであ
る。
本発明の別の目的の一つは、単結晶シリコンに対して選
択的にポリ結晶シリコンを異方性エツチングするための
改善されたプロセスを提供することである。
択的にポリ結晶シリコンを異方性エツチングするための
改善されたプロセスを提供することである。
さらに別の本発明の目的の一つは、半導体デバイスの製
造に対して改善されたプロセスを提供することである。
造に対して改善されたプロセスを提供することである。
本発明の筒車な要約
本発明の詳細な説明した目的及び他の目的は、一つの実
施例において、選択的に露出した単結晶シリコンの存在
に対して、ポリ結晶シリコンをエツチングすることに対
するプロセスによって達成される。その実施例に従って
、パターンニングされたポリ結晶シリコン層が単結晶シ
リコン基板上におおう形で与えられている。基板の一部
分がパターンニングされたポリ結晶シリコン層における
開口部を通して露出されている。ポリ結晶シリコンは、
実質的に単結晶シリコン基板をエツチングすることなし
に、反応種（ｒｅａｃｔａｎｔｓ）として塩素及び酸素
を含む非炭素質プラズマ中において異方的にエツチング
されている。このプラズマ反応において酸素が存在する
ということは、ポリ結晶シリコンに対して、単結晶シリ
コンのエツチングを禁止するということになる。
施例において、選択的に露出した単結晶シリコンの存在
に対して、ポリ結晶シリコンをエツチングすることに対
するプロセスによって達成される。その実施例に従って
、パターンニングされたポリ結晶シリコン層が単結晶シ
リコン基板上におおう形で与えられている。基板の一部
分がパターンニングされたポリ結晶シリコン層における
開口部を通して露出されている。ポリ結晶シリコンは、
実質的に単結晶シリコン基板をエツチングすることなし
に、反応種（ｒｅａｃｔａｎｔｓ）として塩素及び酸素
を含む非炭素質プラズマ中において異方的にエツチング
されている。このプラズマ反応において酸素が存在する
ということは、ポリ結晶シリコンに対して、単結晶シリ
コンのエツチングを禁止するということになる。
発明の概要
本発明は、単結晶シリコンに対して選択的にポリ結晶シ
リコンをエツチングするためのプロセスに関する。ポリ
結晶シリコンは、約０．４−１゜５％の体積の酸素とと
もに含まれる塩素のような非炭素質のシリコンエツチン
グ混合物を含むプラズマ中において、異方的にエツチン
グされている。
リコンをエツチングするためのプロセスに関する。ポリ
結晶シリコンは、約０．４−１゜５％の体積の酸素とと
もに含まれる塩素のような非炭素質のシリコンエツチン
グ混合物を含むプラズマ中において、異方的にエツチン
グされている。
そのプロセスは、ポリ結晶シリコンを、露出された単結
晶シリコンの存在において、エツチングすることを必要
とする半導体デバイスの製造に用いられている。
晶シリコンの存在において、エツチングすることを必要
とする半導体デバイスの製造に用いられている。
好ましい実施例の詳細な説明
第１図は、ある特定の半導体デバイスの製造プロセスの
期間中に遭遇することのできる構造を概略的に示してい
る。このような構造は、例えば次のようなデバイスの製
造において生ずるかもしれない。すなわち、ＥＰＲＯＭ
やＥＥＰＲＯＭデバイスの製造、ＥＰＲＯＭやＥＥＰＲ
ＯＭ構造を含むマイクロプロセッサ−のようなデバイス
、ジョセフソン接合デバイス、或いは、一つのポリ結晶
シリコン層を最後にパターンニングするための２つのマ
スキングステップを必要とする他のデバイスの製造にお
いてである。第１図は、必ずしも特定の実際的な半導体
デバイスの構造を示しているわけではないが、その発明
を半導体デバイスの製造に適用することを示すのに役立
つ。
期間中に遭遇することのできる構造を概略的に示してい
る。このような構造は、例えば次のようなデバイスの製
造において生ずるかもしれない。すなわち、ＥＰＲＯＭ
やＥＥＰＲＯＭデバイスの製造、ＥＰＲＯＭやＥＥＰＲ
ＯＭ構造を含むマイクロプロセッサ−のようなデバイス
、ジョセフソン接合デバイス、或いは、一つのポリ結晶
シリコン層を最後にパターンニングするための２つのマ
スキングステップを必要とする他のデバイスの製造にお
いてである。第１図は、必ずしも特定の実際的な半導体
デバイスの構造を示しているわけではないが、その発明
を半導体デバイスの製造に適用することを示すのに役立
つ。
第１図において示された構造は、−船釣に平面的な表面
１２を有する単結晶シリコン基板１０を含む。“単結晶
シリコン基板”という用語は、シリコンデバイスや集積
回路の製造において一般的に用いられるシリコン基板の
タイプについて述べている。基板をおおっている層はポ
リ結晶シリコン層１４であって、シリコン酸化膜（Ｓｉ
Ｏ□）或いはそのような種類のものによって基板とは分
離されていてもよい。マスキング層１８は、ポリ結晶シ
リコン層１４をおおい、そして、後に続（エツチング動
作の期間中層１４の部分を保護するためのエッチマスク
として動作する。層１４は、予め以前にパターンニング
されて、開口部を開いて表面１２の一部分が露出される
ようになされている。マスキング層１８は今度は、エツ
チング動作において、再びポリ結晶層１４をパターンニ
ングするために用いられる。ポリ結晶シリコン層１４を
エツチングする期間中、単結晶シリコン基板１０の一部
分またはエツチングプロセスに対して表面を露出されて
いる。本発明に従えば、層１４のエツチングは、基板Ｉ
Ｏの同時エツチングを最小化するようにしてなされてい
る。
１２を有する単結晶シリコン基板１０を含む。“単結晶
シリコン基板”という用語は、シリコンデバイスや集積
回路の製造において一般的に用いられるシリコン基板の
タイプについて述べている。基板をおおっている層はポ
リ結晶シリコン層１４であって、シリコン酸化膜（Ｓｉ
Ｏ□）或いはそのような種類のものによって基板とは分
離されていてもよい。マスキング層１８は、ポリ結晶シ
リコン層１４をおおい、そして、後に続（エツチング動
作の期間中層１４の部分を保護するためのエッチマスク
として動作する。層１４は、予め以前にパターンニング
されて、開口部を開いて表面１２の一部分が露出される
ようになされている。マスキング層１８は今度は、エツ
チング動作において、再びポリ結晶層１４をパターンニ
ングするために用いられる。ポリ結晶シリコン層１４を
エツチングする期間中、単結晶シリコン基板１０の一部
分またはエツチングプロセスに対して表面を露出されて
いる。本発明に従えば、層１４のエツチングは、基板Ｉ
Ｏの同時エツチングを最小化するようにしてなされてい
る。
ポリ結晶シリコン層１４は、酸素を加えられた非炭素質
シリコンエッチャントの中において異方性プラズマエッ
チされている。例えば、本発明の一つの実施例に従って
、ポリ結晶シリコンＮ１４は、塩素、臭化水素（ｈｙｄ
ｒｏ（＜ｅｎ ｂｒ。
シリコンエッチャントの中において異方性プラズマエッ
チされている。例えば、本発明の一つの実施例に従って
、ポリ結晶シリコンＮ１４は、塩素、臭化水素（ｈｙｄ
ｒｏ（＜ｅｎ ｂｒ。
ｍ１ｄｅ）或いは沃化水素（ｈ ｙ ｄ ｒ ｏ ｇ
ｅ ｎ１ｏｄｉｄｅ）、酸素及びヘリウムの混合ガス中
においてプラズマエッチされる。このプラズマ混合物中
において、塩素は基本的なシリコンエッチャントであり
、臭化水素（ｈｙｄｒｏｇｅｎ ｂｒｏｍｉｄｅ）沃
化水素（ｈｙｄｒｏｇｅｎ １ｏｄｉｄｉ）は、シリ
コンエツチングを助け、且つエツチングの一様性と異方
性を改善することを助け、そしてヘリウムは希釈ガス（
ｄｉｌｕｅｎｔ）として動作し、部分圧力（分圧）を制
御する手段として動作し、ピーク・ピーク電圧の直流（
ＤＣ）成分を上昇するために役に立つ。酸素はエツチン
グ反応を極度に選択的になるように影響を与える。すな
わち、ポリ結晶シリコンは単結晶シリコンよりもずっと
高い割合で、エツチングされる。
ｅ ｎ１ｏｄｉｄｅ）、酸素及びヘリウムの混合ガス中
においてプラズマエッチされる。このプラズマ混合物中
において、塩素は基本的なシリコンエッチャントであり
、臭化水素（ｈｙｄｒｏｇｅｎ ｂｒｏｍｉｄｅ）沃
化水素（ｈｙｄｒｏｇｅｎ １ｏｄｉｄｉ）は、シリ
コンエツチングを助け、且つエツチングの一様性と異方
性を改善することを助け、そしてヘリウムは希釈ガス（
ｄｉｌｕｅｎｔ）として動作し、部分圧力（分圧）を制
御する手段として動作し、ピーク・ピーク電圧の直流（
ＤＣ）成分を上昇するために役に立つ。酸素はエツチン
グ反応を極度に選択的になるように影響を与える。すな
わち、ポリ結晶シリコンは単結晶シリコンよりもずっと
高い割合で、エツチングされる。
塩素に加えて、例えばＮＦ、ＨＣｌ、ＣｌＦ３或いはＳ
Ｆ ｂのような他の非炭素質シリコンエッチャントも
また用いることが可能である。炭素質シリコンエッチャ
ントは、プラズマ中において炭素が酸素と結合し、酸素
の量を実質的レベル以下に減少させてしまうために望ま
しくはない。非炭素質リアクタント反応種は、ポリ結晶
シリコンをエツチングするべく選択され、そして、酸素
に対して、単結晶シリコン上にパッシベーション用の酸
化物被覆を形成させるべく働かせることになる。
Ｆ ｂのような他の非炭素質シリコンエッチャントも
また用いることが可能である。炭素質シリコンエッチャ
ントは、プラズマ中において炭素が酸素と結合し、酸素
の量を実質的レベル以下に減少させてしまうために望ま
しくはない。非炭素質リアクタント反応種は、ポリ結晶
シリコンをエツチングするべく選択され、そして、酸素
に対して、単結晶シリコン上にパッシベーション用の酸
化物被覆を形成させるべく働かせることになる。
種々のシリコンエッチャントは酸素とともに次のような
反応をすると考えられる。すなわち、Ｓ Ｆ ｂ ＋
２ Ｓ ｉ ＋ Ｏ□→Ｓ ｉ Ｆ、 ＋ＳＦｚ ＋Ｓ
ｉ ０２２Ｃｆｆｚ ＋２Ｓｉ＋０ｚ−３ｉＣ１ａ
＋ｓｉｏ！４ＮＦ、＋４Ｓ ｉ＋ｏ□→３Ｓ ｉ Ｆ４
＋２ＮＺ ＋Ｓ １ｃｈ４ＣＩＦ、＋５Ｓ ｉ＋ｏ□
→３ＳｉＦ、＋５ｉ（１，＋ＳｉＯ□４ＨＣｆ＋２Ｓ
ｉ＋ｏ□→５ｒＣ１ａ ＋２Ｈ２＋５ｉｏＺ各々のこれ
らの反応における反応生成物はすべて５ｉＯＺを除いて
気体（ｇａｓｅｏｕｓ）である。そのＳｉｎ、は固体で
あって、単結晶シリコン基板の単一層（ｍｏｎｏｌａｙ
ｅｒ）表面近（に形成される。特定の、しかし限定され
ない例として、第１図において示された構造は次のよう
にエツチングされていた。すなわち、ポリ結晶シリコン
層１４は約２５０ ｎｍの厚さを持ち、かつシリコン酸
化膜層Ｉ８によってマスクされていた。
反応をすると考えられる。すなわち、Ｓ Ｆ ｂ ＋
２ Ｓ ｉ ＋ Ｏ□→Ｓ ｉ Ｆ、 ＋ＳＦｚ ＋Ｓ
ｉ ０２２Ｃｆｆｚ ＋２Ｓｉ＋０ｚ−３ｉＣ１ａ
＋ｓｉｏ！４ＮＦ、＋４Ｓ ｉ＋ｏ□→３Ｓ ｉ Ｆ４
＋２ＮＺ ＋Ｓ １ｃｈ４ＣＩＦ、＋５Ｓ ｉ＋ｏ□
→３ＳｉＦ、＋５ｉ（１，＋ＳｉＯ□４ＨＣｆ＋２Ｓ
ｉ＋ｏ□→５ｒＣ１ａ ＋２Ｈ２＋５ｉｏＺ各々のこれ
らの反応における反応生成物はすべて５ｉＯＺを除いて
気体（ｇａｓｅｏｕｓ）である。そのＳｉｎ、は固体で
あって、単結晶シリコン基板の単一層（ｍｏｎｏｌａｙ
ｅｒ）表面近（に形成される。特定の、しかし限定され
ない例として、第１図において示された構造は次のよう
にエツチングされていた。すなわち、ポリ結晶シリコン
層１４は約２５０ ｎｍの厚さを持ち、かつシリコン酸
化膜層Ｉ８によってマスクされていた。
ポリ結晶シリコンは、バリアンアソシエイツのくＶａｒ
ｉａｎ Ａｓ５ｏｃｉａｔｅｓ）の関連会社であるＺ
ｙｊ！ｉｎ、Ｉｎｃ、によって製造されたＺｙ／ｉｎ
ＺＬＮ２０単一ウエバエツチングリアクター内におい
てエツチングされた。そのリアクターは、反応性イオン
エッチモードで動作していた。リアクターの電極板（プ
レート）は、約５℃に水冷されており、約０．９５ｃｍ
だけ離れたスペースを有していた。反応種（リアクタン
ト）は、３５ｓｃｃｍＣ１ｚ、１５ｓｃｃｍＨＢｒ。
ｉａｎ Ａｓ５ｏｃｉａｔｅｓ）の関連会社であるＺ
ｙｊ！ｉｎ、Ｉｎｃ、によって製造されたＺｙ／ｉｎ
ＺＬＮ２０単一ウエバエツチングリアクター内におい
てエツチングされた。そのリアクターは、反応性イオン
エッチモードで動作していた。リアクターの電極板（プ
レート）は、約５℃に水冷されており、約０．９５ｃｍ
だけ離れたスペースを有していた。反応種（リアクタン
ト）は、３５ｓｃｃｍＣ１ｚ、１５ｓｃｃｍＨＢｒ。
５ＱｓｃｃｍＨｅ及び０．４−１．５ｓｃｃｍＯｚであ
った。パワーは１３．５６ＭＨｚの周波数で２５０Ｗに
維持されていた。
った。パワーは１３．５６ＭＨｚの周波数で２５０Ｗに
維持されていた。
リアクター内の圧力は約４０Ｐａに維持されており、反
応の終了点（ｅｎｄ ｐａｉｎｔ）は即ち、基本的に
５ｉＣｆ或いはＳｉＣβ８ラインを示す４１０ｎｍライ
ンを観察することによって光学的に制御されていた。反
応は約６０秒間、ポリ結晶シリコン層１４を除くまで継
続されていた。
応の終了点（ｅｎｄ ｐａｉｎｔ）は即ち、基本的に
５ｉＣｆ或いはＳｉＣβ８ラインを示す４１０ｎｍライ
ンを観察することによって光学的に制御されていた。反
応は約６０秒間、ポリ結晶シリコン層１４を除くまで継
続されていた。
その後、単結晶基板の表面からすべての層が除去され、
基板エツチングの状態はプロフィールメータ（ｐｒｏｒ
ｉ ｌｏｍｅｔｅｒ）によって測定さていかなるエツ
チングも測定できなくても、エツチングの期間中露出さ
れた基板表面の部分上において光学的に観察可能であろ
う。
基板エツチングの状態はプロフィールメータ（ｐｒｏｒ
ｉ ｌｏｍｅｔｅｒ）によって測定さていかなるエツ
チングも測定できなくても、エツチングの期間中露出さ
れた基板表面の部分上において光学的に観察可能であろ
う。
上述の反応において、約０．４容積％以下の酸素を用い
ることは単結晶シリコン基板のエツチングを適切に抑制
するすることはないであろう。約１．５容積％以上の酸
素を用いることはポリ結晶シリコンのエツチングを不適
当に遅くし、かつ不均一性に導くであろう。例証的な実
例の他のパラメータは、エッチプロセスの異方性及び、
均一性を制御するために選択されている。付加的に、リ
アクターの電極板は塩素系プラズマと非反応性の材料の
不浸透性の膜で被覆されていた方がよい。
ることは単結晶シリコン基板のエツチングを適切に抑制
するすることはないであろう。約１．５容積％以上の酸
素を用いることはポリ結晶シリコンのエツチングを不適
当に遅くし、かつ不均一性に導くであろう。例証的な実
例の他のパラメータは、エッチプロセスの異方性及び、
均一性を制御するために選択されている。付加的に、リ
アクターの電極板は塩素系プラズマと非反応性の材料の
不浸透性の膜で被覆されていた方がよい。
その電極板は通常は陽極酸化されたアルミニウムである
が陽極酸化膜を通してピンホールは下地のアルミニウム
を露出するであろう。従って、その電極板はさらに付加
的な層で被覆することが望ましく、例えば火炎でスプレ
ーされた（ｆｌａｍｅｓｐｒａｙｅｄ）アルミニウム酸
化膜（アルミナ膜）がよい。
が陽極酸化膜を通してピンホールは下地のアルミニウム
を露出するであろう。従って、その電極板はさらに付加
的な層で被覆することが望ましく、例えば火炎でスプレ
ーされた（ｆｌａｍｅｓｐｒａｙｅｄ）アルミニウム酸
化膜（アルミナ膜）がよい。
さらに別な例において、同様な構造は次のようにエツチ
ングされていた。プラズマ反応種（リアクタント）は２
ｓｃｃｍＳＦ、１５ｓｃｃｍ ＨＢ「、３５ｓｃｃｍ
Ｃ１２及びＱ、５ｓｃｃｍＯ２を含んでいた。それ
以外のエツチング条件は上記と同じであった。６０秒の
エツチング後、ポリ結晶シリコンは前面的にエツチング
され、そして露出した単結晶シリコンは約２３ｎｍの厚
さだけエツチングされていた。従って、エツチング選択
性は１０対１以上であった。
ングされていた。プラズマ反応種（リアクタント）は２
ｓｃｃｍＳＦ、１５ｓｃｃｍ ＨＢ「、３５ｓｃｃｍ
Ｃ１２及びＱ、５ｓｃｃｍＯ２を含んでいた。それ
以外のエツチング条件は上記と同じであった。６０秒の
エツチング後、ポリ結晶シリコンは前面的にエツチング
され、そして露出した単結晶シリコンは約２３ｎｍの厚
さだけエツチングされていた。従って、エツチング選択
性は１０対１以上であった。
第２図から第８図は、本発明の半Ｗ体デバイスの製造へ
の応用を示しており、特にＥＰＲＯＭに対して図示的な
目的として示している。本発明を説明するのに必要なプ
ロセスステップについてのみ示されまた述べられている
。そのプロセスは、もちろん、完成されたデバイスの製
造に対して必要なしかしその発明を含まない他のステッ
プを含むかもしれない。混乱を避けるために、従来の半
導体プロセスにおいて用いられるこれらのステップにつ
いては示されていない。
の応用を示しており、特にＥＰＲＯＭに対して図示的な
目的として示している。本発明を説明するのに必要なプ
ロセスステップについてのみ示されまた述べられている
。そのプロセスは、もちろん、完成されたデバイスの製
造に対して必要なしかしその発明を含まない他のステッ
プを含むかもしれない。混乱を避けるために、従来の半
導体プロセスにおいて用いられるこれらのステップにつ
いては示されていない。
第２図は、平面図を示しており、一つのＥＰＲ○Ｍメモ
リアレイの一部分を製造する際に用いられるいくつかの
層の複合的なマスキングを示している。第３図から第８
図は、断面図を示しており、本発明に従ってそのデバイ
スを製造する場合に用いられるプロセスステップを示し
ている。断面図は、第２図に示されたＡＡ線に沿う切断
面を通しとエツチングステップである。デバイス間の分
離に関係する早い時期のプロセスステップ、ドープされ
た領域形成のためのイオン注入或いは拡散ステップそし
て、裏面処理（ｂａｃｋｅｎｄ）プロセスステップは本
発明には関連していないため従って議論されていない。
リアレイの一部分を製造する際に用いられるいくつかの
層の複合的なマスキングを示している。第３図から第８
図は、断面図を示しており、本発明に従ってそのデバイ
スを製造する場合に用いられるプロセスステップを示し
ている。断面図は、第２図に示されたＡＡ線に沿う切断
面を通しとエツチングステップである。デバイス間の分
離に関係する早い時期のプロセスステップ、ドープされ
た領域形成のためのイオン注入或いは拡散ステップそし
て、裏面処理（ｂａｃｋｅｎｄ）プロセスステップは本
発明には関連していないため従って議論されていない。
第３図は、断面図を示しており、単結晶シリコン基板の
一部分を示している。シリコン基板３０は、表面におい
て、複数の活性デバイス領域に厚いフィード酸化膜３２
によって分離されている。
一部分を示している。シリコン基板３０は、表面におい
て、複数の活性デバイス領域に厚いフィード酸化膜３２
によって分離されている。
部分的にゲート酸化膜として用いられる薄い酸化膜層３
４は基板３０の表面上の活性デバイス領域において形成
されている。ゲート酸化膜及びフィールド酸化膜をおお
うのはポリ結晶シリコンの第１の層３６である。このポ
リ結晶シリコン層はＥＰＲＯＭデバイスのフローティン
グゲート電極を形成するために用いられるであろう。ポ
リ結晶シリコン層３６をおおうものは層間誘電層３８で
ある。その層間誘電層は酸化膜、窒化膜、酸化膜−窒化
膜一酸化膜、のような複合膜であってもよい。
４は基板３０の表面上の活性デバイス領域において形成
されている。ゲート酸化膜及びフィールド酸化膜をおお
うのはポリ結晶シリコンの第１の層３６である。このポ
リ結晶シリコン層はＥＰＲＯＭデバイスのフローティン
グゲート電極を形成するために用いられるであろう。ポ
リ結晶シリコン層３６をおおうものは層間誘電層３８で
ある。その層間誘電層は酸化膜、窒化膜、酸化膜−窒化
膜一酸化膜、のような複合膜であってもよい。
本発明に対して本質的ではないが、ゲート酸化膜３４は
望ましくは、厚さ約２５ｎｍの熱酸化膜であることが望
ましく、ポリ結晶シリコン層３６は厚さ約２００ ｎｍ
の低圧ＣＶＤによって形成されていて、かつ層間誘電層
３８はＣＶＤによって厚さ約６０ｎｍに形成されている
。
望ましくは、厚さ約２５ｎｍの熱酸化膜であることが望
ましく、ポリ結晶シリコン層３６は厚さ約２００ ｎｍ
の低圧ＣＶＤによって形成されていて、かつ層間誘電層
３８はＣＶＤによって厚さ約６０ｎｍに形成されている
。
第４図に示されているように、層間誘電膜及びポリ結晶
シリコン層は通常の開口窓４０を形成するためのフォト
リソグラフィーの技術を用いてパターンニングされてい
る。開口窓４ｏは下地フィールド酸化膜３２とゲート酸
化膜３４の一部分を露出している。
シリコン層は通常の開口窓４０を形成するためのフォト
リソグラフィーの技術を用いてパターンニングされてい
る。開口窓４ｏは下地フィールド酸化膜３２とゲート酸
化膜３４の一部分を露出している。
開口部４０の形成の期間中に露出されたポリ結晶シリコ
ン層３６の端部を熱酸化することによって、第５図に示
されるようにプロセスは継続されている。ポリ結晶シリ
コン層３６の酸化は熱酸化は熱酸化によって達成され、
酸化物領域４２を形成している。酸化ステップの後、第
２のポリ結晶シリコン層が、再び低圧ＣＶＤによって形
成される。酸化物領域４２はポリ結晶シリコン層３６と
４４の間の分離領域を与えている。付加的な層の絶縁材
料４６は第２のポリシリコン層４４をおおうように形成
されている。絶縁層４６は、例えば、低温成長された酸
化膜であってもよい。フォトレジスト層４８は、今度は
、第２のポリシリコン石筆２のポリシリコン層４４及び
その被覆絶縁層をパターンニングするためのエッチマス
クとして働くために、形成されかつパターンニングされ
ている。
ン層３６の端部を熱酸化することによって、第５図に示
されるようにプロセスは継続されている。ポリ結晶シリ
コン層３６の酸化は熱酸化は熱酸化によって達成され、
酸化物領域４２を形成している。酸化ステップの後、第
２のポリ結晶シリコン層が、再び低圧ＣＶＤによって形
成される。酸化物領域４２はポリ結晶シリコン層３６と
４４の間の分離領域を与えている。付加的な層の絶縁材
料４６は第２のポリシリコン層４４をおおうように形成
されている。絶縁層４６は、例えば、低温成長された酸
化膜であってもよい。フォトレジスト層４８は、今度は
、第２のポリシリコン石筆２のポリシリコン層４４及び
その被覆絶縁層をパターンニングするためのエッチマス
クとして働くために、形成されかつパターンニングされ
ている。
パターンニングされたフォトレジスト４８をエツチング
マスクとして用いることによって、絶縁層４６及び第２
のポリ結晶Ｎ４４は第６図に示されるようにパターンニ
ングされている。この第１のポリ結晶シリコン層が以前
に除去された場所において、このエツチングステップは
再び、ゲート酸化膜３４及びフィールド酸化膜３２の部
分を露出する。そのエツチングの結果として、第２図に
おいてより良く示されたストライプ５ｏの絶縁層及び第
２のポリ結晶シリコンが形成されている。
マスクとして用いることによって、絶縁層４６及び第２
のポリ結晶Ｎ４４は第６図に示されるようにパターンニ
ングされている。この第１のポリ結晶シリコン層が以前
に除去された場所において、このエツチングステップは
再び、ゲート酸化膜３４及びフィールド酸化膜３２の部
分を露出する。そのエツチングの結果として、第２図に
おいてより良く示されたストライプ５ｏの絶縁層及び第
２のポリ結晶シリコンが形成されている。
そのプロセスのこの段階においてなされている熱的なプ
ロセス（図示されてはいない）によって、フォトレジス
トマスク４８はいかなる次のパターンニングがなされる
以前に、除去されなければならない。ストライプ５０の
絶縁材料４６及び第２のポリ結晶シリコン層４４をエッ
チマスクとして用いることによって、層間誘電膜３８は
例えば、ＣＨＦＩ と０□におけるプラズマエツチング
によってエツチングされている。（ここで酸素０２の役
割はＣＨＦ、の炭素と反応してＣＯ，を形成し、自由（
ｆｒｅｅ）フッ素が誘電材料をエツチングすることであ
る。このことは、本発明のプロセスにおける酸素の役割
と混乱されるべきではない。
ロセス（図示されてはいない）によって、フォトレジス
トマスク４８はいかなる次のパターンニングがなされる
以前に、除去されなければならない。ストライプ５０の
絶縁材料４６及び第２のポリ結晶シリコン層４４をエッ
チマスクとして用いることによって、層間誘電膜３８は
例えば、ＣＨＦＩ と０□におけるプラズマエツチング
によってエツチングされている。（ここで酸素０２の役
割はＣＨＦ、の炭素と反応してＣＯ，を形成し、自由（
ｆｒｅｅ）フッ素が誘電材料をエツチングすることであ
る。このことは、本発明のプロセスにおける酸素の役割
と混乱されるべきではない。
このエツチングの期間中、露出されたポリ結晶層３６の
部分上の酸化膜４２及びゲート酸化膜、３４の露出され
た部分がまた除去される。従って数字５２より示された
基板３０の表面の部分が露出される。
部分上の酸化膜４２及びゲート酸化膜、３４の露出され
た部分がまた除去される。従って数字５２より示された
基板３０の表面の部分が露出される。
ポリ結晶シリコン層３６の露出された部分は、今度はス
トライプ５０の選択された部分に自己整合化されたフロ
ーティングゲートを形成するためにエツチングされる。
トライプ５０の選択された部分に自己整合化されたフロ
ーティングゲートを形成するためにエツチングされる。
選択的なエツチングが必要とされるのは、ポリ結晶シリ
コンＮ３６の第２のパターンニングの期間中である。な
ぜならば、単結晶とシリコン基板の部分５２がまたエッ
チャントにさらされているからである。
コンＮ３６の第２のパターンニングの期間中である。な
ぜならば、単結晶とシリコン基板の部分５２がまたエッ
チャントにさらされているからである。
本発明の望ましい実施例に従って、ポリ結晶シリコン層
３６は異方的にエツチングされて、単結晶基板３０の露
出された部分５２をエツチングすることなしに、ストラ
イプ５０と自己整合化されて、フローティングゲート５
４を形成することになる。これは上記に詳述したように
約０．４−１．５体積％の酸素とともに非炭素質シリコ
ンエッチャントを用いるプラズマエッチによって達成さ
れている。ポリ結晶シリコン層３６のエツチング露出さ
れた部分５２において、単結晶シリコン基板を過剰にエ
ツチングして深い穴を穴を掘ったトレンチを形成するこ
となしに、このエッチャントを用いることで達成される
。
３６は異方的にエツチングされて、単結晶基板３０の露
出された部分５２をエツチングすることなしに、ストラ
イプ５０と自己整合化されて、フローティングゲート５
４を形成することになる。これは上記に詳述したように
約０．４−１．５体積％の酸素とともに非炭素質シリコ
ンエッチャントを用いるプラズマエッチによって達成さ
れている。ポリ結晶シリコン層３６のエツチング露出さ
れた部分５２において、単結晶シリコン基板を過剰にエ
ツチングして深い穴を穴を掘ったトレンチを形成するこ
となしに、このエッチャントを用いることで達成される
。
そして、図示されたＥＰＲＯＭデバイスの製造は従来的
な方法によって完成される。
な方法によって完成される。
従って、本発明によって、単結晶シリコンに対して、ポ
リ結晶シリコンを選択的にエツチングすること及び半導
体デバイスの製造に対するプロセスが捷供されたという
ことが明らかである。本発明は特定の望ましい実施例に
関連して記述されているが、これらの例示された実施例
に本発明が限定されているということが意図されている
わけではない。当業者であれば、本発明の精神を逸脱す
ることなく、本発明のさまざまな変更及び改良がなされ
ることが可能であることは容易に認めるであろう。例え
ば、プラズマエツチングにおける他の物理的パラメータ
はもちろんのことガス状反応種（ｒｅａｃｔａｎｔｓ）
の部分も特別のエツチング要求に見合うように変更され
ることが可能である。従って、すべてのこのような変更
及び改良は添付された特許請求の範囲の精神の範囲内に
含まれることが意図されている。
リ結晶シリコンを選択的にエツチングすること及び半導
体デバイスの製造に対するプロセスが捷供されたという
ことが明らかである。本発明は特定の望ましい実施例に
関連して記述されているが、これらの例示された実施例
に本発明が限定されているということが意図されている
わけではない。当業者であれば、本発明の精神を逸脱す
ることなく、本発明のさまざまな変更及び改良がなされ
ることが可能であることは容易に認めるであろう。例え
ば、プラズマエツチングにおける他の物理的パラメータ
はもちろんのことガス状反応種（ｒｅａｃｔａｎｔｓ）
の部分も特別のエツチング要求に見合うように変更され
ることが可能である。従って、すべてのこのような変更
及び改良は添付された特許請求の範囲の精神の範囲内に
含まれることが意図されている。
第１図は、本発明が適用される代表的な半導体構造を断
面図にて示す。 第２図は、本発明に従って製造された１つのＥＰＲＲＯ
Ｍデバイスの一部分の複合的なマスキングを平面図にて
示す。 第３図〜第８図は、１つのＥＦＲＯＭデバイスの製造に
使用される本発明の１実施例に従うプロセスステップを
断面図形式にて示す。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久方部 ＦＩＧ、Ｉ ＦＩＣ，２ ＦＩＧ、３ ＦＩＣ，４ ＦＩＣ，５ ＦＩＧ、６ ＦＩＣ，７ ＦＩＣ，８ 手続補正書く方式） 平成１年 ３月１０日 特許庁長官 吉 １）文 Ｖ、殿 ■、＠件の表示 昭和６３年特許願第２７９１９０号 ２、発明の名称 ポリ結晶シリコンを選択的にエツチ
ングする方法 ３、補正をする者 事件との関係 特許出願人 住所 アメリカ合衆国イリノイ州６０１９６．シャン
バーブ。 イー・アルゴンフィン・ロード、１３０３番名称 モ
トローラ・インコーボレーテソド代表者 ビンセント・
ジエイ・ラウナー４、代理人 発送口 平成１年 ３月 ７日 ６、補正の対象 明細書の発明の名称の欄１・明細書第
１頁、第３行の発明の名称をする方法Ｊ と補正する。
面図にて示す。 第２図は、本発明に従って製造された１つのＥＰＲＲＯ
Ｍデバイスの一部分の複合的なマスキングを平面図にて
示す。 第３図〜第８図は、１つのＥＦＲＯＭデバイスの製造に
使用される本発明の１実施例に従うプロセスステップを
断面図形式にて示す。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久方部 ＦＩＧ、Ｉ ＦＩＣ，２ ＦＩＧ、３ ＦＩＣ，４ ＦＩＣ，５ ＦＩＧ、６ ＦＩＣ，７ ＦＩＣ，８ 手続補正書く方式） 平成１年 ３月１０日 特許庁長官 吉 １）文 Ｖ、殿 ■、＠件の表示 昭和６３年特許願第２７９１９０号 ２、発明の名称 ポリ結晶シリコンを選択的にエツチ
ングする方法 ３、補正をする者 事件との関係 特許出願人 住所 アメリカ合衆国イリノイ州６０１９６．シャン
バーブ。 イー・アルゴンフィン・ロード、１３０３番名称 モ
トローラ・インコーボレーテソド代表者 ビンセント・
ジエイ・ラウナー４、代理人 発送口 平成１年 ３月 ７日 ６、補正の対象 明細書の発明の名称の欄１・明細書第
１頁、第３行の発明の名称をする方法Ｊ と補正する。
Claims (1)
- 【特許請求の範囲】 １、表面を露出された単結晶シリコンに対して選択的に
その存在においてポリ結晶シリコンをエッチングするた
めのプロセスであって、 単結晶シリコン基板が与えられるステップ、前記基板を
覆いかつ前記基板の一部分を露出するパターンニングさ
れたポリ結晶シリコンの層を提供するステップ、 前記パターンニングされたポリ結晶シリコンの層を、反
応種として塩素及び酸素からなるプラズマ中で実質的に
前記基板をエッチングすることなしに異方的にエッチン
グするステップ、を具えることを特徴とするポリ結晶シ
リコンを選択的にエッチングする方法。 ２、主要な表面を有する単結晶シリコン基板を提供する
ステップ、 前記主要表面を覆う第１の層の絶縁材料を与えるステッ
プ、 前記第１の層を覆うポリ結晶シリコンの第２の層を形成
するステップ、 前記単結晶シリコン基板の前記表面の一部分を露出する
ように前記第２の層及び前記第１の層をパターンニング
するステップ、 前記単結晶シリコン基板の前記表面を実質的にエッチン
グすることなしに非炭素質のシリコンエッチャントと反
応種（ｒｅａｃｔａｎｔ）として酸素を含むプラズマ中
で、前記パターンニングされたポリ結晶シリコンの層を
異方的にエッチングするステップ、を具える半導体デバ
イスを製造する方法。 ３、単結晶シリコン基板が提供され、前記基板を覆うゲ
ート絶縁層を形成するステップ。 前記ゲート絶縁層を覆う第１のポリ結晶シリコン層を形
成するステップ、 前記第１の層を覆う層間誘電体層を形成するスチツプ、 前記誘電体層及び前記第１のポリ結晶シリコンの層をパ
ターンニングするステップ、 前記パターンニングされた層間誘電体層及び第１のポリ
結晶シリコンの層を覆う第２のポリ結晶シリコン層を形
成するステップ、 前記第２のポリ結晶シリコンの層、前記層間誘電体層及
び前記ゲート絶縁層の一部分をパターンニングし、それ
により、前記単結晶シリコン基板の一部分を露出させる
ステップ、 前記第１の層のポリ結晶シリコンを前記第２の層のポリ
結晶シリコンと自己整合的に異方性エッチングし、実質
的に、前記単結晶シリコン基板の前記露出部分をエッチ
ングすることなしに、前記第２の層のポリ結晶シリコン
を非炭素質もシリコンエッチャントと酸素を含むプラズ
マにさらすことで前記エッチングを行う異方性エッチン
グステップ、を具える半導体デバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/115,307 US4799991A (en) | 1987-11-02 | 1987-11-02 | Process for preferentially etching polycrystalline silicon |
| US115,307 | 1987-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230237A true JPH01230237A (ja) | 1989-09-13 |
| JP2655336B2 JP2655336B2 (ja) | 1997-09-17 |
Family
ID=22360519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279190A Expired - Lifetime JP2655336B2 (ja) | 1987-11-02 | 1988-11-02 | ポリシリコンを選択的にエッチングする方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4799991A (ja) |
| EP (1) | EP0314990B1 (ja) |
| JP (1) | JP2655336B2 (ja) |
| KR (1) | KR970011134B1 (ja) |
| DE (1) | DE3889849T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177432A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | ドライ・エッチング方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| JP2673380B2 (ja) * | 1990-02-20 | 1997-11-05 | 三菱電機株式会社 | プラズマエッチングの方法 |
| JP3127454B2 (ja) * | 1990-08-08 | 2001-01-22 | ソニー株式会社 | シリコン系被エッチング材のエッチング方法 |
| JPH0779102B2 (ja) * | 1990-08-23 | 1995-08-23 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2964605B2 (ja) * | 1990-10-04 | 1999-10-18 | ソニー株式会社 | ドライエッチング方法 |
| US5228950A (en) * | 1990-12-04 | 1993-07-20 | Applied Materials, Inc. | Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing |
| US5242536A (en) * | 1990-12-20 | 1993-09-07 | Lsi Logic Corporation | Anisotropic polysilicon etching process |
| US5167762A (en) * | 1991-01-02 | 1992-12-01 | Micron Technology, Inc. | Anisotropic etch method |
| US5338398A (en) * | 1991-03-28 | 1994-08-16 | Applied Materials, Inc. | Tungsten silicide etch process selective to photoresist and oxide |
| US5314573A (en) * | 1991-05-20 | 1994-05-24 | Tokyo Electron Limited | Dry etching polysilicon using a bromine-containing gas |
| JP3179872B2 (ja) * | 1991-12-19 | 2001-06-25 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2574094B2 (ja) * | 1992-02-27 | 1997-01-22 | 株式会社日本製鋼所 | エッチング方法 |
| US5378648A (en) * | 1992-07-15 | 1995-01-03 | Micron Technology, Inc. | Situ stringer removal during polysilicon capacitor cell plate delineation |
| JP3009975B2 (ja) * | 1992-11-30 | 2000-02-14 | シャープ株式会社 | シリコン薄膜のドライエッチング方法 |
| US5342801A (en) * | 1993-03-08 | 1994-08-30 | National Semiconductor Corporation | Controllable isotropic plasma etching technique for the suppression of stringers in memory cells |
| US5474947A (en) * | 1993-12-27 | 1995-12-12 | Motorola Inc. | Nonvolatile memory process |
| JP2871460B2 (ja) * | 1994-05-20 | 1999-03-17 | 株式会社日立製作所 | シリコンのエッチング方法 |
| US5593538A (en) * | 1995-09-29 | 1997-01-14 | Motorola, Inc. | Method for etching a dielectric layer on a semiconductor |
| US5767018A (en) * | 1995-11-08 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of etching a polysilicon pattern |
| US5895273A (en) * | 1997-06-27 | 1999-04-20 | International Business Machines Corporation | Silicon sidewall etching |
| US6322714B1 (en) * | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6797188B1 (en) | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| US6872322B1 (en) | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| KR100282709B1 (ko) * | 1998-08-28 | 2001-03-02 | 윤종용 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
| US7361287B2 (en) * | 1999-04-30 | 2008-04-22 | Robert Bosch Gmbh | Method for etching structures in an etching body by means of a plasma |
| US6475915B1 (en) * | 1999-10-19 | 2002-11-05 | Advanced Micro Devices, Inc. | Ono etch using CL2/HE chemistry |
| US6527968B1 (en) | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
| US6905800B1 (en) | 2000-11-21 | 2005-06-14 | Stephen Yuen | Etching a substrate in a process zone |
| US6852242B2 (en) | 2001-02-23 | 2005-02-08 | Zhi-Wen Sun | Cleaning of multicompositional etchant residues |
| JP5037766B2 (ja) * | 2001-09-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE10309711A1 (de) * | 2001-09-14 | 2004-09-16 | Robert Bosch Gmbh | Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma |
| KR100423064B1 (ko) * | 2002-03-21 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7078247B2 (en) * | 2003-06-06 | 2006-07-18 | International Business Machines Corporation | Early detection of contact liner integrity by chemical reaction |
| KR100793607B1 (ko) * | 2006-06-27 | 2008-01-10 | 매그나칩 반도체 유한회사 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 |
| US8118946B2 (en) * | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
| JPS59189625A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 半導体装置の製造方法 |
| JPS60145624A (ja) * | 1984-01-10 | 1985-08-01 | Nec Corp | パタ−ンの形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471522A (en) * | 1980-07-08 | 1984-09-18 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| DE3103177A1 (de) * | 1981-01-30 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen |
| US4422897A (en) * | 1982-05-25 | 1983-12-27 | Massachusetts Institute Of Technology | Process for selectively etching silicon |
| JPS58218121A (ja) * | 1982-06-11 | 1983-12-19 | Anelva Corp | シリコンのドライエツチングモニタリング方法 |
| US4417947A (en) * | 1982-07-16 | 1983-11-29 | Signetics Corporation | Edge profile control during patterning of silicon by dry etching with CCl4 -O2 mixtures |
| US4426246A (en) * | 1982-07-26 | 1984-01-17 | Bell Telephone Laboratories, Incorporated | Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch |
| US4468285A (en) * | 1983-12-22 | 1984-08-28 | Advanced Micro Devices, Inc. | Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide |
| US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
| US4528066A (en) * | 1984-07-06 | 1985-07-09 | Ibm Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
-
1987
- 1987-11-02 US US07/115,307 patent/US4799991A/en not_active Expired - Lifetime
-
1988
- 1988-10-20 EP EP88117495A patent/EP0314990B1/en not_active Expired - Lifetime
- 1988-10-20 DE DE3889849T patent/DE3889849T2/de not_active Expired - Fee Related
- 1988-11-01 KR KR1019880014315A patent/KR970011134B1/ko not_active IP Right Cessation
- 1988-11-02 JP JP63279190A patent/JP2655336B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
| JPS59189625A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 半導体装置の製造方法 |
| JPS60145624A (ja) * | 1984-01-10 | 1985-08-01 | Nec Corp | パタ−ンの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177432A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | ドライ・エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4799991A (en) | 1989-01-24 |
| EP0314990A2 (en) | 1989-05-10 |
| DE3889849D1 (de) | 1994-07-07 |
| EP0314990A3 (en) | 1989-09-20 |
| KR890008959A (ko) | 1989-07-13 |
| EP0314990B1 (en) | 1994-06-01 |
| DE3889849T2 (de) | 1995-01-05 |
| KR970011134B1 (ko) | 1997-07-07 |
| JP2655336B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01230237A (ja) | ポリシリコンを選択的にエッチングする方法 | |
| US5851926A (en) | Method for etching transistor gates using a hardmask | |
| CN101553916A (zh) | 蚀刻到含氧化硅材料中的方法、形成容器电容器的方法和形成动态随机存取存储器（dram）阵列的方法 | |
| TW201210001A (en) | Enhanced capacitance deep trench capacitor for eDRAM | |
| US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
| KR100428804B1 (ko) | 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조 | |
| US6368976B1 (en) | Method for manufacturing a semiconductor device having film thickness difference between a control gate and a floating gate | |
| US5258095A (en) | Method for producing a device having an insulator sandwiched between two semiconductor layers | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JPH1064843A (ja) | Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 | |
| TW434744B (en) | Method of plasma etching doped polysilicon layers with uniform etch rates | |
| KR20050001891A (ko) | 반도체 소자 형성방법 | |
| KR100470573B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JPH0318023A (ja) | 半導体装置の製造方法 | |
| JPH02276244A (ja) | ゲート電極の形成方法 | |
| JPH0350728A (ja) | 半導体装置の製造方法 | |
| Röhl et al. | Gate oxide quality of DRAM trench capacitors | |
| KR100255005B1 (ko) | 반도체소자의 제조 방법 | |
| JPS6039862A (ja) | 半導体記憶装置およびその製造方法 | |
| TW388103B (en) | Method of forming field oxide layer with double sidewall layer | |
| JPH03159244A (ja) | 半導体装置の製造方法 | |
| US20080003832A1 (en) | Method for fabricating recess gate of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |