JPS6039862A - 半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明Ｇ−ユ、シリコン基板表面に形成した溝表面にキ
ャパシタを形成することＶＣ工り、メモリセルキャパシ
タの容量を増加１−ることができる半導体記憶装置Ｖこ
閏するものである。

（従来技術） 素子の高￥１７１ｕ、高集積化のもつとも進んでいる半
導体記憶装置に用いらｆ’ｌ、ているｌトランジスタｌ
キャパシタ形のメモリセルにおいて、該メモリセルの断
面を第１図に示すようＶＣ、キャパシタ１００はシリコ
ン基板表面に平面的に形成さｎ、でいる。１９はＮ形層
、２０はゲート電極なｆ示す。素子の高密度、高集積化
を図るためメモリセルを縮小すると、キャパシタ面積も
縮小し、該平面キャパシタｐ（二を−いてはキャパシタ
容量の減少４：招き、メモリセルの出力信号電圧の減少
、アルファＨ等ｖｃ、Ｊ：り誘起さ才するい２−）ゆる
ソフトエラーを起こし易く〃ろ欠点があった。−ｔ１コ
、キャパシタ谷４４．７（’　Ｉ冑ＩＪＩ１１するため
Ｖこシリコン基板表面に溝に形成し、イ、Ｎｊ内面ＶＣ
キャパシタを形成する場合ＶＣ、Ｓ−いても、（００１
）面ケ主表面と−１る通常のシリコン基板のオリエンテ
ーションフラットは（１１０）佃１方向であ／、）こと
、ツ、−１（ひ、通常のパターニングはオリエンテーシ
ョンフラットの方向Ｖこ３１′行ま１ヒは垂１１力同Ｖ
Ｃ行わ）１．ることＶこより、溝側面とシリコン主表面
との交に１昶は（１１０）ｆｉｌｌ力回となる。その場
合、シリコン主表面Ｖこほぼ垂直ＶＣ形成された溝側ｉ
ｒ＋ｉ　＆Ｊ：　（ｌ　ｔ　ｏ　）而ＶＣｌよ？よ等し
くなる。酸化雰囲気中の熱処理ｅこよりシリコンリ、（
：板表面Ｖて形成さ：ＪＬ、２）シリコン酸化膜の厚さ
は結晶面ＶＣより異っていることが文献［：　Ｊｏｕｒ
ｎａｌ　ｏｆ　ｔｈｅ　Ｅｌｅｃｔｒｏｃｌｌｅｍｉｃ
ａｌ　５ｏｃｉｅｔｙ。

ｖｏｌ、　１２１．　Ｎｏ、　１２．　ｐｐ、　１６１
３−１６１６　（１９７４）、１にニジ知らｉｔでいる
。例えは、９２７℃のドライ酸素中でシリコン基板の酸
化を行つプむとき、（２００）面上ＶＣ２３ＯＡ厚のシ
リコン酸化膜が形成されるのに対し、（１１０）血」ニ
レ（け３５０　Ａ厚のシリコン酸化膜が形成さ）する。

そのため、はぼ（１１０）而を側面とする溝に形成され
たキャパシタの単位面積あたりの容Ｎは、キーＶノシシ
タ絶縁膜としてシリコン基板表面を酸化１．７で形成し
たシリコン酸化膜を用いた場合、（００１）主表面に較
べて（ｉｌｏ）側面では小さいという欠点がある。第２
図に、溝側面の結晶面オはぼ（１１０）面とした溝形キ
ャパシタの溝側面における面′積と容量の関係を示す。

才に、第２図には比軸のために、シリコン基板の主表面
（００１１面上に形成したキャパシタの面積と容−七の
関係ケ示す。この場合シリコン酸化膜厚は３００Ａであ
る。第２１８１から容易にわかλ）エリに、（１１０）
面食溝１１１１而とする溝キャパシタの溝側面にお・け
る単位面積あたりの容量は（１０（１）面に形成された
キャパシタの約７０係である。このため溝側面積の増加
分から期待される容量」゛、イ加分の約７０係の容量増
加が得られるにすきないという欠点があった。

（発明の目的） 本発明Ｑユこｆｌ、　ｌ−、の欠点を除去−／−るため
、（’ｔｏｏ）面を主表面と−４−ろシリコン基板表面
に形成した溝の側面の結晶面を（１００１面にほぼ産性
にすること［より、溝内面に形成するキャパシタの容量
食増加することケ目的と１″る。

（発明の構成） 王１１＋、の目的を達成するため、本発明は主表面全（
１００）面とするシリコン基板の主表面に形成された溝
孕含む領域（Ｉこ形成さ１１．たキャパシタにおいて、
該溝側面が該シリコン基板の主表面ｒｃは１１乎直であ
り、かつ、丘亥Ｗ１１則面とＪ１亥シリコン基板の主表
面との交線が（１００）軸方向にほぼ平行であることを
特徴とする半導体記憶４ぐｌｊ！′＋１を発明の９旨と
す、７）ものでイりゐ。

さらに木ｉ６　’！ｊＪ　Ｉｔｊ、　（１００）面ケ主
表ｉＮ　、！＝７１−　ルシリコン基板衣面（ｔｔ二耐
エツチング膜を形成する工程と、該シリコン基板表面に
形成さ７＋、る溝のＩｌｌ面と該シリコン基板の主表面
との為す交線が（１００）軸方向にほぼ平行となろよつ
しく一１該耐エツナング１換をバターニングする玉イ呈
と、該パターニングした面１工゛ンチング膜金マスクＶ
Ｌ　Ｈ亥シリコン基板表面ＶＣ溝を形成する工程と、該
溝内面を含むシリコン基板表面の所定’＋ｉｔｌ域に、
該Ｉフｒ定領域を囲むシリコン基板の導電形とｔま異な
る専′亀形層を形成する工程と、１没化ろｙ囲気中の熱
処理にエリ溝円面を含むシリ−３７基板表面にシリコン
酸化膜を形成する工程と、該γ１４１部分含む７リコン
基板衣血の１ツ１定領域に電・極？Ｃ形成することによ
りキャパシタを形）ｊ′ｉ、する王、僅を含むこと（イ
）：特徴とする半導体記憶装置ｊイの製造力広孕発明の
殻旨とするものである。

次に不発明の実施例を添・１・Ｊ路ｌ　１１＋１　＋ｃ
”ついてｉ発明する。々寂実ｈイ４例柑一つの例示で３
ｉ、って、本発明の精神ケ逸脱しない範囲で神々の変更
あるいは改良を行いつることは８つ可でもない。

第３図（ａ）は主表面２　（１ｏｏ）面とし、オリエン
デージョンフラット’ｉ　＜ｉ　ｉ　ｏ＞方向とする通
常市販さノ′シているシリコン基板である。該シリコン
基板表面しこ形成する溝の側面と該シリコン基板の主表
面との為す交線が＜１００＞軸方向に平行となるよ′）
ｔｉｃ溝全パターニングするには、第３図Ｃａ）に示す
ように矩形溝パターンの一辺を該オリエンテーションフ
ラットと４５度の１η度を為すように形成１−る必要が
ある。一方、第３図（ｂ）　ＶＣ示すようにオリエンチ
ー７ヨンフラツトケ（１００）軸方向ｖｃ形成した主表
面全（１００）面とするシリコンノ、（・板を用いると
、上＾１コ矩形溝パターンの一辺ｋ　該オリエンテーシ
ョンフラットに平行または垂直にとめことにエリ、該溝
側面と該シリコン基板の主表面の為゛丈父１腺＊＜１０
０＞軸方向に平行に−す−ることかできる。

通常の半シフ坏記憶装置の製作ｖＬＰいて０」−１一つ
の基準線としてノリコン基板のオリエンチー７ヨンフラ
ソ］・ケ用い、該オリエンチー７ヨンフラソトＶこ平行
１瓦は垂直な１目線を基本とした図形により回路音形成
している。そのため、不発明においては、オリエンテー
ションフラット％：　＜　１００　＞　１１１１方回に
平行Ｃ・こと−フｌ？：、ノリ１ン基４反を用いること
が望ましい。そこで、以下の実施ｆ＋１］ＶＣついては
、オリエンテーションフラットを＜　１００　＞　ｌ１
ｌｌ方向とした主表面（１００１面のシリコン基板を用
いて説明する。

（実施例１）比抵抗３〜５Ω−ｃｍ　（１）　ｐ　Ｊ杉
シ１ノコン基板を用いて、キャパシタ領域のシリコン基
板表面層にＮ形層を形成する場合について説明する。Ｎ
形シリコン基板會用いる場合には、キーＹパシタ’Ｓｌ
域のシリコン基板表面層に；１；つ素等の不純物により
Ｐ形層を形成すればよい。第４図は、第３図（ｂ）に示
したような矩形ｉシｔノ；ターンの一辺を［０１０］軸
方向に形成したとき４ｒ［１００：］１’ｌｌｌ方向の
断面図である。Ｐ形シリコン基板１　」二に耐エツチン
グ膜と１２で例えばシリコン酸化膜２をｊす、さ０．５
μｍないし１．０μｍ形成する〜シリコン酸化膜はシリ
コン基板ｌの熱酸化またはシランおよび酸素の化学的気
相成長法（ＣＶＤ）により形成する。該シリコン酸化膜
は、ツクターニングしたレジストヲマスクに反応性イオ
ンエツチンク゛ＣＲＩ　Ｅ）　Ｖ（よりエツチングし２
γｒｒｔ、　３　’ｃｃ形成する。ＲＩ　Ｅは、例えば
ＣＦ、、Ｆｉ・工ひ水素を用いて、圧力０．０１　ｔｏ
ｒｒ　、　ＲＩｉ’出力０．２　／：ｒいしく）、５Ｗ
　／　ｃｌｒで行う、？＆　ＴＩＣ，該レジストを除去
したのち、シリコン酸化ｆｌｕ　２　’ｒ：面士エツチ
ングマスクとしてシリコン基板エン：　ＲＩ　Ｅ　Ｖ？
ｃよりエツチング“する。シリコン基板のＲＩ　Ｅ条件
は、例えｄ゛、ＣＢｒＦ３ｙ；ｒ用い゛Ｃ圧力１４　ｍ
　ｔｏｒｒ　、　ＲＦ出力０　、　Ｉ　Ｗ／ｃｎＩとす
る。該ＩζＩＥ条件に２Ｌリアンダーカツトが無く、溝
側面がシリコン基板主表面にはｒ／ま垂１自な溝を形成
することができる。以下て述べるキャパシタ電極層によ
り線溝が叩め込捷れるためには、線溝の１１−は該キャ
パシタ電極層の厚さの２倍以下が望４しい。例えば、該
キャパシタ電極層として厚さ０．３１１ｍの多結晶シリ
コン膜を用いるとき、線溝１１６１を０．５μｍとすノ
１ば、線溝？［−児全に埋め込むことができる。ＨＩＥ
にエリ発生する該溝内面の汚染またはタメージ層を除去
するために、例えば弗酸：硝酸：酢酸を１　：　９９９
：１００の体積比で混合した混酸により該溝内面ヲ２０
０ないし５００＾エツチングする。シリコン酸化膜２を
緩衝弗酸液にエリ除去したのち、第５図に示すように、
溝３を含むシリコン基板表面にリンを含むシリコン酸化
膜４全形成し、熱処理によりリンを拡散させ、シリコン
基板表面にＮ形層５を形成する。リンドーグシリコン酸
化膜４は、シラン、ホスフィンおよび酸素を用いて３５
０ないし５００℃のＣＶＤ法にエリ形成する１、リンド
ープシリコン酸化膜を用いた場合、窒素中、　１ｏｏｏ
℃、１時間の熱処理に、Ｃり表面濃度９　Ｘ　１０Ｉ１
０ｌ８’　、接合深さ０．２μｍのＮ形層を形成するこ
とができる。ここでＦｉＮ形層の形成にリンドープシリ
コン酸化膜からのリン拡散音用いた場合を説明したが、
リンに代えで砒素等のＮ形不純物をドープしたシリコン
酸化膜を拡散諒に用いることもできる。また、ホスフィ
ンガス等のＮ形不純物衾含むガスＶこよる気相拡散を用
いてＮ形層を形成しても差し支えない。

次に、リンドーグシリコン酸化膜４に緩衝弗酸液により
除去したのち、第６図に示すようにキャパシタ絶縁膜と
してシリコン酸化膜６を形成する。シリコン酸化膜ｔま
、シリえば、ドライ酸素中テ９００℃、；（５分の熱酸
化ＶＣ工、！ｌ）　（００１）向上に７！；ｉさ約１５
０　′Ａ影形成ることができる。該溝側面はシリコン基
板の主表面ＶＣはぼ垂直であり、かつ、該ｊ１４側面と
、シリコン基板の主表面との交線が（０１１１軸にほぼ
平行となるようにパターニングしているため、該溝側面
は（ｉｏｏ）面にほぼ平行で７らる。従って、該ｒ１ｑ
側面とシリコン基板主表面十Ｖこはほぼ等しい厚さのシ
リコン酸化膜を形成す／：）ことができる。

次ＶＣ１第７図に示すようＶ（］、７ランお工ひポスフ
ィンのＣＶＤｒ去によりリンをドープした多結晶シリコ
ンＩ１ｍ　？Ｃ堆積（７たのち、パターニングしたレジ
ストヲマスクＶこしてエツチングを行い多結晶シリコン
膜によるキャパシタ？ＩＩ極７を形成する。該リンドー
プ多結晶シリコン膜の厚さは、前述したように、溝３の
幅のｌ／２よりはＪｌいことが望ましい。リンドーグ多
結晶シリコン膜に代えて、不純物をドーグしない多結晶
シリコン膜ケ堆積したのちイオン注入によりリン金徐加
し２てもよい。その際の形Ｊ１ｙ、条件としては例えば
、不純物をドープしない多結晶シリコン膜をシランのＣ
ＶＤ法にＪ：り厚さ０．３　／ｈｎ堆積したのち、注入
エネルギー７０ＫｅＶ、注入泄Ｉ　Ｘ　１０１″ｃｍ＝
でリンをイオン注入したのち、屋素中。

１０００　Ｃ，３０分の熱処理な行えはよい。リンドー
プ多結晶シリコンに代えて砒素％）ドープした多結晶シ
リ：ｌンあるいは、気相からの拡散でリンまたは砒素を
多結晶シリコンに添加してもよい。

（実施例２）実施例１では、キャパシタ形成領域のシリ
コン基板表面に、該キャパシタ領域を囲むシリコン基板
の導電形とは異なろ導電形の導電層を設けた場合につい
て説明したが、第８図に示すように、該導電層を設けな
いキャパシタを形成することもできる。この場合には、
実施例１の工程において、第５図に対応する工程を省略
する。第８図に示すキャパシタを１トランジスタｌキヤ
パシタ形のメモリ七ルに適用して、キャパシタに電荷を
貯えるには、キャパシタ領域のシリフン基板表面に反転
層を形成す＾ために必要ＨＴｌｆ、用以上の゛屯圧勿キ
ャパシタ電４べに印加する心安がある。尚図中１（ζＥ
　））形シリコン基板、６はシリコン酸化膜、７は多結
晶シリコン膜を示す。

（実施例３）シリコン基板表面の所定領域にシリコン基
板の導１（毛彫とＶま異なる導電形をもつ、いわゆるシ
ェルが形成さ、ｔＬ、核つｆｆ−ル内部Ｖこ実施例ＩＫ
述べたキャパシタを形成する場合を説明する。第９図に
示すようにＮ形シリコン基板８　（Ｄ　表面Ｋ　Ｐ形つ
ェルＳ）定形成するＶＣ娃、イメン注大または気相拡散
法または固相拡散法により該シリコン基板表面にＰ形不
純物をドーグする。

例えば、ポウ累衰：イオン注入し、接合深さ５μｍｎの
Ｐ形りエル孕形成するにＶｌ、パターニングしたレジス
Ｉｆマスクに注入エネルギー４０ＫｅＶ。

注入情用１２〜１０１ＢｃＩｎ−’の榮件でホウ素をイ
オン注入したのち、レジス１ｌｔ−除去し、窒素中、１
１００〜１２００　’Ｃで５〜ｌＯ時間の熱処理ケ行う
。次いで、実施例１′″ｃ６兄す［シ１ヒように第９図
に示すＰ形つエル９内に接会深さよυ浅い溝を形成し、
線溝を含むキャパシタ形成領域を囲むシリコン基板表面
に、該キャパシタ領域を囲むシリコン基板領域であるＰ
形つェル９の導電形とｔｉｔ異なる導電形の導電層５會
形成し、熱酸化により７リコン酸化膜６會形成し、キャ
パシタ電極７を形成すめ。

（実施例４）実施例１．２および３ば、キャノ（シタ単
体の形成法１ｃついて述べ斤が、実施例４では、いわゆ
るｌトランジスタｌキャノ（シタ形のメモリセルに実施
例１を５色用した場合の形成法について説明する。

第１０図はＰ形シリコン基板ｌの主表面である（１００
）面に素子間分離用シリコン酸化膜１０ヲ形１１ｙ、Ｌ
、たのち、パターニングしたレジメ）　１１　ｉマスク
に該シリコン基板表面のキャノよシタ形成領域に例えば
、砒素を注入エネルギー８０ＫｅＶ。

注入量７　Ｘ　１０１２ｃｍ−２の条件でイオン注入し
、Ｎ形ｊ＠１２を形成する。

次に、第１１図に示すようＶこ、熱酸化にエリ厚ざ２０
０〜５００人のシリコン酸化膜１３を形成し、次いで、
シラノおよびアンモニアを用いたＣＶＤ法によりＪＬｙ
を５００〜２００ＯＡのシリコンブ化）換１４ケ堆稍し
、仄いでシランあ・工び酸素を用いたＣＶＤ法にエリ厚
さ０，７〜１．０μｍのシリコン削化膜２を堆積ｌ−１
、リソグラフィーにエリパターニングさｆ１タレシスト
層１５　ｐ形成する。次いで、パターニングしたレジス
トバタンをマスクにシリコン酸化膜２．シリコン慴化膜
１４．Ｉ、−よひシリコン酸化１漠１３をｆｌもＩ　１
ｖにエリコニツテングする。

次いで、レジ−スト１５１ｆ除去したのちシリコン１テ
？化膜２をエツノーングマスクとし７て、実施例】で述
べた方法に、ｌ：リシリコン基板衣面１ｃ　ＲＩ　Ｅに
よジ溝を形成し、混酸に、ｒ、り溝内面をエツチングし
、シリコン１７１ｙ化膜２全除去する。

次に、第１２図Ｖこ７１＜す工うに、リンドーグシリコ
ン酸化１漠４を溝内に堆積したのら、実施例１で述べた
熱処理中柱りこより該構内面にリンを拡散し、Ｎ形層５
を形成する。ここで、溝内面に形成したＮ形層は、シリ
コン基板の主表面に形成したＮ形層１２と接続している
。次いで実施例１で述べたように、リンドープシリコン
酸化膜４會除去し、熱酸化ＶＣＪ：リシリコン酸化膜６
ｆｆ。

形成丁＾。

次に、第１３図に示すように、多結晶シリコンにエリキ
ャパシタ電極７を形成踵その表面を酸化（２、シリコン
酸化膜１６を形成する。トランスフアゲ−１−１１−１
トランジスタのゲート絶縁膜１７として例えばシリコン
酸化膜Ｆ、Ｈ１００ないし５００人形成したのち、ゲー
ト電極１８と（２て例えばリンをドーグした多結晶シリ
コンあるいｔま、モ１ノブデン、タングステン等の高融
点金トハあるいはシリザイド化合物ヶ形成し、キャノく
７タ奄極７お、【びゲート電極１８をマスクにソー〜ス
お工びドＶイン用のＮ形層１９を形成する。

次に第１４１凶（ａ）に示す工うＶｔＺ　、層間絶縁膜
として例えばリンドープシリコン酸化喚２０を堆積し、
コンタクトボール２１ケ形成し、アル１ミニウム配緋２
２を形成する。

第１４図（ｂ）に、第１４図（ａ）に対応するメモリセ
ルの平面図を示す。セルキャパシタ領域内の斜線部に溝
が形成；工；Ｉｔている。

第１５’図お工ひ；Ｔ′λ１６図は、メモリキャバシク
幀域内に形成″ｆλ）　６’＋　：３のレイアウトｆｌ
Ｊ　ｋ示す。実施例１で述べ１こ↓うｖＣ１Ｃ１出図５
こ示ず溝において、線溝は＜０１．０＞軸方向ｖＣｆ伺
は平行１（形成されている。

第１６図においても、？１存３は＜　０１０　＞軸方向
にほぼ平行に形成さ旧、でいる。

（発明の効果） 斜上のように、本発明によノ１．ばキャパシタｉｉ＋−
＋域に形成さｉＬＲ溝ＶＣおいて形溝１１１１向け（１
００）面にほぼ平行−Ｃ；、１’）　２）ことから、７
ｔな１ｌｉｌ１面にゲート酸化ｊ換として熱１１ザ化Ｖ
ＣＪ：り形成σ才りるシリコン酸化膜厚はシリコン基板
の主表面に形成さ才りる膜厚どＩ：１ぼ同じであるため
、従来、Ｂｉｏ）面ｔこはｅヨ半行な（（ｊｔ　１１１
１１而ケイ）つ溝を月４いて形成さ７１゜ていたキャパ
シタＪ：りもキャパシタ答ｔｆり丁大きくできる利点が
ある。

【図面の簡単な説明】

第１図は従来の１トランジスタ形メモリ士ルの断聞図、
す１５２図は側面をＱ、ｌ、（ゴ（１１（３１面とする
溝形キャパシタの主表面かＬひ１１図面の面積と？ミ債
の関係、４’Ｊ　３１ｙ、Ｉ　（ａ）および（Ｄ）ｉｔ
　（Ｏｏ　ｔ　）面を主表面とし剃りエンチージョンフ
ラットを各々＜ｉ　ｉ　ｏ＞および＜ｉｏｏ＞と丁＾シ
リコン基板ケ示し、第４図ないし第７図Ｃ」：溝を［０
１０］方向に形成し、該溝内面ｖ’ＣＮ形層ケ形成した
キャパシタの名工「程Ｉ／ｉＬ：Ｉ、−ける断面図、；
Ｂ　３図は溝内面ＶｒｌＮ形層をもたないキャパシタ、
第９図ば１）形ウェル内ＶＣ、キャパシタ正極下にトＪ
形層ケもつキーｖパシタに形成した場合の断面図、’Ｊ
＋’：ｌ　１０図ないし第１４図（ａ）はメモリセルの
各］二Ｉ’＋’ｒ　ｖｔ−、Ｊｌ−けるｌＩ、ｌｔ面図
、第１４図（ｂ）はメモリセルの平面図、εＰ、　１５
１’に１お工ひ第１６図はセルキャパシタ内Ｖ仁１本の
ｉｉｔ線状の清音もつ場合以外の溝レイアウト例を示す
。 ■・・・・・・・・Ｐ形シリコン基板 ２・・・・・・・・シリコン酸化膜 ３・・・・・・・・溝 ４・・・・・・・・リンドープシリコン酸化脆５・・・
・・・・Ｎｌ１ｔり八”（７ ６・・・、・ンリフンＩ’ｆＺ化膜 ７・・　・・−多結晶シリコン１漠 ８・・・・・Ｎ形基板 ９・　・・　・、　ｌ）月形ウェル １０・・・　・・・シリコン酸化膜 ］ｌ・・・・・・レジスト １２　・　・　・　Ｎ　列条　Ｊｌ・１１３　・・・シ
リコン酸化ＩＦさ 】４・・・　・・・シリコン窒化Ｉｌλ１５・・・・・
・・レジスト １６・・・・・・・シリコニ’ＩＹ夕化ｊｊ仁！１７・
・・・・・グー　１・絶縁膜 １８・・　グー　ｈ′ｔＶｉ４ヶ ｊ９・・・・・・・Ｎ形層 ２０・・・・・・・層間絶縁１１９ ２１・　・・・・・コンタクトポール ２２・・・・・・・・アルミニウム配線第８図 １３］２ ／ −１ 」 第１６図 −１１００］

Claims (1)

1. 【特許請求の範囲】 ＋ｇ　主表面’（＜（１００）面とするシリコン基板の
   主表面に形成さｔまた溝を含む領域に形成場れたキャパ
   シタにおいて、該溝側面が該シリコン基板の主表面にほ
   ぼ垂直でちり、かつ該溝側面と該シリコン基板の主表面
   との交線が＜　ｌｏ　Ｏ＞　１１＋方向にほぼ平行であ
   ることを特徴とする半導体記憶装置。 （２）シリコン基板の主表面に形成さｊた溝を含む領域
   に形成されたキャパシタに２いて、該キャパシタ形成ｉ
   ′＋μ域の溝内面を含むシリコン基板表面層の導電形が
   、咳キャパシタ形成ｔＩＩＪ域を囲むシリコン基板の導
   電形とは異なること全特徴とする′１４許請求の範囲第
   １項記載の半々７１体記憶装置Ｍ。 （３）　（１００）而を主表面とするシリコン基板表面
   ＶＣ耐エツチング膜を形成する工程と、該シリコン基板
   表面に形成される溝の側面と該シリコン基板の主表面と
   の為す交線が（ｌ、ｏ　ｏ　＞　［１１＋方向にほぼ平
   行となるように、該耐エツチングＩＩ＠をパターニング
   する工程と、該バターニングした耐エツチング膜をマス
   クに該シリコン基板表面に溝を形成する工程と、畝溝１
   ）１面を含むシリコン基板表面の所定領域に、該Ｉツｆ
   定領域を囲むシリコン基板の導７１形とり」異なる導電
   形層を形成する工程と、酸化２Ｆ、囲気中の熱処理によ
   り溝内面を含むシリコン基板表面にシリコン酸化膜を形
   成する工程と、該？Ｆｌｊ内面を含むシリコン基板表面
   の所定領域に↑に極を形成することｔこエリキャパシタ
   を形成する工程を含むことを特徴とする半導体記憶装置
   ｒＣの製造方法。 （４）シリコン７ｉ！、板表面に形成さｎ、　６ｉｌＩ
   Ｙの１１１１面と該シリコン基板の主表面との為す交線
   が〈ｌｏｏ〉１１ＱＩ＋方向にほぼ平行となるように耐
   エツチング膜ケバターニングする工程において、主表面
   を（１００）面とするシリコン基板のオリエンテーショ
   ンフラットが＜１００＞軸方向であるシリコン基板を用
   いることＶこエリ、該交線が該オリエンテーションフラ
   ットにほぼ平行”Ｌ　ｆｃ　ｉ、ｊ：はぼ垂直になるよ
   うにパターニングすることを特徴とする特ぼ［請求の範
   囲第３項記載の半導体記憶装置Ｌｉ：　）製ｉｆ＜　力
   ｌｉ。