JP3741167B2 - 高誘電率キャパシタの下部電極の形成方法 - Google Patents
高誘電率キャパシタの下部電極の形成方法 Download PDFInfo
- Publication number
- JP3741167B2 JP3741167B2 JP08335196A JP8335196A JP3741167B2 JP 3741167 B2 JP3741167 B2 JP 3741167B2 JP 08335196 A JP08335196 A JP 08335196A JP 8335196 A JP8335196 A JP 8335196A JP 3741167 B2 JP3741167 B2 JP 3741167B2
- Authority
- JP
- Japan
- Prior art keywords
- ruo
- high dielectric
- tin
- thin film
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Description
【０００１】
【発明の属する技術分野】
本発明は超高集積半導体装置の蓄積キャパシタを製作する方法に係り、特に１Ｇb 以上のＤＲＡＭの製造時使用される高誘電率キャパシタの下部電極の形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Dynamic Random Access Memory）集積度が６４Ｍビット以上で増加することにより、既存のNO（Nitride ／Oxide ）薄膜をその誘電膜として利用したキャパシタは、最少の有効静電容量の確保のため、平面構造からトレンチ、スタック構造を経てシリンダー、ピン構造へまで開発されて来た。しかし、このようなシリンダーまたはピン構造等はキャパシタの構造を極端的に複雑にし、これによる製造工程を非常に複雑で難しくして経済性及び信頼度の側面で問題になっている。
【０００３】
キャパシタ構造の複雑性による問題等を解決するために、約１０年前から高誘電率の薄膜に対した研究が米国、日本等から始まり現在は相当の進展を見せている状態である。この分野で注目される材料としてはペロブスカイト構造のバリウムチタン酸（BaTiO3）、鉛チタン酸（PbTiO3）、ストロンチウムチタン酸（SrTiO3：以下ＳＴＯと略する）、鉛ジルコニウムチタン酸（Pb（Zr、Ti）O3）、バリウムストロンチウムチタン酸（（Ba、Sr）TiO3：以下ＢＳＴと略する）等がある。
【０００４】
前記のＳＴＯやＢＳＴは誘電率が３００−６００ほどで非常に高くて半導体用のキャパシタに適合するようで、今後キャパシタの工程単純化及びＭＤＲＡＭ以上の高集積半導体装置に対応しうるだろうと思われる。
最近、ＳＴＯ薄膜をキャパシタの誘電膜として使用して６４ＭＤＲＡＭに適用させた研究結果が報告されたことがある（JJAP、Vol ．３２、Part１、No、９１３、pp、４０６９ー４０７３（１９９３）："Structural and Electrical Characterization of SrTiO3 Thin Film Prepared by Metal Organic Chemical Vapor
Deposition"：H ．Yamaguchi et al 参照）。
【０００５】
前述のような高誘電率の誘電膜を利用する場合、電極物質として、既存のＮＯまたはTa2O5 薄膜でのように汎用的なpoly-Si が使用できない。これは高誘電膜が薄膜の蒸着時または後続の熱処理過程でpoly-Si を易しく酸化させるからである。電極等との界面に形成された低誘電率の酸化層に因してキャパシタンスは激しく低下される。
【０００６】
従って、高誘電率の材料を利用したキャパシタの製作において、誘電膜が蒸着される下部電極は前記の熱処理工程に良く耐えられる物質で構成されるべきであり、現在まではPtのような酸化しない貴金属やRuO2のような酸化物の材料が主に下部電極として利用されている。高誘電率キャパシタの下部電極として利用される前記PtやRuO2等はそれなりの長所、短所を有している。
【０００７】
Ptは周知の如く、化学的に非常に安定した金属であるのでストレージノード形態へのパタニングが非常に難しい短所を有する。現在、各種のガスを利用したPtのパタニングについて研究されているが、蝕刻副産物の側壁蒸着の問題、低い蝕刻率等の問題が解決されていない実情である。
一方、RuO2の場合には蝕刻が非常に容易である反面、その上に蒸着されるＳＴＯまたはＢＳＴ誘電膜の漏れ電流がPt電極に比べて約１００倍以上大きいので使用しにくい実情である。その理由は、Ptの場合は仕事関数が大きくてＢＳＴとの界面に大きいショットキー障壁を作る反面、RuO2の場合には、仕事関数がPtに比べて小さく充分の大きい障壁を作れないからである。
【０００８】
【発明が解決しょうとする課題】
本発明はこのような技術的な背景の下から案出されたもので、Ptの低い漏れ電流の特性とRuO2のパターン形成の容易性等の長所を合わせて１Ｇbit 級ＤＲＡＭに適用の出来るストレージノードを製作しようと案出されたものである。
本発明の目的は製作が容易でありながら電気的の特性が改善された高誘電率キャパシタの下部電極の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階と、前記コンタクトホールにポリシリコンプラグを形成する段階と、前記結果物の全面にＤＣスパッタリングを利用してTiN とRuO2を順次的に蒸着する段階と、前記蒸着されたRuO2の上にＳＯＧハードマスクパターンを形成する段階と、反応性イオンエッチングを利用して前記RuO2／TiNを順次的にパタニングする段階と、前記パタニングされたRuO2／TiN の全表面に掛けてPt薄膜を蒸着しPt／RuO2／TiN の三重構造の下部電極を形成する段階と、前記結果物上に高誘電膜を形成する段階と、前記高誘電膜上に上部電極を形成する段階よりなる。
【００１１】
望ましくは、前記Pt薄膜を蒸着する段階が前記RuO2／TiN のストレージノードパターンの上面、側面及びノードパターンの間の底部が相異なる厚さで蒸着されうるようにスパッタリング段階を利用することを特徴とする。
また、前記ノードパターンの上面に蒸着されたPt薄膜の厚さは約２００Åのことが望ましい。
【００１２】
前記Pt／RuO2／TiN ノードパターンの最上層であるPt薄膜の均一な厚さの制御のために前記相異なる厚さを有するPt薄膜をエッチバックする段階を付加することが望ましい。
また、前記エッチバック段階時、ノードパターンがお互いに完全隔離されうるように前記ノードパターンの間の底に蒸着されたPtを含んでその下部の層間絶縁膜の一部を一緒に過蝕刻することが望ましい。
【００１３】
さらに詳しくは、前記エッチバック段階後、ノードパターンの上面と側面に残っているPt薄膜の厚さが約６０Åになるようにエッチバック段階が制御される。本発明の望ましい実施例によれば、蝕刻の容易なRuO2を利用してRuO2／TiN ノードパターンを形成して高誘電膜と接触される前記ノードパターンの上部には低い漏れ電流の特性を有するPtを蒸着し、Pt／RuO2／TiN の三重構造の下部電極（またはストレージノードパターン）を有するキャパシタを形成することにより、１Gbit級DRAMに非常に有用に適用しうる。
【００１４】
本発明の他の特徴及び効果は後述される実施例によってより明確になるだろう。
【００１５】
【発明の実施の形態】
図１〜図７は本発明の実施例によるキャパシタの下部電極の形成方法を各段階別に順次的に示した工程断面図である。
図１は層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階を示す。例えば、所定の下部構造物（図示せず）が形成されたSi基板１０の上に層間絶縁膜１２を蒸着した後、所定のマスクパターンを利用してコンタクトホールを開口する。前記層間絶縁膜１２は、例えば、ＣＶＤを利用したＢＰＳＧ（Boro-Phosphorous Silica Glass ）やシリコンを熱酸化させたSiO2を使用する。
【００１６】
図２は前記コンタクトホールにポリシリコンプラグ１４を形成する段階を示す。即ち、前記コンタクトホールを充分に被覆しうるほどの厚さでポリシリコンを塗布した後、エッチバックしてポリシリコンを利用しコンタクトホールをフィルする。
図３は前記ポリシリコンプラグ１４を形成した半導体基板１０の全面にＤＣスパッタリングを利用して障壁層１５とRuO2層１７を順次的に蒸着する段階を示す。前記障壁層１５は半導体基板１０及びポリシリコンプラグ１４等の導電物質にドープされている不純物とSiがストレージノードへ拡散されることを防止しようとする目的で使用され、主にチタンナイトライド（TiN ）のような金属窒化物を使用して形成される。
【００１７】
図４は前記蒸着されたTiN 障壁層１５とRuO2層１７を蝕刻してセル単位で分離されたストレージノードパターンを形成するためのマスクパターン２０を形成する段階を示す。前記マスクパターン２０は前記ポリシリコンプラグ１４と対応される形を有し、ＳＯＧハードマスクパターンを使用する。
図５は前記ＳＯＧマスクパターンを利用した反応性イオンエッチングを通して前記RuO2／TiN を順次的にパタニングする段階を示したもので、前記ＳＯＧマスクパターン２０を蝕刻マスクとして、前記TiN 障壁層１５及びRuO2層１７を蝕刻対象物とした異方性蝕刻を結果物の全面に行うことにより、各セル単位で分離されたストレージノードパターンを形成する。
【００１８】
この際、前記RuO2はCl2 ／O2ガスを利用し、前記TiN はCl2 ガスを利用してRIE 工程を行う。次いで、CHF3ガスを利用して前記マスクパターン２０を除去する。前記RuO2／TiN は、前述のように蝕刻に容易性を有する。従って、１Ｇbit 級の微細パターンの形成に適用しうるほどの充分な工程マージンを有する。
図６は前述の工程を通してパタニングされたRuO2からなる中間層２７／TiN からなる最下層２５のストレージノードパターン上にPtを蒸着する段階を示す。この際、前記Pt薄膜１９を蒸着する段階として、本発明では前記RuO2／TiN のストレージノードパターンの上面、側面及びノードパターンの間の底部が相異なる厚さで蒸着されうるスパッタリング工程を利用する。周知の如く、スパッタリング工程はステップカバレージが悪い。本発明ではこのような特性を有するスパッタリングを利用する。その理由は水平的にエッチングが易しく垂直的には難しい後述のエッチバック工程を容易にするためである。
【００１９】
また、前記ノードパターンの上面に蒸着されたPt薄膜の厚さ１９を約２００Åほどの厚さになるように制御することが望ましい。その理由は次のような実験の結果に基づく。
図８はRuO2の代りにSiO2よりなるノードパターンを形成した後、Ptをスパッタリング蒸着したＳＥＭによる断面写真を示したものである。DCスパッタリングの条件として１．１ｋＷのＤＣパワーと、６ｍトール圧力のアルゴンガスを使用した。図８の観測写真により測定されたノードパターンの部位別の厚さは次のようである。上面のPt蒸着の厚さｄ１は約１１００Åであり、側面の蒸着の厚さｄ２は約３００Å、パターンの間の部位の厚さｄ３は約７００Åである。
【００２０】
このようなスパッタ蒸着の特性と実験の結果に基づき前記上面の厚さｄ１を超薄膜の２００Åで設定した。その理由は、１Ｇbit 級ＤＲＡＭではストレージノードとノードの間の距離が非常に狭くて（例えば、約１５００Å）、その蒸着の厚さが厳格に制限されるからである。前記ｄ１の厚さが２００Åの場合、側壁には約６０Å（ｄ２）、底には約１４０Å（ｄ３）蒸着され、後続のエッチバック工程により上面と側面に結果的に、約６０ÅほどのPtのみ残るからである。
【００２１】
図７は前記スパッタリング蒸着されたPt薄膜１９の均一な厚さの制御及び相互連結されたノードパターンを電気的に分離するためのエッチバック工程を示す。本工程ではエッチバックのための反応性ガスとしてAr／Cl2 ガスを使用し、ノードパターンの上面と側面に残っているPt薄膜からなる最上層２９の厚さが６０Åになるようにエッチバック工程を制御する。
【００２２】
前記エッチバック工程時、ノードパターンがお互いに完全隔離されうるように前記ノードパターンの間の底に蒸着されたPtを含んでその下部の層間絶縁膜１２の一部までも一緒に過蝕刻することが望ましい。
以上の工程を通し、Ptからなる最上層２９／RuO2からなる中間層２７／TiN からなる最下層２５の三重構造を有する高誘電率キャパシタの下部電極が完成される。即ち、前記下部電極の最下層２５は下側の基板からの不純物の拡散に障壁の役割を行うTiNよりなり、前記下部電極の中間層２７は微細パターンの形成の容易であるRuO2よりなり、前記高誘電膜と接触する下部電極の最上層２９は漏洩電流の特性が優秀のPtで構成される。
【００２３】
示されなかったが、前記下部電極が形成された半導体基板上１０上に高誘電膜を形成する工程を包含する。前記誘電膜は三重構造の下部電極が積層されている結果物上に、例えばＳＴＯのような高誘電率の誘電物質を蒸着する工程によって形成されるが、この蒸着工程は、通常酸素の雰囲気と約４５０℃の低温での有機金属ＣＶＤ法によって進行され、蒸着の後、高温の熱処理工程を随伴する。
【００２４】
最終的に、前記高誘電膜の上に上部電極を形成する工程を行えば、次世代Ｇbit 級ＤＲＡＭに使用するに適したキャパシタが制作される。
本発明の効果は図９に示すグラフによってさらに明確になる。図９は本発明によって製作されたキャパシタの漏れ電流の特性を説明するためのＪ−Ｖ特性の曲線を示したものとして、通常のRuO2蓄積電極と、本発明による蓄積電極に各々４０nmのＳＴＯ誘電膜を蒸着した状態で、Ｊ−Ｖ特性を示したグラフである。図９のグラフに示したように、１．５Ｖでの漏れ電流は本発明（グラフのカーブＸ）の場合、約５×１０-8Ａ／cm-2であり、従来の技術の場合（グラフのカーブＹ）には約１×１０-5５Ａ／cm-2であることがわかる。
【００２５】
即ち、本発明のキャパシタは従来に比べ、約２００倍ほど低い漏洩電流を得ることが出来る。
【００２６】
【発明の効果】
以上、説明したように本発明の高誘電率のキャパシタによれば、微細なパターンの形成が容易なRuO2を利用してRuO2／TiN蓄積ノードパターンを形成して高誘電膜と接触される前記ノードパターンの上部には低い漏れ電流の特性を有するPtを蒸着してPt／RuO2／TiNの三重構造の下部電極を形成しうる。
【００２７】
その結果、工程の余裕度が高く優秀な電気的特性を有する高誘電率のキャパシタを得ることが出来る。窮極的に、本発明のキャパシタの技術はＧbit 級ＤＲＡＭに非常に有用に適用しうる。
本発明は前記実施例に限定されなく、多くの変更が本発明の技術的思想内で当分野の通常の知識を有する者により可能であることは勿論である。
【図面の簡単な説明】
【図１】層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階を示した断面図である。
【図２】前記コンタクトホールにポリシリコンプラグを形成する段階を示した断面図である。
【図３】前記結果物の全面にTiN／RuO2を順次的に蒸着する段階を示した断面図である。
【図４】ＳＯＧマスクパターンを形成する段階を示した断面図である。
【図５】 RuO2／TiN蓄積ノードパターンを形成する段階を示した断面図である。
【図６】 Pt薄膜のスパッタ蒸着工程を示した断面図である。
【図７】蓄積ノードパターンの間の隔離のためのエッチバック工程を示した断面図である。
【図８】 Pt薄膜のスパッタ蒸着後の断面を示すＳＥＭ写真である。
【図９】本発明によって製作されたキャパシタの漏れ電流の特性を説明するためのＪ−Ｖ特性の曲線である。
【符号の説明】
１０ 半導体基板
１４ ポリシリコンプラグ
１９ Pt薄膜
２５ 最下層
２７ 中間層
２９ 最上層
【発明の属する技術分野】
本発明は超高集積半導体装置の蓄積キャパシタを製作する方法に係り、特に１Ｇb 以上のＤＲＡＭの製造時使用される高誘電率キャパシタの下部電極の形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Dynamic Random Access Memory）集積度が６４Ｍビット以上で増加することにより、既存のNO（Nitride ／Oxide ）薄膜をその誘電膜として利用したキャパシタは、最少の有効静電容量の確保のため、平面構造からトレンチ、スタック構造を経てシリンダー、ピン構造へまで開発されて来た。しかし、このようなシリンダーまたはピン構造等はキャパシタの構造を極端的に複雑にし、これによる製造工程を非常に複雑で難しくして経済性及び信頼度の側面で問題になっている。
【０００３】
キャパシタ構造の複雑性による問題等を解決するために、約１０年前から高誘電率の薄膜に対した研究が米国、日本等から始まり現在は相当の進展を見せている状態である。この分野で注目される材料としてはペロブスカイト構造のバリウムチタン酸（BaTiO3）、鉛チタン酸（PbTiO3）、ストロンチウムチタン酸（SrTiO3：以下ＳＴＯと略する）、鉛ジルコニウムチタン酸（Pb（Zr、Ti）O3）、バリウムストロンチウムチタン酸（（Ba、Sr）TiO3：以下ＢＳＴと略する）等がある。
【０００４】
前記のＳＴＯやＢＳＴは誘電率が３００−６００ほどで非常に高くて半導体用のキャパシタに適合するようで、今後キャパシタの工程単純化及びＭＤＲＡＭ以上の高集積半導体装置に対応しうるだろうと思われる。
最近、ＳＴＯ薄膜をキャパシタの誘電膜として使用して６４ＭＤＲＡＭに適用させた研究結果が報告されたことがある（JJAP、Vol ．３２、Part１、No、９１３、pp、４０６９ー４０７３（１９９３）："Structural and Electrical Characterization of SrTiO3 Thin Film Prepared by Metal Organic Chemical Vapor
Deposition"：H ．Yamaguchi et al 参照）。
【０００５】
前述のような高誘電率の誘電膜を利用する場合、電極物質として、既存のＮＯまたはTa2O5 薄膜でのように汎用的なpoly-Si が使用できない。これは高誘電膜が薄膜の蒸着時または後続の熱処理過程でpoly-Si を易しく酸化させるからである。電極等との界面に形成された低誘電率の酸化層に因してキャパシタンスは激しく低下される。
【０００６】
従って、高誘電率の材料を利用したキャパシタの製作において、誘電膜が蒸着される下部電極は前記の熱処理工程に良く耐えられる物質で構成されるべきであり、現在まではPtのような酸化しない貴金属やRuO2のような酸化物の材料が主に下部電極として利用されている。高誘電率キャパシタの下部電極として利用される前記PtやRuO2等はそれなりの長所、短所を有している。
【０００７】
Ptは周知の如く、化学的に非常に安定した金属であるのでストレージノード形態へのパタニングが非常に難しい短所を有する。現在、各種のガスを利用したPtのパタニングについて研究されているが、蝕刻副産物の側壁蒸着の問題、低い蝕刻率等の問題が解決されていない実情である。
一方、RuO2の場合には蝕刻が非常に容易である反面、その上に蒸着されるＳＴＯまたはＢＳＴ誘電膜の漏れ電流がPt電極に比べて約１００倍以上大きいので使用しにくい実情である。その理由は、Ptの場合は仕事関数が大きくてＢＳＴとの界面に大きいショットキー障壁を作る反面、RuO2の場合には、仕事関数がPtに比べて小さく充分の大きい障壁を作れないからである。
【０００８】
【発明が解決しょうとする課題】
本発明はこのような技術的な背景の下から案出されたもので、Ptの低い漏れ電流の特性とRuO2のパターン形成の容易性等の長所を合わせて１Ｇbit 級ＤＲＡＭに適用の出来るストレージノードを製作しようと案出されたものである。
本発明の目的は製作が容易でありながら電気的の特性が改善された高誘電率キャパシタの下部電極の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階と、前記コンタクトホールにポリシリコンプラグを形成する段階と、前記結果物の全面にＤＣスパッタリングを利用してTiN とRuO2を順次的に蒸着する段階と、前記蒸着されたRuO2の上にＳＯＧハードマスクパターンを形成する段階と、反応性イオンエッチングを利用して前記RuO2／TiNを順次的にパタニングする段階と、前記パタニングされたRuO2／TiN の全表面に掛けてPt薄膜を蒸着しPt／RuO2／TiN の三重構造の下部電極を形成する段階と、前記結果物上に高誘電膜を形成する段階と、前記高誘電膜上に上部電極を形成する段階よりなる。
【００１１】
望ましくは、前記Pt薄膜を蒸着する段階が前記RuO2／TiN のストレージノードパターンの上面、側面及びノードパターンの間の底部が相異なる厚さで蒸着されうるようにスパッタリング段階を利用することを特徴とする。
また、前記ノードパターンの上面に蒸着されたPt薄膜の厚さは約２００Åのことが望ましい。
【００１２】
前記Pt／RuO2／TiN ノードパターンの最上層であるPt薄膜の均一な厚さの制御のために前記相異なる厚さを有するPt薄膜をエッチバックする段階を付加することが望ましい。
また、前記エッチバック段階時、ノードパターンがお互いに完全隔離されうるように前記ノードパターンの間の底に蒸着されたPtを含んでその下部の層間絶縁膜の一部を一緒に過蝕刻することが望ましい。
【００１３】
さらに詳しくは、前記エッチバック段階後、ノードパターンの上面と側面に残っているPt薄膜の厚さが約６０Åになるようにエッチバック段階が制御される。本発明の望ましい実施例によれば、蝕刻の容易なRuO2を利用してRuO2／TiN ノードパターンを形成して高誘電膜と接触される前記ノードパターンの上部には低い漏れ電流の特性を有するPtを蒸着し、Pt／RuO2／TiN の三重構造の下部電極（またはストレージノードパターン）を有するキャパシタを形成することにより、１Gbit級DRAMに非常に有用に適用しうる。
【００１４】
本発明の他の特徴及び効果は後述される実施例によってより明確になるだろう。
【００１５】
【発明の実施の形態】
図１〜図７は本発明の実施例によるキャパシタの下部電極の形成方法を各段階別に順次的に示した工程断面図である。
図１は層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階を示す。例えば、所定の下部構造物（図示せず）が形成されたSi基板１０の上に層間絶縁膜１２を蒸着した後、所定のマスクパターンを利用してコンタクトホールを開口する。前記層間絶縁膜１２は、例えば、ＣＶＤを利用したＢＰＳＧ（Boro-Phosphorous Silica Glass ）やシリコンを熱酸化させたSiO2を使用する。
【００１６】
図２は前記コンタクトホールにポリシリコンプラグ１４を形成する段階を示す。即ち、前記コンタクトホールを充分に被覆しうるほどの厚さでポリシリコンを塗布した後、エッチバックしてポリシリコンを利用しコンタクトホールをフィルする。
図３は前記ポリシリコンプラグ１４を形成した半導体基板１０の全面にＤＣスパッタリングを利用して障壁層１５とRuO2層１７を順次的に蒸着する段階を示す。前記障壁層１５は半導体基板１０及びポリシリコンプラグ１４等の導電物質にドープされている不純物とSiがストレージノードへ拡散されることを防止しようとする目的で使用され、主にチタンナイトライド（TiN ）のような金属窒化物を使用して形成される。
【００１７】
図４は前記蒸着されたTiN 障壁層１５とRuO2層１７を蝕刻してセル単位で分離されたストレージノードパターンを形成するためのマスクパターン２０を形成する段階を示す。前記マスクパターン２０は前記ポリシリコンプラグ１４と対応される形を有し、ＳＯＧハードマスクパターンを使用する。
図５は前記ＳＯＧマスクパターンを利用した反応性イオンエッチングを通して前記RuO2／TiN を順次的にパタニングする段階を示したもので、前記ＳＯＧマスクパターン２０を蝕刻マスクとして、前記TiN 障壁層１５及びRuO2層１７を蝕刻対象物とした異方性蝕刻を結果物の全面に行うことにより、各セル単位で分離されたストレージノードパターンを形成する。
【００１８】
この際、前記RuO2はCl2 ／O2ガスを利用し、前記TiN はCl2 ガスを利用してRIE 工程を行う。次いで、CHF3ガスを利用して前記マスクパターン２０を除去する。前記RuO2／TiN は、前述のように蝕刻に容易性を有する。従って、１Ｇbit 級の微細パターンの形成に適用しうるほどの充分な工程マージンを有する。
図６は前述の工程を通してパタニングされたRuO2からなる中間層２７／TiN からなる最下層２５のストレージノードパターン上にPtを蒸着する段階を示す。この際、前記Pt薄膜１９を蒸着する段階として、本発明では前記RuO2／TiN のストレージノードパターンの上面、側面及びノードパターンの間の底部が相異なる厚さで蒸着されうるスパッタリング工程を利用する。周知の如く、スパッタリング工程はステップカバレージが悪い。本発明ではこのような特性を有するスパッタリングを利用する。その理由は水平的にエッチングが易しく垂直的には難しい後述のエッチバック工程を容易にするためである。
【００１９】
また、前記ノードパターンの上面に蒸着されたPt薄膜の厚さ１９を約２００Åほどの厚さになるように制御することが望ましい。その理由は次のような実験の結果に基づく。
図８はRuO2の代りにSiO2よりなるノードパターンを形成した後、Ptをスパッタリング蒸着したＳＥＭによる断面写真を示したものである。DCスパッタリングの条件として１．１ｋＷのＤＣパワーと、６ｍトール圧力のアルゴンガスを使用した。図８の観測写真により測定されたノードパターンの部位別の厚さは次のようである。上面のPt蒸着の厚さｄ１は約１１００Åであり、側面の蒸着の厚さｄ２は約３００Å、パターンの間の部位の厚さｄ３は約７００Åである。
【００２０】
このようなスパッタ蒸着の特性と実験の結果に基づき前記上面の厚さｄ１を超薄膜の２００Åで設定した。その理由は、１Ｇbit 級ＤＲＡＭではストレージノードとノードの間の距離が非常に狭くて（例えば、約１５００Å）、その蒸着の厚さが厳格に制限されるからである。前記ｄ１の厚さが２００Åの場合、側壁には約６０Å（ｄ２）、底には約１４０Å（ｄ３）蒸着され、後続のエッチバック工程により上面と側面に結果的に、約６０ÅほどのPtのみ残るからである。
【００２１】
図７は前記スパッタリング蒸着されたPt薄膜１９の均一な厚さの制御及び相互連結されたノードパターンを電気的に分離するためのエッチバック工程を示す。本工程ではエッチバックのための反応性ガスとしてAr／Cl2 ガスを使用し、ノードパターンの上面と側面に残っているPt薄膜からなる最上層２９の厚さが６０Åになるようにエッチバック工程を制御する。
【００２２】
前記エッチバック工程時、ノードパターンがお互いに完全隔離されうるように前記ノードパターンの間の底に蒸着されたPtを含んでその下部の層間絶縁膜１２の一部までも一緒に過蝕刻することが望ましい。
以上の工程を通し、Ptからなる最上層２９／RuO2からなる中間層２７／TiN からなる最下層２５の三重構造を有する高誘電率キャパシタの下部電極が完成される。即ち、前記下部電極の最下層２５は下側の基板からの不純物の拡散に障壁の役割を行うTiNよりなり、前記下部電極の中間層２７は微細パターンの形成の容易であるRuO2よりなり、前記高誘電膜と接触する下部電極の最上層２９は漏洩電流の特性が優秀のPtで構成される。
【００２３】
示されなかったが、前記下部電極が形成された半導体基板上１０上に高誘電膜を形成する工程を包含する。前記誘電膜は三重構造の下部電極が積層されている結果物上に、例えばＳＴＯのような高誘電率の誘電物質を蒸着する工程によって形成されるが、この蒸着工程は、通常酸素の雰囲気と約４５０℃の低温での有機金属ＣＶＤ法によって進行され、蒸着の後、高温の熱処理工程を随伴する。
【００２４】
最終的に、前記高誘電膜の上に上部電極を形成する工程を行えば、次世代Ｇbit 級ＤＲＡＭに使用するに適したキャパシタが制作される。
本発明の効果は図９に示すグラフによってさらに明確になる。図９は本発明によって製作されたキャパシタの漏れ電流の特性を説明するためのＪ−Ｖ特性の曲線を示したものとして、通常のRuO2蓄積電極と、本発明による蓄積電極に各々４０nmのＳＴＯ誘電膜を蒸着した状態で、Ｊ−Ｖ特性を示したグラフである。図９のグラフに示したように、１．５Ｖでの漏れ電流は本発明（グラフのカーブＸ）の場合、約５×１０-8Ａ／cm-2であり、従来の技術の場合（グラフのカーブＹ）には約１×１０-5５Ａ／cm-2であることがわかる。
【００２５】
即ち、本発明のキャパシタは従来に比べ、約２００倍ほど低い漏洩電流を得ることが出来る。
【００２６】
【発明の効果】
以上、説明したように本発明の高誘電率のキャパシタによれば、微細なパターンの形成が容易なRuO2を利用してRuO2／TiN蓄積ノードパターンを形成して高誘電膜と接触される前記ノードパターンの上部には低い漏れ電流の特性を有するPtを蒸着してPt／RuO2／TiNの三重構造の下部電極を形成しうる。
【００２７】
その結果、工程の余裕度が高く優秀な電気的特性を有する高誘電率のキャパシタを得ることが出来る。窮極的に、本発明のキャパシタの技術はＧbit 級ＤＲＡＭに非常に有用に適用しうる。
本発明は前記実施例に限定されなく、多くの変更が本発明の技術的思想内で当分野の通常の知識を有する者により可能であることは勿論である。
【図面の簡単な説明】
【図１】層間絶縁膜が形成された半導体の基板にコンタクトホールを開口する段階を示した断面図である。
【図２】前記コンタクトホールにポリシリコンプラグを形成する段階を示した断面図である。
【図３】前記結果物の全面にTiN／RuO2を順次的に蒸着する段階を示した断面図である。
【図４】ＳＯＧマスクパターンを形成する段階を示した断面図である。
【図５】 RuO2／TiN蓄積ノードパターンを形成する段階を示した断面図である。
【図６】 Pt薄膜のスパッタ蒸着工程を示した断面図である。
【図７】蓄積ノードパターンの間の隔離のためのエッチバック工程を示した断面図である。
【図８】 Pt薄膜のスパッタ蒸着後の断面を示すＳＥＭ写真である。
【図９】本発明によって製作されたキャパシタの漏れ電流の特性を説明するためのＪ−Ｖ特性の曲線である。
【符号の説明】
１０ 半導体基板
１４ ポリシリコンプラグ
１９ Pt薄膜
２５ 最下層
２７ 中間層
２９ 最上層
Claims (5)
- 層間絶縁膜が形成された半導体基板にコンタクトホールを開口する段階と、
前記コンタクトホールにポリシリコンプラグを形成する段階と、
前記結果物の全面にＤＣスパッタリングを利用してTiN とRuO2を順次的に蒸着する段階と、
前記蒸着されたRuO2の上にＳＯＧハードマスクパターンを形成する段階と、
反応性イオンエッチングを利用して前記RuO2／TiN を順次的にパタニングする段階と、
前記パタニングされたRuO2／TiN の全表面に掛けてPt薄膜を蒸着しPt／RuO2／TiN の三重構造の下部電極を形成する段階と、
前記結果物上に高誘電膜を形成する段階と、
前記高誘電膜上に上部電極を形成する段階よりなり、
前記Pt薄膜を蒸着する段階が前記RuO2／TiN のストレージノードパターンの上面、側面及びノードパターンの間の底が相異なる厚さで蒸着されうるようにスパッタリング段階を利用することを特徴とする高誘電率キャパシタの製造方法。 - 前記ノードパターンの上面に蒸着されたPt薄膜の厚さが２００Åであることを特徴とする請求項１記載の高誘電率キャパシタの製造方法。
- 前記Pt／RuO2／TiN ノードパターンの最上層であるPt薄膜の均一な厚さの制御のために前記相異なる厚さを有するPt薄膜をエッチバックする段階を付加することを特徴とする請求項１記載の高誘電率キャパシタの製造方法。
- 前記エッチバック段階時、下部電極のパターンの間が隔離されうるように前記ノードパターンの間の底部に蒸着されたPtを含んでその下部の層間絶縁膜の一部を一緒に過蝕刻することを特徴とする請求項３記載の高誘電率キャパシタの製造方法。
- 前記エッチバック段階後、ノードパターンの上面と側面に残っているPt薄膜の厚さが６０Åであることを特徴とする請求項３記載の高誘電率キャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P13694 | 1995-05-29 | ||
| KR1019950013694A KR0147639B1 (ko) | 1995-05-29 | 1995-05-29 | 고유전율 캐패시터의 하부전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330544A JPH08330544A (ja) | 1996-12-13 |
| JP3741167B2 true JP3741167B2 (ja) | 2006-02-01 |
Family
ID=19415758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08335196A Expired - Fee Related JP3741167B2 (ja) | 1995-05-29 | 1996-03-11 | 高誘電率キャパシタの下部電極の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5824563A (ja) |
| JP (1) | JP3741167B2 (ja) |
| KR (1) | KR0147639B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430686B1 (ko) * | 1996-12-31 | 2004-07-09 | 주식회사 하이닉스반도체 | 반도체소자의저장전극제조방법 |
| KR100400290B1 (ko) * | 1996-12-31 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| DE19705352A1 (de) * | 1997-02-12 | 1998-08-20 | Siemens Ag | Herstellverfahren für eine erhabene Kondensatorelektrode |
| KR100555445B1 (ko) * | 1997-08-13 | 2007-08-16 | 삼성전자주식회사 | 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법 |
| US6150691A (en) | 1997-12-19 | 2000-11-21 | Micron Technology, Inc. | Spacer patterned, high dielectric constant capacitor |
| KR19990057857A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
| US6350738B1 (en) | 1998-03-06 | 2002-02-26 | Brigham Young University | Steroid derived antibiotics |
| US5972722A (en) * | 1998-04-14 | 1999-10-26 | Texas Instruments Incorporated | Adhesion promoting sacrificial etch stop layer in advanced capacitor structures |
| US6358810B1 (en) * | 1998-07-28 | 2002-03-19 | Applied Materials, Inc. | Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes |
| KR100304285B1 (ko) * | 1998-08-27 | 2001-11-02 | 박종섭 | 확산장벽이 구비된 적층 캐패시터 |
| SG79292A1 (en) | 1998-12-11 | 2001-03-20 | Hitachi Ltd | Semiconductor integrated circuit and its manufacturing method |
| KR100598161B1 (ko) * | 1998-12-24 | 2006-09-18 | 주식회사 하이닉스반도체 | 커패시터의 전하저장전극 형성방법 |
| DE19929306A1 (de) * | 1999-06-25 | 2001-04-05 | Infineon Technologies Ag | Verfahren zur Herstellung einer strukturierten Edelmetallschicht |
| DE19932844A1 (de) * | 1999-07-14 | 2001-01-25 | Forschungszentrum Juelich Gmbh | Speicherkondensator |
| KR100326253B1 (ko) * | 1999-12-28 | 2002-03-08 | 박종섭 | 반도체 소자의 캐패시터 형성방법 |
| KR20010059460A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 저장전극 형성방법 |
| KR100418570B1 (ko) * | 2001-06-30 | 2004-02-11 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185689A (en) * | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
| JPH0685173A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体集積回路用キャパシタ |
| US5254217A (en) * | 1992-07-27 | 1993-10-19 | Motorola, Inc. | Method for fabricating a semiconductor device having a conductive metal oxide |
| DE69404189T2 (de) * | 1993-03-31 | 1998-01-08 | Texas Instruments Inc | Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante |
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
-
1995
- 1995-05-29 KR KR1019950013694A patent/KR0147639B1/ko not_active IP Right Cessation
- 1995-11-17 US US08/560,087 patent/US5824563A/en not_active Expired - Lifetime
-
1996
- 1996-03-11 JP JP08335196A patent/JP3741167B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-12 US US08/820,374 patent/US7256442B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7256442B1 (en) | 2007-08-14 |
| KR960043216A (ko) | 1996-12-23 |
| US5824563A (en) | 1998-10-20 |
| KR0147639B1 (ko) | 1998-08-01 |
| JPH08330544A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170308B1 (ko) | 강유전체 캐패시터의 제조방법 | |
| JP3976462B2 (ja) | 半導体装置の製造方法 | |
| JP3485690B2 (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JP2550852B2 (ja) | 薄膜キャパシタの製造方法 | |
| US5656852A (en) | High-dielectric-constant material electrodes comprising sidewall spacers | |
| JP3741167B2 (ja) | 高誘電率キャパシタの下部電極の形成方法 | |
| KR100227843B1 (ko) | 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법 | |
| US6538272B2 (en) | Semiconductor storage device and method of producing same | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| JP3999383B2 (ja) | 高誘電体物質を有するキャパシタの形成方法 | |
| KR100374370B1 (ko) | 뛰어난 내산화성을 갖는 스택 커패시터 | |
| JP2001237400A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US20030020122A1 (en) | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby | |
| JP2003100909A (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
| US20010035550A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2003188283A (ja) | 金属−絶縁体−金属キャパシタ及びその製造方法 | |
| JP2001210807A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR0165487B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP4632620B2 (ja) | 半導体装置の製造方法 | |
| KR0151058B1 (ko) | 강유전체 커패시터 및 그 제조방법 | |
| JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 | |
| KR20000043578A (ko) | 캐패시터 제조방법 | |
| KR100541374B1 (ko) | 백금 하부전극을 구비하는 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |