KR20010059460A - 반도체소자의 저장전극 형성방법 - Google Patents
반도체소자의 저장전극 형성방법 Download PDFInfo
- Publication number
- KR20010059460A KR20010059460A KR1019990066965A KR19990066965A KR20010059460A KR 20010059460 A KR20010059460 A KR 20010059460A KR 1019990066965 A KR1019990066965 A KR 1019990066965A KR 19990066965 A KR19990066965 A KR 19990066965A KR 20010059460 A KR20010059460 A KR 20010059460A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- film
- etching
- tungsten film
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 47
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 45
- 239000010937 tungsten Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 고유전물질을 사용하는 캐패시터 형성방법에서 식각이 용이한 텅스텐막으로 저장전극형상의 텅스텐막패턴을 형성한 다음, 물리기상증착(physical vapor deposition)방법으로 상기 텅스텐막패턴의 전면에 백금막을 형성한 후, 전면식각공정을 실시하여 상기 텅스텐막패턴의 상부 및 측면에만 백금막이 형성되도록하여 저장전극을 형성함으로써 어렵게 백금막을 식각할 필요없이 높은 애스펙트비(aspect ratio)를 갖는 저장전극을 형성하여 캐패시터의 정전용량을 증가시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 식각이 용이한 텅스텐막과 백금막 스페이서를 사용하여 높은 애스펙트비를 갖는 저장전극을 형성하여 캐패시터의 정전용량을 증가시키는 반도체소자의 저장전극 형성방법에 관한 것이다.
반도체소자에서 캐패시터의 정전용량은 하부전극의 표면적과 유전체의 유전율에 비례하는 값을 갖는다. 따라서, 미세화되어 가는 반도체소자의 제조공정에 있어서, 반도체소자가 적절히 동작하기 위한 일정량 이상의 캐패시턴스(capacitance)를 확보하기 위하여 저장전극의 모양을 3차원구조로 형성하여 저장전극의 표면적을 증가시키거나, 높은 유전율을 갖는 BST((Ba1-xSrx)TiO3), Ta2O5와 같은 고유전체물질을 사용하여 정전용량을 확보하는 방법이 있다.
그러나, 3차원구조의 저장전극을 형성하기에는 복잡한 공정이 요구되므로 제조원가의 상승 및 공정증가에 따른 수율의 저하와 같은 단점이 있으며, BST막의 사용은 산소 화학량론을 엄격히 유지하기 어려워 누설전류특성이 열화되는 문제점이 있다. 또한, BST막을 사용하는 캐패스터의 경우 전극으로 산화저항성이 큰 백금막과 같은 귀금속(noble metal)을 사용해야 하는데, 상기 귀금속은 매우 안정하여 식각공정이 매우 어려울 뿐만 아니라, 물리적인 스퍼터링방법에 의해 식각을 진행하여 버티칼(vertical)한 프로파일(profile)을 얻기 어렵다.
따라서, 종래기술에 의해 백금막을 식각하는 기술에서는 TiN막 또는 산화막을 하드마스크로 사용하여 고온에서 식각하는 방법으로 버티칼한 프로파일을 얻고자 하지만, 디자인룰(design rule)이 점점 미세화됨에 따라 저장전극의 두께가 증가하고, 애스펙트비가 증가하게 되어 식각해야할 백금막의 두께가 증가함으로써 장비한계를 넘는 식각시간이 요구되는 단점이 있으며, 물리적인 스퍼터링방법에 의한 식각공정으로도 식각하기 어려운 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 식각이 용이한 텅스텐막으로 저장전극형상의 텅스텐막 패턴을 형성한 다음, 물리기상증착(physicalvapor deposition, 이하 PVD 라 함)방법으로 상기 텅스텐막 패턴에 백금막을 증착하여 저장전극을 형성함으로써 식각이 어려운 백금막으로 높은 애스펙트비를 갖는 저장전극을 형성하여 캐패시터의 정전용량을 증가시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호 설명 >
11 : 반도체기판 13 : 층간절연막
15 : 저장전극 콘택플러그 17 : 텅스텐막패턴
19a : 백금막 19b : 저장전극
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 저장전극콘택플러그가 구비된 층간절연막을 형성하는 공정과,
전체표면 상부에 텅스텐막을 형성한 다음, 저장전극마스크를 식각마스크로 상기 텅스텐막을 식각하여 저장전극형상의 텅스텐막패턴을 형성하는 공정과,
전체표면 상부에 물리기상증착방법으로 백금막을 형성하는 공정과,
상기 백금막을 스퍼터링방법으로 전면식각하여 저장전극을 형성하되, 상기 백금막은 상기 텅스텐막패턴의 상부와 측면에만 형성되도록 하는 공정을 포함하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 저장전극콘택플러그가 구비된 층간절연막을 형성하는 공정과,
전체표면 상부에 텅스텐막과 백금막을 순차적으로 형성한 다음, 저장전극마스크를 식각마스크로 상기 텅스텐막과 백금막을 식각하여 텅스텐막패턴과 백금막패턴의 적층구조로된 저장전극형상의 패턴을 형성하는 공정과,
전체표면 상부에 MOCVD방법으로 백금막을 형성하는 공정과,
상기 MOCVD방법으로 형성된 백금막을 스퍼터링방법으로 전면식각하여 상기 저장전극형상의 패턴 측면에 백금막 스페이서를 형성하여 상기 텅스텐막패턴의 상부 및 측면을 백금막으로 둘러싸는 형태의 저장전극을 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 3 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판 (11) 상에 소자분리 절연막(도시안됨)과 게이트 절연막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고, 상기 구조 상부에 저장전극 콘택플러그(15)가 구비된 층간절연막(13)을 형성한다.
다음, 전체표면 상부에 텅스텐막(도시안됨)을 형성하되, 형성하고자 하는 저장전극의 높이만큼의 두께로 형성한다.
다음, 저장전극으로 예정되는 부분을 보호하는 저장전극마스크를 식각마스크로 상기 텅스텐막을 식각하여 저장전극형상의 텅스텐막패턴(17)을 형성한다. 이때, 상기 식각공정은 상기 텅스텐막이 두껍기 때문에 식각가스로 SF6를 기본으로 하여상기 SF6가스의 5 ∼ 10%의 N2가스를 첨가한 혼합가스를 사용하여 텅스텐막패턴(17)을 버티칼하게 형성한다. 또한, 상기 식각가스에 O2가스를 첨가함으로써 식각마스크로 사용되는 감광막패턴의 측면을 식각되게 하여 텅스텐막(19a)의 CD(critical dimension) 손실(loss)을 유발시킨다. (도 1 참조)
그 다음, 전체표면 상부에 PVD방법으로 백금막(19a)을 형성한다. 이때, 상기 백금막(19a)은 스텝커버리지가 불량한 PVD방법으로 증착되기 때문에 상기 텅스텐막패턴(17) 상부에 증착되는 백금막(19a)의 두께가 상기 텅스텐막패턴(17)의 측면이나 하부에 증착되는 백금막(19a)의 두께보다 두껍게 형성된다. 상기 텅스텐막패턴(17)의 측면에 형성되는 백금막(19a)의 두께는 동작전압에 따라 허용되는 누설전류의 범위내에서 조절할 수 있다. (도 2 참조)
다음, 상기 백금막(19a)을 스퍼터링방법에 의해 전면식각하여 저장전극(19b)을 형성하되, 상기 저장전극(19b)은 상기 텅스텐막패턴(17)의 상부 및 측면에만 형성한다.
상기 식각공정은 DC 셀프 바이어스(DC self bias)로 -1000V 이상 유지되도록 바이어스 파워(bias power)를 사용하고, 화학반응에 의한 효과를 얻기 위하여 반응가스로 Cl2가스를 사용하고, 200 ∼ 400℃의 고온에서 식각공정을 실시한다. 또한, 상기 식각공정은 1 ∼ 2mtorr의 저압에서 실시하여 이온의 직진성을 향상시키고, 스퍼터링에 의해 튀어나오는 백금을 원활히 펌핑아웃(pumping out)함으로써 상기 백금막(19a)의 측면손상을 방지한다. (도 3 참조)
한편, 상기와 같은 방법 이외에 텅스텐막과 백금막을 순차적으로 형성한 다음, 저장전극마스크를 식각마스크로 사용해서 상기 백금막과 텅스텐막을 식각하여 저장전극형상의 패턴으로 형성한 다음, MOCVD(metal organic chemical vapor deposition)방법으로 백금막을 전면에 증착한 다음, 전면식각하여 상기 저장전극형상의 패턴 측벽에 백금막 스페이서를 형성함으로써 텅스텐막패턴의 상부 및 측면을 백금막으로 둘러싸는 형태의 저장전극을 형성하는 방법이 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 고유전물질을 사용하는 캐패시터 형성방법에서 식각이 용이한 텅스텐막으로 저장전극형상의 텅스텐막패턴을 형성한 다음, PVD방법으로 상기 텅스텐막패턴의 전면에 백금막을 형성한 후, 전면식각공정을 실시하여 상기 텅스텐막패턴의 상부 및 측면에만 백금막이 형성되도록하여 저장전극을 형성함으로써 어렵게 백금막을 식각할 필요없이 높은 애스펙트비를 갖는 저장전극을 형성하여 캐패시터의 정전용량을 증가시킬 수 있는 이점이 있다.
Claims (7)
- 반도체기판 상부에 저장전극콘택플러그가 구비된 층간절연막을 형성하는 공정과,전체표면 상부에 텅스텐막을 형성한 다음, 저장전극마스크를 식각마스크로 상기 텅스텐막을 식각하여 저장전극형상의 텅스텐막패턴을 형성하는 공정과,전체표면 상부에 물리기상증착방법으로 백금막을 형성하는 공정과,상기 백금막을 스퍼터링방법으로 전면식각하여 저장전극을 형성하되, 상기 백금막은 상기 텅스텐막패턴의 상부와 측면에만 형성되도록 하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 텅스텐막은 SF6를 기본으로 하여 상기 SF6가스의 5 ∼ 10%의 N2가스를 첨가한 혼합가스를 식각가스로 사용하여 식각하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 텅스텐막은 상기 식각가스에 O2가스를 첨가하여 식각하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 전면식각공정은 DC 셀프 바이어스(DC self bias)로 -1000V 이상 유지되도록 바이어스 파워(bias power)를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 전면식각공정은 화학반응에 의한 효과를 얻기 위하여 Cl2가스를 반응가스로 사용하고, 200 ∼ 400℃의 고온에서 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 전면식각공정은 1 ∼ 2mtorr의 저압에서 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 반도체기판 상부에 저장전극콘택플러그가 구비된 층간절연막을 형성하는 공정과,전체표면 상부에 텅스텐막과 백금막을 순차적으로 형성한 다음, 저장전극마스크를 식각마스크로 상기 텅스텐막과 백금막을 식각하여 텅스텐막패턴과 백금막패턴의 적층구조로된 저장전극형상의 패턴을 형성하는 공정과,전체표면 상부에 MOCVD방법으로 백금막을 형성하는 공정과,상기 MOCVD방법으로 형성된 백금막을 스퍼터링방법으로 전면식각하여 상기 저장전극형상의 패턴 측면에 백금막 스페이서를 형성하여 상기 텅스텐막패턴의 상부 및 측면을 백금막으로 둘러싸는 형태의 저장전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066965A KR20010059460A (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066965A KR20010059460A (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010059460A true KR20010059460A (ko) | 2001-07-06 |
Family
ID=19634096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066965A KR20010059460A (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010059460A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980035475A (ko) * | 1996-11-13 | 1998-08-05 | 김광호 | 반도체장치의 커패시터 제조방법 |
| JPH10229176A (ja) * | 1997-02-12 | 1998-08-25 | Siemens Ag | コンデンサ電極の製造方法 |
| US5824563A (en) * | 1995-05-29 | 1998-10-20 | Samsung Electronics Co., Ltd. | Method for forming lower electrode of capacitor |
| KR19990016233A (ko) * | 1997-08-13 | 1999-03-05 | 윤종용 | 고유전체막을 갖는 반도체 장치의 커패시터 전극및 커패시터 형성방법 |
-
1999
- 1999-12-30 KR KR1019990066965A patent/KR20010059460A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824563A (en) * | 1995-05-29 | 1998-10-20 | Samsung Electronics Co., Ltd. | Method for forming lower electrode of capacitor |
| KR19980035475A (ko) * | 1996-11-13 | 1998-08-05 | 김광호 | 반도체장치의 커패시터 제조방법 |
| JPH10229176A (ja) * | 1997-02-12 | 1998-08-25 | Siemens Ag | コンデンサ電極の製造方法 |
| KR19990016233A (ko) * | 1997-08-13 | 1999-03-05 | 윤종용 | 고유전체막을 갖는 반도체 장치의 커패시터 전극및 커패시터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429980A (en) | Method of forming a stacked capacitor using sidewall spacers and local oxidation | |
| US11139396B2 (en) | Devices including vertical transistors, and related methods | |
| KR20020083773A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR100390849B1 (ko) | 하프늄산화막을 구비하는 캐패시터의 제조 방법 | |
| KR100815657B1 (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20030058317A (ko) | 캐패시터의 제조 방법 | |
| US6229171B1 (en) | Storage element for semiconductor capacitor | |
| KR20030003324A (ko) | 지르코늄산화막을 구비하는 캐패시터의 제조 방법 | |
| KR20010059460A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100319875B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR20090022809A (ko) | 반도체 소자의 제조방법 | |
| KR100360150B1 (ko) | 반도체소자의캐패시터형성방법 | |
| US6407419B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20010003252A (ko) | 반도체소자의 캐패시터 제조방법 | |
| DE10120516A1 (de) | Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung | |
| KR20010009037A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100431820B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100400290B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100599441B1 (ko) | 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR20000045389A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100228761B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010063465A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR20030058817A (ko) | 반도체소자의 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |