KR100450470B1 - 플라즈마 도움을 받는 Ｒｕ 박막형성방법 - Google Patents

플라즈마 도움을 받는 Ｒｕ 박막형성방법 Download PDF

Info

Publication number
KR100450470B1
KR100450470B1 KR10-2001-0081679A KR20010081679A KR100450470B1 KR 100450470 B1 KR100450470 B1 KR 100450470B1 KR 20010081679 A KR20010081679 A KR 20010081679A KR 100450470 B1 KR100450470 B1 KR 100450470B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
thermal cvd
plasma
delete delete
Prior art date
Application number
KR10-2001-0081679A
Other languages
English (en)
Other versions
KR20030050957A (ko
Inventor
박경웅
최정환
한영기
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR10-2001-0081679A priority Critical patent/KR100450470B1/ko
Priority to TW091136412A priority patent/TWI270946B/zh
Priority to US10/326,769 priority patent/US6734100B2/en
Publication of KR20030050957A publication Critical patent/KR20030050957A/ko
Application granted granted Critical
Publication of KR100450470B1 publication Critical patent/KR100450470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

종래의 Ru 박막형성방법의 경우는, 산소분율, 압력, 온도 등에 있어서 표면거칠기가 좋은 조건과 단차도포성이 좋은 조건이 서로 상반된다는 문제가 있다. 따라서, 양자의 특성이 모두 향상된 박막을 얻기가 매우 어렵다. 본 발명은, 첫째, PECVD법으로 Ru 씨앗층을 먼저 형성시키고 그 다음에 열 CVD법으로 Ru박막을 증착하거나, 둘째, 열 CVD법으로 Ru박막을 증착한 후에 그 표면에 PECVD법으로 Ru박막을 형성시키거나, 셋째, 열 CVD법으로 Ru 박막을 증착한 후에 그 표면을 산소 플라즈마로 처리하는 것을 특징으로 하는데, 이러한 방법에 의하면, 표면거칠기 및 단차도포성이 모두 양호하게 개선될 수 있다.

Description

플라즈마 도움을 받는 Ｒｕ 박막형성방법{Ru thin film forming method using plasma enhanced process}
본 발명은 Ru 박막형성방법에 관한 것으로서, 특히 플라즈마 도움을 받는 Ru 박막형성방법(Ru thin film forming method using plasma enhanced process)에 관한 것이다.
종래의 NO 또는 ONO 구조의 유전막으로는 차세대 메모리 소자에 적용하기에 한계가 있어 새로운 고유전박막에 대한 연구가 활발히 진행되고 있다. Ta2O5, PZT, 및 BST 등이 바로 그것이다. 이에 따라 해당 고유전박막에 적합한 커패시터 전극물질도 많이 연구되고 있다. Ru이 그 중 하나이다. 통상 Ru박막은 트리스(2,4-옥타네디오나토)루세니윰(tris(2,4-octanedionato)Ru, 이하 'Ru(OD)3' 라 함)이란 전구체를 사용하는 MOCVD법으로 증착한다. 이 때, 전기전도도, 평활한 표면거칠기(surface morphology), 우수한 단차도포성(step coverage) 등을 동시에 만족시키는 공정조건을 확보하는 것이 매우 어렵다.
일반적으로, Ru(OD)3을 메탄올에 용해시켜 보관하고 있다가 이를 기화시켜 산소 및 아르곤과 함께 반응기로 공급하여 반응기 내에 미리 장입되어 있는 기판 상에 Ru박막을 증착하는데, 이 때, 산소분율, 압력, 온도 등에 있어서, 표면거칠기가 좋은 조건과 단차도포성이 좋은 조건이 서로 상반된다는 문제가 있다.
표면거칠기가 좋은 조건하에서 열 CVD(thermal CVD)법에 의하여 증착된 Ru 박막의 표면을 찍은 SEM 및 AFM 사진이 도 1 및 도 2에 각각 제시되었는데, 도면에서 알 수 있듯이 표면거칠기(rms값)는 약 1.9nm 정도로 만족스러운 상태이다. 그러나, 이 조건 하에서는 단차도포성이 나쁘기 때문에 단차도포성을 향상시키기 위하여 산소분율을 증가시키면 도 3에 제시된 바와 같이 양호한 단차도포성을 얻을 수 있기는 하지만 표면거칠기가 약 6.9nm로 급격히 증가하여 유전막의 하부전극으로 사용할 경우 국부적인 전계집중현상이 나타나서 유전박막의 전기적 특성이 악화된다.
상술한 바와 같이 종래의 Ru 박막형성방법에 의하면, 표면거칠기가 좋은 조건과 단차도포성이 좋은 조건이 서로 상반되기 때문에 양자의 특성이 모두 향상된박막을 얻기가 매우 어렵다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 표면거칠기 및 단차도포성이 모두 양호한 Ru 박막형성방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 Ru 박막형성방법을 설명하기 위한 SEM 사진들;
도 4 내지 도 9는 본 발명에 따른 Ru 박막형성방법을 설명하기 위한 SEM 사진들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 Ru 박막형성방법은, 기판 표면에 PECVD법으로 100 내지 150Å두께의 Ru 씨앗층을 형성하는 제1단계; 및 상기 Ru 씨앗층 상에 열 CVD법으로 Ru층을 형성하는 제2단계; 를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 예에 따른 Ru 박막형성방법은, 기판 표면에 열 CVD법으로 Ru층을 형성하고 O2 플라즈마로 상기 Ru층 표면을 처리하고, 상기 O2 플라즈마 처리 후에 NH3 함유 플라즈마로 상기 Ru층 표면을 처리하는 것을 특징으로 한다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히설명한다.
[실시예1]
실시예1의 가장 큰 특징은 열 CVD(thermal CVD)법으로 Ru 박막을 증착시키기 전에 미리 PECVD법으로 Ru 씨앗층(Ru seed layer)을 형성시키는 데 있다. Ru 박막의 성장기구(growth mechanism)는 일반적인 금속성장기구와 마찬가지로 섬형태(island type)로 성장하므로 균일한 Ru박막을 얻기 위해서는 약 200Å 이상의 인큐베이션층(incubation layer)이 필요하다. 그러나, PECVD법으로 Ru 씨앗층을 형성하는 경우에는 Ru 씨앗층의 두께가 100 내지 150Å 정도만 되더라도 충분히 인큐베이션층으로서의 역할을 한다. 따라서, 궁극적으로는 보다 얇으면서도 균일하고 평활한 Ru박막을 얻을 수 있다.
도 4 및 도 5는 PECVD법으로 Ru 씨앗층을 형성한 후에 그 표면을 찍은 SEM 사진 및 AFM 사진을 각각 나타낸 것이다. Ru 소스로는 금속-유기물의 일 예로서 Ru(OD)3을 사용하였으며, 반응기 내에 O2, Ar, 및 기화된 Ru 소스를 공급하되, O2/(O2+Ar)의 비가 0.1 내지 0.5이 되도록 공급하였다. 기판온도는 260 내지 280℃로 하였으며, 플라즈마 인가전력은 0.5 ~ 1.5 W/cm2 로 하였다. 도면에서 알 수 있듯이 매우 조밀한 표면입자로 균일한 층이 형성되어 있다는 것을 확인할 수 있으며 AFM 분석에서도 약 1.35nm로 매우 우수한 표면거칠기값(rms값)을 가진다는 것을 알 수 있다.
그러나, PECVD법만으로 Ru박막을 형성시킬 경우에는 플라즈마의 직진성에 의하여 단차도포성이 나빠지기 때문에 Ru 씨앗층만 PECVD법으로 형성하고 그 다음에는 열 CVD법으로 Ru박막을 형성한다. 그 결과물을 찍은 SEM 단면사진이 도 6에 제시되었다. 열 CVD법에 의한 Ru 증착은 반응기 내에 O2, Ar, 및 기화된 Ru 소스를 공급하여 이루어지는데, 이 때, O2/(O2+Ar)의 비가 0.1 내지 0.5이 되도록 하는 것이 바람직하다. 도 6을 참조하면, 매우 양호한 단차도포성을 볼 수 있다.
Ru층은 커패시터의 하부전극으로 사용될 수 있으므로 다결정 실리콘막 상에 형성될 수 있으며, 확산방지막으로서 그 사이에 TiN층이 개재될 수 있다. 또는 커패시터의 상부전극으로도 적용될 수 있으므로 Ta2O5, PZT, 또는 BST막 등과 같은 유전막 상에도 형성될 수 있다. 경우에 따라서는 SiO2막 상에 형성시킬 수도 있다.
도 7은 MOCVD-TiN층상에 열 CVD법으로 Ru층을 형성한 경우의 SEM 표면사진이고, 도 8은 MOCVD-TiN층상에 PECVD법으로 Ru층을 형성한 경우의 SEM 표면사진이다. 그리고, 도 9는 MOCVD-TiN층상에 PECVD법에 의한 Ru 씨앗층 및 열 CVD법에 의한 Ru층을 순차적으로 형성한 경우의 SEM 표면사진이다. 도 7에 비하여 도 8 및 도 9가 매우 평활한 표면을 가지고 있음을 확인할 수 있다. 그리고, 도 8과 같이 PECVD법으로만 Ru층을 형성할 경우에는 상술한 바와 같이 플라즈마의 직진성에 의하여 단차도포성이 좋지 않기 때문에 도 9의 경우가 가장 바람직함을 확인할 수 있다.
Ru박막 내에 RuOx가 형성되어 전기전도도를 떨어뜨릴 염려가 있으므로 Ru박막 내에 혹시라도 존재할지 모르는 산소를 제거하기 위하여 열 CVD법으로 증착된 Ru박막 표면을 NH3함유 플라즈마로 처리하는 것이 좋다.
[실시예2]
실시예 2의 가장 큰 특징은 먼저 실시예 1에서와 같은 기판 상에 열 CVD법으로 Ru박막을 먼저 증착하고 그 다음에 Ru층 표면을 O2플라즈마로 처리하는 것이다. O2플라즈마 처리 후에 혹시 Ru박막 내에 잔류할지도 모르는 산소를 제거하기 위하여 NH3함유 플라즈마로 Ru박막 표면을 다시 처리하는 것이 좋다.
[실시예3]
실시예2에서는 O2플라즈마 처리시에 Ru 소스가 공급되지 않았는데 실시예3의 경우는 산소성분 외에 Ru 소스도 같이 제공하여 플라즈마 처리하는 것이 특징이다. 즉, 기판 표면에 열 CVD법으로 Ru층을 형성한 후에 그 위에 PECVD법으로 Ru층을 더 형성하여 표면거칠기를 감소시키는 것이 특징이다. PECVD법으로 Ru층을 형성하는 공정조건은 실시예1에서 설명한 바와 같다. 이 경우에도 PECVD법으로 Ru박막을 증착한 후에 혹시 Ru박막 내에 잔류할지도 모르는 산소를 제거하기 위하여 NH3함유 플라즈마로 Ru박막 표면을 다시 처리하는 것이 좋다.
상술한 바와 같이 본 발명에 따른 Ru 박막형성방법은, 첫째, PECVD법으로 Ru 씨앗층을 먼저 형성시키고 그 다음에 열 CVD법으로 Ru박막을 증착하거나, 둘째, 열CVD법으로 Ru박막을 증착한 후에 그 표면에 PECVD법으로 Ru박막을 형성시키거나, 셋째, 열 CVD법으로 Ru 박막을 증착한 후에 그 표면을 산소 플라즈마로 처리하는 것을 특징으로 하는데, 이러한 방법에 의하면, 표면거칠기 및 단차도포성이 모두 양호하게 개선될 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (21)

  1. 기판 표면에 PECVD법으로 100 내지 150Å두께의 Ru 씨앗층을 형성하는 제1단계; 및
    상기 Ru 씨앗층 상에 열 CVD법으로 Ru층을 형성하는 제2단계; 를 포함하는 것을 특징으로 하는 Ru 박막형성방법.
  2. 삭제
  3. 제1항에 있어서, 제1단계 및 제2단계에서 사용되어진 Ru 소스가 Ru(OD)3인 것을 특징으로 하는 Ru 박막형성방법.
  4. 제1항에 있어서, 상기 제1단계에서의 Ru 증착은 반응기 내에 O2, Ar, 및 기화된 Ru 소스를 공급하여 이루어지는데, 이 때, O2/(O2+Ar)의 비가 0.1 내지 0.5인 것을 특징으로 하는 Ru 박막형성방법.
  5. 제1항에 있어서, 상기 제2단계에서의 Ru 증착은 반응기 내에 O2, Ar, 및 기화된 Ru 소스를 공급하여 이루어지는데, 이 때, O2/(O2+Ar)의 비가 0.1 내지 0.5인 것을 특징으로 하는 Ru 박막형성방법.
  6. 제1항에 있어서, 상기 제1단계에서의 기판온도가 260 내지 280℃인 것을 특징으로 하는 Ru 박막형성방법.
  7. 제1항에 있어서, 상기 제1단계에서의 플라즈마 인가전력이 0.5 ~ 1.5 W/cm2 인 것을 특징으로 하는 Ru 박막형성방법.
  8. 제1항에 있어서, 상기 기판 상에는 TiN, 다결정 실리콘막, SiO2, Ta2O5, PZT, 또는 BST막이 형성되어 있고, 상기 Ru 씨앗층은 상기 TiN, 다결정 실리콘막, SiO2, Ta2O5, PZT, 또는 BST막 상에 형성되는 것을 특징으로 하는 Ru 박막형성방법.
  9. 제1항에 있어서, NH3 함유 플라즈마로 상기 제2단계에서 열 CVD법에 의하여 형성된 Ru층 표면을 처리하는 것을 특징으로 하는 Ru 박막형성방법.
  10. 기판 표면에 열 CVD법으로 Ru층을 형성하고 O2 플라즈마로 상기 Ru층 표면을 처리하고, 상기 O2 플라즈마 처리 후에 NH3 함유 플라즈마로 상기 Ru층 표면을 처리하는 것을 특징으로 하는 Ru 박막형성방법.
  11. 삭제
  12. 제10항에 있어서, 상기 기판 상에는 TiN, 다결정 실리콘막, SiO2, Ta2O5, PZT, 또는 BST막이 형성되어 있고, 상기 Ru 층은 상기 TiN, 다결정 실리콘막, SiO2, Ta2O5, PZT, 또는 BST막 상에 형성되는 것을 특징으로 하는 Ru 박막형성방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR10-2001-0081679A 2001-12-20 2001-12-20 플라즈마 도움을 받는 Ｒｕ 박막형성방법 KR100450470B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0081679A KR100450470B1 (ko) 2001-12-20 2001-12-20 플라즈마 도움을 받는 Ｒｕ 박막형성방법
TW091136412A TWI270946B (en) 2001-12-20 2002-12-17 Method of forming ruthenium thin film using plasma enhanced process
US10/326,769 US6734100B2 (en) 2001-12-20 2002-12-20 Method of forming ruthenium thin film using plasma enhanced process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081679A KR100450470B1 (ko) 2001-12-20 2001-12-20 플라즈마 도움을 받는 Ｒｕ 박막형성방법

Publications (2)

Publication Number Publication Date
KR20030050957A KR20030050957A (ko) 2003-06-25
KR100450470B1 true KR100450470B1 (ko) 2004-10-01

Family

ID=19717297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0081679A KR100450470B1 (ko) 2001-12-20 2001-12-20 플라즈마 도움을 받는 Ｒｕ 박막형성방법

Country Status (3)

Country Link
US (1) US6734100B2 (ko)
KR (1) KR100450470B1 (ko)
TW (1) TWI270946B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization
US8124528B2 (en) * 2008-04-10 2012-02-28 Micron Technology, Inc. Method for forming a ruthenium film
US8404613B2 (en) * 2008-10-21 2013-03-26 Brookhaven Science Associates, Llc Platinum-based electrocatalysts synthesized by depositing contiguous adlayers on carbon nanostructures
US8699207B2 (en) * 2008-10-21 2014-04-15 Brookhaven Science Associates, Llc Electrodes synthesized from carbon nanostructures coated with a smooth and conformal metal adlayer
US9341941B2 (en) 2013-08-01 2016-05-17 Samsung Electronics Co., Ltd. Reflective photomask blank, reflective photomask, and integrated circuit device manufactured by using reflective photomask
US10727070B2 (en) * 2016-03-21 2020-07-28 International Business Machines Corporation Liner-less contact metallization

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789267A (en) * 1996-08-23 1998-08-04 Mosel Vitelic, Inc. Method of making corrugated cell contact
KR19980066285A (ko) * 1997-01-22 1998-10-15 김광호 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
KR19990055813A (ko) * 1997-12-27 1999-07-15 김영환 반도체소자의 전하저장전극 형성방법
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20010066747A (ko) * 1999-12-23 2001-07-11 윤종용 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
KR20010092285A (ko) * 2000-03-16 2001-10-24 마찌다 가쯔히꼬 도전성 확산 배리어의 형성방법
KR20010108994A (ko) * 2000-06-01 2001-12-08 박종섭 반도체 메모리 소자의 캐패시터 제조방법
KR20020065245A (ko) * 2001-02-06 2002-08-13 주식회사 하이닉스반도체 피이에이엘디법을 이용한 박막 증착방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4152028B2 (ja) 1999-01-25 2008-09-17 株式会社Ａｄｅｋａ ルテニウム系薄膜の製造方法
US6475854B2 (en) * 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
JP3998906B2 (ja) 2000-09-28 2007-10-31 株式会社日立国際電気 半導体装置の製造方法
US6479100B2 (en) * 2001-04-05 2002-11-12 Applied Materials, Inc. CVD ruthenium seed for CVD ruthenium deposition

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789267A (en) * 1996-08-23 1998-08-04 Mosel Vitelic, Inc. Method of making corrugated cell contact
KR19980066285A (ko) * 1997-01-22 1998-10-15 김광호 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
KR19990055813A (ko) * 1997-12-27 1999-07-15 김영환 반도체소자의 전하저장전극 형성방법
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20010066747A (ko) * 1999-12-23 2001-07-11 윤종용 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
KR20010092285A (ko) * 2000-03-16 2001-10-24 마찌다 가쯔히꼬 도전성 확산 배리어의 형성방법
KR20010108994A (ko) * 2000-06-01 2001-12-08 박종섭 반도체 메모리 소자의 캐패시터 제조방법
KR20020065245A (ko) * 2001-02-06 2002-08-13 주식회사 하이닉스반도체 피이에이엘디법을 이용한 박막 증착방법

Also Published As

Publication number Publication date
US20030119315A1 (en) 2003-06-26
KR20030050957A (ko) 2003-06-25
TWI270946B (en) 2007-01-11
TW200411784A (en) 2004-07-01
US6734100B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
US6838122B2 (en) Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7741175B2 (en) Methods of forming capacitors
US20010016382A1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100450470B1 (ko) 플라즈마 도움을 받는 Ｒｕ 박막형성방법
US20060234465A1 (en) Methods of forming materials comprising tungsten and nitrogen, and methods of forming capacitors
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US6610211B1 (en) Method of processing internal surfaces of a chemical vapor deposition reactor
US6780792B2 (en) Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
KR100503961B1 (ko) 커패시터 제조 방법
KR20010017212A (ko) 반도체 소자의 캐패시터 제조 방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100493707B1 (ko) 루테늄 박막 형성 방법
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20010008502A (ko) 반도체장치의 커패시터 제조방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
KR20020031525A (ko) 캐패시터 하부 전극 특성 개선 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee