KR20060039651A - 반도체 소자의 캐패시터 형성방법 - Google Patents
반도체 소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR20060039651A KR20060039651A KR1020040088836A KR20040088836A KR20060039651A KR 20060039651 A KR20060039651 A KR 20060039651A KR 1020040088836 A KR1020040088836 A KR 1020040088836A KR 20040088836 A KR20040088836 A KR 20040088836A KR 20060039651 A KR20060039651 A KR 20060039651A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gas flow
- purge
- node electrode
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 27
- 229910004143 HfON Inorganic materials 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000010926 purge Methods 0.000 claims description 39
- 230000001590 oxidative effect Effects 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005121 nitriding Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다. 이 방법은, 도전 플러그가 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 상기 도전 플러그를 노출시키는 콘택홀을 갖는 캡산화막을 형성하는 단계; 결과물의 전면에 스토리지 노드 전극용 도전막을 형성하는 단계; 상기 스토리지 노드 전극용 도전막 상에 감광막을 도포하여 상기 콘택홀을 매립시키는 단계; 상기 캡산화막이 노출될 때까지 상기 스토리지 노드 전극용 도전막을 식각하여 스토리지 노드 전극을 형성하는 단계; 상기 감광막을 제거하는 단계; 그로부터 얻어지는 결과물의 전면에 ALD(atomic layer deposition) 방법에 의해 HfON막을 증착하여 유전체막을 형성하는 단계; 및 상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계;를 포함한다.
Description
도 1은 종래의 HfO2 유전체막이 결정화된 상태를 나타내는 AFM(atomic force microscope) 사진.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체 기판 11: 층간절연막
12: 제 1 콘택홀 13: 도전플러그
14: 제 2 콘택홀 15: 캡산화막
16: 스토리지 노드 전극용 도전막 16a: 스토리지 노드 전극
17: 감광막 18: 유전체막
19: 플레이트 노드 전극 20: 캐패시터
본 발명은 반도체 소자의 제조방법에 관한 것이고, 특히, 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있고, 동작전압도 낮추어지고 있다.
그러므로, 셀 면적의 감소에 따라 충분한 용량을 확보하기 위해서, Si3N4(ε= 4)를 유전체막으로 사용하고 있는 디램용 NO(nitride-oixde) 캐패시터의 경우, 반구형 구조의 전극 표면을 갖는 3차원 형태의 스토리지 노드 전극이 형성되며, 스토리지 노드 전극의 높이가 계속적으로 증가되고 있다. 그러나, NO 캐패시터는 256M 이상의 차세대 디램 제품에 필요한 충전용량을 확보하는데 그 한계가 있다. 그래서, 충분한 충전용량 확보를 위해 유전체막으로서 Ta2O5(ε= 25), Al2O
3(ε= 9) 및 HfO2(ε= 20) 등을 채용한 캐패시터의 개발이 활발하게 진행되고 있다.
그러나, Ta2O5 유전체막은 누설전류에 취약한 문제점이 있고; Al2O3
유전체막은 유전상수가 Si3N4 유전체막과 별 차이가 없기 때문에, 충전용량 확보가 비교적 어렵게 된다. HfO2 유전체막은, 유전상수가 20 정도로 Al2O3 유전체막 보다는 충전용량 확보 측면에서 유리하지만, 도 1 에 도시한 바와 같이 일정 두께 이상으로 증착되는 경우 그 자체로 결정화되고, 일정 두께 이하로 증착되는 경우 후속 열공정에 의해 쉽게 결정화되는 경향이 있다. 도 1은 종래의 HfO2 유전체막이 결정화된 상태를 나타내는 AFM 사진이다. HfO2 유전체막이 결정화되면, 다수의 결정입계의 생성이 수반되고, 다수의 결정입계는 누설 전류의 경로로 작용하여 누설 전류를 증가시키게 된다. 또한, HfO2 유전체막의 결정화 과정에서 발생되는 부피 팽창으로 인해 유전체막 주위에 스트레스가 발생되어, 캐패시터의 전기적 특성이 열화되는 문제가 있다.
따라서, 본 발명은 선행기술에 따른 반도체 소자의 캐패시터 형성방법에 내재되었던 상기한 바와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은, 유전체막의 결정화를 최소화함으로써 누설 전류의 증가를 방지하고 캐패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명의 일면에 따라, 반도체 소자의 캐패시터 형성방법이 제공되고: 이 방법은, 도전 플러그가 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 상기 도전 플러그를 노출시키는 콘택홀을 갖는 캡산화막을 형성하는 단계; 결과물의 전면에 스토리지 노드 전극용 도전막을 형성하는 단계; 상기 스토리지 노드 전극용 도전막 상에 감광막을 도포하여 상기 콘택홀을 매립시키는 단계; 상기 캡산화막이 노출될 때까지 상기 스토리지 노드 전극용 도전막을 식각하여 스토리지 노드 전극을 형성하는 단계; 상기 감광막을 제거하는 단계; 그로부터 얻어지는 결과물의 전면에 ALD 방법에 의해 HfON막을 증착하여 유 전체막을 형성하는 단계; 및 상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계;를 포함한다.
본 발명의 다른 일면에 따라, 상기 스토리지 노드 전극용 도전막은 다결정실리콘, TiN, Ru, Ir 및 Pt로 구성되는 군으로부터 선택되는 어느 하나로 이루어진다.
본 발명의 다른 일면에 따라, 상기 방법이, 상기 감광막을 제거하는 단계 후, 상기 스토리지 노드 전극 양측의 캡산화막을 제거하는 단계;를 추가로 구비한다.
본 발명의 다른 일면에 따라, 상기 HfON막은, 기판의 온도를 200~350℃로 유지하고 반응 챔버의 압력을 0.1~1 torr로 유지하는 상태에서, 증착된다.
본 발명의 다른 일면에 따라, 상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착된다.
본 발명의 다른 일면에 따라, 상기 Hf 소스 가스는, Hf(N(C2H5)2)4
, Hf(N(CH3)2)4 및 Hf(N(C2H5CH3)2
)4로 구성되는 군으로부터 선택되는 어느 하나를 원료로 한다.
본 발명의 다른 일면에 따라, 상기 제 1, 제 2 및 제 3 퍼지 공정에서는, 퍼지 가스가 0.1~10 초 동안 100~1,000 sccm의 유량으로 공급된다.
본 발명의 다른 일면에 따라, 상기 퍼지 가스는 Ar 및 N2 가스로 구성되는 군으로부터 선택되는 어느 하나이다.
본 발명의 다른 일면에 따라, 상기 산화가스의 플로우 공정에서는, O3 및 H2O 가스로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 200~500 sccm의 유량으로 공급된다.
본 발명의 다른 일면에 따라, 상기 산화가스의 플라즈마 공정에서는, O2 및 O3 플라즈마로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 50~300 W의 파워로 인가된다.
본 발명의 다른 일면에 따라, 상기 질화가스의 플로우 공정에서는, NH3 가스가 1~10 초 동안 200~500 sccm의 유량으로 공급된다.
본 발명의 다른 일면에 따라, 상기 질화가스의 플라즈마 공정에서는, NH3 플라즈마가 1~10 초 동안 50~300 W의 파워로 인가된다.
본 발명의 다른 일면에 따라, 상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착된다.
본 발명의 다른 일면에 따라, 상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착된다.
본 발명의 또 다른 일면에 따라, 상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착된다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 먼저 도 2a에 도시한 바와 같이, 반도체 기판(10) 상에 층간절연막(11)을 형성한 후, 층간절연막(11)을 선택적으로 식각하여 기판(10)의 소정 부분을 노출시키는 제 1 콘택홀(12)을 형성한다. 이어서, 제 1 콘택홀(12)을 도전막으로 매립시켜 도전 플러그(13)를 형성한다. 그런다음, 도전 플러그(13)를 포함한 층간절연막(11) 상에 캡산화막(15)을 형성한 후, 캡산화막(15)을 선택적으로 식각하여 도전 플러그(13)를 노출시키는 제 2 콘택홀(14)을 형성한다.
계속해서, 도 2b에 도시한 바와 같이, 결과물의 전면에 스토리지 노드 전극 용 도전막(16)을 형성한 후에, 스토리지 노드 전극용 도전막(16) 상에 감광막(17)을 도포하여 제 2 콘택홀(14)을 매립시킨다. 스토리지 노드 전극용 도전막(16)은 다결정실리콘, TiN, Ru, Ir 및 Pt로 구성되는 군으로부터 선택되는 어느 하나로 이루어진다.
다음으로, 도 2c에 도시한 바와 같이, 캡산화막(15)이 노출될 때까지 스토리지 노드 전극용 도전막(16)을 식각하여 스토리지 노드 전극(16a)을 형성한다. 그리고나서, 감광막(17)을 제거한다. 아울러, 도면에 도시하지는 않았지만, 감광막(17)을 제거한 후에, 스토리지 노드 전극(16a)의 표면적을 증가시키기 위해, 즉 더 큰 충전용량을 확보하기 위해, 스토리지 노드 전극(16a) 양측의 캡산화막(15)을 제거할 수도 있다.
그 후에, 도 2d에 도시한 바와 같이, 그로부터 얻어지는 결과물의 전면에 ALD 방법에 의해 HfON막을 증착하여 유전체막(18)을 형성한다. HfON막은, 기판의 온도를 200~350℃로 유지하고 반응 챔버의 압력을 0.1~1 torr로 유지하는 상태에서, 증착된다.
ALD 방법에 의한 HfON막의 증착은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하거나, 또는 Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 방식으로 진행된다.
또한, ALD 방법에 의한 HfON막의 증착은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하거나, 또는 Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 방식으로 진행될 수도 있다.
이러한 ALD 방법에 의해 HfON막을 증착함에 있어서, Hf 소스 가스는, Hf(N(C2H5)2)4, Hf(N(CH3)2)4
및 Hf(N(C2H5CH3)2)4로 구성되는 군으로부터 선택되는 어느 하나를 원료로 한다. 제 1, 제 2 및 제 3 퍼지 공정에서는, 퍼지 가스가 0.1~10 초 동안 100~1,000 sccm의 유량으로 공급되며, 퍼지 가스는 Ar 및 N2 가스로 구성되는 군으로부터 선택되는 어느 하나이다. 산화가스의 플로우 공정에서는, O3 및 H2O 가스로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 200~500 sccm의 유량으로 공급된다. 산화가스의 플라즈마 공정에서는, O2 및 O3 플라즈마로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 50~300 W의 파워로 인가된다. 질화가스의 플로우 공정에서는, NH3 가스가 1~10 초 동안 200~500 sccm의 유 량으로 공급되며; 질화가스의 플라즈마 공정에서는, NH3 플라즈마가 1~10 초 동안 50~300 W의 파워로 인가된다.
본 발명의 유전체막(18)을 이루는 HfON은 종래기술에 있어서의 HfO2에 비해 질소(N) 성분을 더 포함하고 있다. 한편, 열역학적으로, 화합물의 성분이 많아질수록 결정립 형성에 필요한 활성화 에너지가 높아지므로, 2 성분계인 HfO2에 비해 3 성분계인 HfON이 결정화에 필요한 활성화 에너지가 더 높다는 것을 알 수 있다. 따라서, 질소 성분이 함유된 HfON막을 유전체막(18)으로 이용하면, 유전체막(18)의 결정화를 최소화할 수 있다.
그리고나서, 도 2e에 도시한 바와 같이, 유전체막(18) 상에 플레이트 노드 전극(19)을 형성한 후, 결과물에 대한 열처리 공정을 진행하여 본 발명에 따른 캐패시터(20)를 완성한다.
본 발명의 상기한 바와 같은 구성에 따라, 질소 성분이 함유된 HfON막을 유전체막으로 사용함으로써, 유전체막의 결정화를 최소화할 수 있다. 따라서, 유전체막의 결정화에 따른 누설 전류의 증가를 방지할 수 있고, 캐패시터의 전기적 특성을 향상시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변 화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
Claims (15)
- 반도체 소자의 캐패시터 형성방법에 있어서,도전 플러그가 구비된 반도체 기판을 제공하는 단계;상기 반도체 기판 상에 상기 도전 플러그를 노출시키는 콘택홀을 갖는 캡산화막을 형성하는 단계;결과물의 전면에 스토리지 노드 전극용 도전막을 형성하는 단계;상기 스토리지 노드 전극용 도전막 상에 감광막을 도포하여 상기 콘택홀을 매립시키는 단계;상기 캡산화막이 노출될 때까지 상기 스토리지 노드 전극용 도전막을 식각하여 스토리지 노드 전극을 형성하는 단계;상기 감광막을 제거하는 단계;그로부터 얻어지는 결과물의 전면에 ALD 방법에 의해 HfON막을 증착하여 유전체막을 형성하는 단계; 및상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 스토리지 노드 전극용 도전막은, 다결정실리콘, TiN, Ru, Ir 및 Pt로 구성되는 군으로부터 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 방법이, 상기 감광막을 제거하는 단계 후, 상기 스토리지 노드 전극 양측의 캡산화막을 제거하는 단계;를 추가로 구비하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 HfON막은, 기판의 온도를 200~350℃로 유지하고 반응 챔버의 압력을 0.1~1 torr로 유지하는 상태에서, 증착되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착되는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 Hf 소스 가스는, Hf(N(C2H5)2)4, Hf(N(CH3) 2)4 및 Hf(N(C2H5CH3)2)4로 구성되는 군으로부터 선택되는 어느 하나를 원료로 하는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 제 1, 제 2 및 제 3 퍼지 공정에서는, 퍼지 가스가 0.1~10 초 동안 100~1,000 sccm의 유량으로 공급되는 것을 특징으로 하는 방법.
- 제 7 항에 있어서,상기 퍼지 가스는 Ar 및 N2 가스로 구성되는 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 산화가스의 플로우 공정에서는, O3 및 H2O 가스로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 200~500 sccm의 유량으로 공급되는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 산화가스의 플라즈마 공정에서는, O2 및 O3 플라즈마로 구성되는 군으로부터 선택되는 어느 하나가 1~10 초 동안 50~300 W의 파워로 인가되는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 질화가스의 플로우 공정에서는, NH3 가스가 1~10 초 동안 200~500 sccm의 유량으로 공급되는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 질화가스의 플라즈마 공정에서는, NH3 플라즈마가 1~10 초 동안 50~300 W의 파워로 인가되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 제 2 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 3 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 질화가스의 플로우 또는 플라즈마 공정, 산화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적 으로 시행하는 ALD 방법에 의해 증착되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 HfON막은, Hf 소스 가스의 플로우 공정, 제 1 퍼지 공정, 산화가스의 플로우 또는 플라즈마 공정, 질화가스의 플로우 또는 플라즈마 공정, 및 제 2 퍼지 공정을 순차 수행하는 증착 사이클을 소망하는 두께의 막이 얻어질 때까지 반복적으로 시행하는 ALD 방법에 의해 증착되는 것을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088836A KR20060039651A (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088836A KR20060039651A (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자의 캐패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060039651A true KR20060039651A (ko) | 2006-05-09 |
Family
ID=37146859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040088836A KR20060039651A (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060039651A (ko) |
-
2004
- 2004-11-03 KR KR1020040088836A patent/KR20060039651A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (ko) | 박막 형성 방법 | |
| KR100384850B1 (ko) | 탄탈륨옥사이드 유전막 형성 방법 | |
| US6537925B2 (en) | Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition | |
| JP2007150242A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100587048B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP2006179860A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| US20040126983A1 (en) | Method for forming capacitor in semiconductor device | |
| KR20010108995A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| TW200400616A (en) | Method for fabricating capacitor in semiconductor device | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20060001048A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2002057223A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR20060039651A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| KR100382610B1 (ko) | 고집적 디램용 셀 커패시터의 제조방법 | |
| KR100382611B1 (ko) | 고집적 디램용 셀 커패시터의 제조방법 | |
| KR100494124B1 (ko) | 엠아이엠 구조 캐패시터 형성방법 | |
| KR101026477B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100434704B1 (ko) | 반도체소자의캐패시터 및 그 제조방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100325428B1 (ko) | 탄탈륨 옥사이드를 포함하는 커패시터의 형성방법 | |
| US20070040287A1 (en) | Method for forming capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |