KR100494124B1 - 엠아이엠 구조 캐패시터 형성방법 - Google Patents

엠아이엠 구조 캐패시터 형성방법 Download PDF

Info

Publication number
KR100494124B1
KR100494124B1 KR10-2002-0077976A KR20020077976A KR100494124B1 KR 100494124 B1 KR100494124 B1 KR 100494124B1 KR 20020077976 A KR20020077976 A KR 20020077976A KR 100494124 B1 KR100494124 B1 KR 100494124B1
Authority
KR
South Korea
Prior art keywords
film
forming
thin film
tio
gas
Prior art date
Application number
KR10-2002-0077976A
Other languages
English (en)
Other versions
KR20040050796A (ko
Inventor
안병권
송한상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0077976A priority Critical patent/KR100494124B1/ko
Publication of KR20040050796A publication Critical patent/KR20040050796A/ko
Application granted granted Critical
Publication of KR100494124B1 publication Critical patent/KR100494124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MIM(Metal-Insulator-Metal) 구조의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀 내에 리세스된 폴리플러그를 형성하는 단계와, 상기 콘택홀 내의 폴리플러그 상에 베리어막을 형성하는 단계와, 상기 베리어막 및 층간절연막 상에 희생산화막을 증착하는 단계와, 상기 희생산화막을 식각하여 트렌치를 형성하는 단계와, 상기 기판 결과물을 NH3 플라즈마 처리하는 단계와, 상기 NH3 플라즈마 처리된 결과물 상에 Ru 박막을 증착하는 단계와, 상기 Ru 박막을 CMP하고 상기 희생산화막을 제거하여 Ru 박막으로 이루어진 실린더 형상의 하부전극을 형성하는 단계와, 상기 하부전극 상에 원자층증착 방법으로 Y2O3 박막과 TiO2 박막을 소정 두께만큼씩 교대로 반복 증착하는 단계와, 상기 기판 결과물에 대해 저온 어닐링과 N2O 플라즈마 어닐링 및 퍼니스 어닐링을 차례로 수행하여 결정화된 Y2O3(X)TiO2(1-X)의 합성물막으로 이루어진 유전체막을 형성하는 단계와, 상기 유전체막 상에 금속 재질의 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

엠아이엠 구조 캐패시터 형성방법{Method for forming MIM structure capacitor}
본 발명은 캐패시터 형성방법에 관한 것으로, 특히, MIM 구조 캐패시터에서의 전기적 특성 및 안정적인 충전용량을 확보하기 위한 방법에 관한 것이다.
소자의 집적화에 따라 기존 MIS(Metal-Insulator-Silicon) 구조의 캐패시터에서 Ta2O5로 이루어진 유전체막의 두께를 낮추어 캐패시터 동작 특성에 필요한 충전용량을 확보하려는 노력이 시도되고 있다. 그런데, 이 방법은 누설 전류 증가의 원인이 될 뿐만 아니라, 캐패시터의 전기적 특성을 열화시키는 중대한 문제점을 안고 있다.
이와 같은 문제를 해결하기 위해, 종래의 다른 방법으로서 하부전극의 재질로 금속을 적용한 MIM(Metal-Insulator-Metal) 구조의 캐패시터가 제안되었다. 이러한 MIM 구조에 따르면, 유전체막의 유효 두께(Effective Thickness)를 낮추어 충분한 충전용량을 확보할 수 있음은 물론 누설 전류 특성 또한 확보할 수 있다.
특히, 이 MIM 구조는 직렬 저항(series resistance)이 낮아 높은 Q(Quality Factor) 값의 캐패시터를 구현할 수 있고, 낮은 써멀 버짓(Thermal Budget) 및 낮은 Vcc, 그리고, 작은 기생성분(Parastic Resistance & Capacitance)을 가지므로, 아날로그 캐패시터의 대표적 구조로 각광 받고 있다.
그러나, 하부전극의 재질로 금속을 도입할 경우, 하부전극의 막질에 따라 캐패시터의 전기적 특성에 큰 영향을 미치게 된다.
예컨데, 하부전극 물질로 Ru(Ruthenium)을 적용하고, 이 Ru을 CVD(Chemical Vapor Deposition) 방법에 따라 증착하는 경우, Ru 박막의 막질에 따라 캐패시터의 전기적 특성이 크게 좌우되며, 또한, 이를 해결하기 위해서는 Ru 박막의 표면 처리나 고온에서의 어닐링이 필요하다.
게다가, MIM 캐패시터는 유전체막으로서 Ta2O5를 적용하더라도 고집적화 추세에서 안정적인 충전용량을 확보하기에는 미흡함이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속 하부전극의 막질에 의존하는 캐패시터의 전기적 특성을 확보할 수 있음은 물론 충분한 충전용량을 확보할 수 있는 캐패시터 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하지층이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 상부 표면이 층간절연막의 표면 보다 낮도록 리세스된 폴리플러그를 형성하는 단계; 상기 콘택홀 내의 폴리플러그 상에 베리어막을 형성하는 단계; 상기 베리어막 및 층간절연막 상에 희생산화막을 증착하는 단계; 상기 희생산화막을 식각하여 베리어막 및 이에 인접된 층간절연막 부분을 노출시키는 트렌치를 형성하는 단계; 상기 기판 결과물을 NH3 플라즈마 처리하여 노출된 희생산화막 및 층간절연막 표면을 질화시키는 단계; 상기 NH3 플라즈마 처리된 기판 결과물 상에 Ru 박막을 증착하는 단계; 상기 희생산화막이 노출될 때까지 Ru 박막을 CMP하고, 상기 희생산화막을 제거하여 상기 Ru 박막으로 이루어진 실린더 형상의 하부전극을 형성하는 단계; 상기 하부전극 상에 원자층증착 방법으로 Y2O3 박막과 TiO2 박막을 소정 두께만큼씩 교대로 반복 증착하는 단계; 상기 교대로 반복 증착된 막을 저온 어닐링하여 Y2O3(X)TiO2(1-X)의 합성물막으로 전환시키는 단계; 상기 Y2O3(X)TiO2(1-X)의 합성물막을 N2O 플라즈마 어닐링하여 막 내에 함유된 탄소 및 불순물을 제거하는 단계; 상기 N2O 플라즈마 어닐링된 Y2O3(X)TiO2(1-X)의 합성물막을 퍼니스 어닐링을 통해 결정화시켜 결정화된 Y2O3(X)TiO2(1-X)의 합성물막으로 이루어진 유전체막을 형성하는 단계; 및 상기 유전체막 상에 금속 재질의 상부전극을 형성하는 단계;를 포함하는 캐패시터 형성방법을 제공한다.
여기서, 상기 NH3 플라즈마 처리는 RF 파워를 10∼500W로 하고 압력을 0.1∼2Torr로 하며 NH3 가스를 10∼100sccm 정도 흘려주는 조건하에서 50∼200초 동안 수행한다.
상기 Ru 박막을 증착하는 단계는 기판 온도를 200∼350℃로 유지하고 압력을 0.1∼1.5Torr로 유지하며, RF 파워를 100∼300W로 유지한 상태에서 기상 상태로된 Tris(2,4-octanedionato)Ru의 소오스 가스를 주입하면서 10∼100sccm의 양으로 O2의 반응 가스를 주입하는 PECVD 방법에 따라 1차로 소정 두께만큼 증착한 후, LPCVD 방법에 따라 나머지 두께를 2차로 증착한다.
삭제
상기 Y2O3 박막은 원자층증착 방법에 따라 이트륨의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 10Å 이내의 두께로 증착한다. 이때, 상기 이트륨의 소오스 가스 주입과 H2O의 반응 가스 주입 사이에 상기 가스들의 잔류물이 남지 않도록 불활성 가스를 주입하며, 상기 소오스 가스 주입과 불활성 가스 주입 및 반응 가스 주입은 각각 0.1∼10초 동안 수행한다.
상기 TiO2 박막은 원자층증착 방법에 따라 반응기 내에 TiCl4의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 5Å 이내의 두께로 증착한다. 이때, 상기 소오스 가스 주입과 반응 가스 주입 사이에 상기 가스들의 잔류물이 남지 않도록 불활성 가스를 주입하며, 상기 소오스 가스 주입과 불활성 가스 주입 및 반응 가스 주입은 각각 0.1∼10초 동안 수행한다.
상기 반응 가스로서 H2O 대신에 O2 또는 N2O 가스를 주입할 수 있으며, 상기 불활성 가스로서 N2, Ar 또는 He 가스를 주입한다.
상기 Y2O3 박막과 TiO2 박막은 전체 두께가 100∼200Å이 되도록 교대로 반복 증착하며, 이때, 상기 Y2O3 박막과 TiO2 박막은 X:(1-X)의 증착비로 증착한다.
상기 저온 어닐링은 400∼550℃에서 수행한다.
상기 N2O 플라즈마 열처리는 300∼400℃의 온도에서 60∼180초 동안 N2O 가스를 1∼10slm으로 흘려주는 급속열처리 방식으로 수행한다.
상기 퍼니스 어닐링은 600∼850℃의 온도에서 N2, O2 및 N2O 가스로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 흘려주면서 5∼60분 동안 수행한다.
상기 상부전극은 Ru 박막 또는 TiN 박막으로 이루어진다.
본 발명에 따르면, Ru의 증착전 하부층을 질화시킨 상태로 Ru 박막을 증착하므로 상기 Ru 박막의 막질 개선을 통해 캐패시터의 전기적 특성을 향상시킬 수 있음은 물론 Y2O3(X)TiO2(1-X)의 유전체막을 적용함으로써 캐패시터 동작에 필요한 높은 충전용량을 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 MIM 캐패시터 형성방법을 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 소정의 하지층(도시안됨)이 형성된 반도체 기판(1)을 마련하고, 상기 하지층을 덮도록 반도체 기판(1) 상에 층간절연막(2)을 증착한다. 그런다음, 상기 층간절연막(2)을 식각하여 기판(1)의 소정 부분, 예컨데, 트랜지스터의 접합 영역을 노출시키는 콘택홀(C)을 형성한다.
도 1b를 참조하면, 콘택홀(C)이 매립되도록 층간절연막(2) 상에 플러그용 도전막, 예컨데, 폴리실리콘막(3)을 증착한다. 그런다음, 상기 폴리실리콘막을 과도 에치 백(over etch back)하여 상부 표면이 층간절연막(2)의 표면 보다 낮은 높이로 리세스(recess)된 폴리플러그(4)를 형성한다. 이어서, 콘택홀 내의 리세스된 폴리플러그(3) 상에 Ti(4a) 및 TiN(4b)의 적층으로 이루어진 베리어막(4)을 형성한다.
도 1c를 참조하면, 실린더 형상의 하부전극을 형성하기 위해 베리어막(4) 및 층간절연막(3) 상에 희생산화막(5)을 증착한다. 그런다음, 상기 희생산화막(5)을 식각하여 베리어막(4) 및 이에 인접된 질화막 부분을 노출시키는 트렌치(T)를 형성한다.
도 1d를 참조하면, 상기 기판 결과물을 NH3 플라즈마 처리하고, 이를 통해, 노출된 층간절연막(3) 및 희생산화막(5)의 표면을 질화(nitridation)시킨다. 상기 NH3 플라즈마 처리는 하부전극용 Ru 박막의 증착시에 스텝 커버리지(step coverage)를 개선하고, 그리고, 균일한 박막의 증착이 가능하도록 하기 위해 수행해주는 것으로, RF 파워를 10∼500W로 하고, 압력을 0.1∼2Torr로 하며, NH3 가스를 10∼100sccm 정도 흘려주는 조건하에서 50∼200초 동안 수행한다.
도 1e를 참조하면, NH3 플라즈마 처리된 트렌치 표면 및 희생산화막 상에 Ru 박막(6)을 증착한다. 이때, 상기 Ru 박막(6)은 다음과 같이 증착한다.
먼저, Tris(2,4-octanedionato)Ruthenium을 기상 상태로 만든다. 그런다음, 기판 온도를 200∼350℃로 유지하고 압력을 0.1∼1.5Torr로 유지하며 RF 파워를 100∼300W로 유지한 상태에서 상기 기상 상태로 만들어진 소오스 가스를 주입하면서 10∼100sccm의 양으로 O2의 반응 가스를 주입하는 PECVD 방법에 따라 Ru 박막(6)의 일부를 증착한다. 이때, RF 파워의 인가시에는 기판 전극을 그라운드로 하고, 샤워 헤드를 전극으로 한다. 이어서, LPCVD 방법에 따라 Ru 박막(6)의 나머지 일부를 증착한다.
도 1f를 참조하면, 트렌치를 매립하도록 Ru 박막 상에 감광막(도시안됨)을 도포한다. 그런다음, 희생산화막이 노출될때까지 Ru 박막과 감광막을 CMP(Chemical Mechanical Polishing)한다. 이어서, 잔류된 감광막과 희생산화막을 제거하여 실린더 형상을 가지면서 Ru으로 이루어진 하부전극(6a)를 형성한다.
여기서, 상기 하부전극(6a)은 실린더 구조로 형성하였지만, 핀 구조 등의 3차원 구조로도 형성 가능하다.
도 1g를 참조하면, 하부전극(6a)을 포함한 상기 기판 결과물 상에 원자층증착(Atomic Layer Deposition : 이하, ALD라 칭함) 방법 및 반복적인 어닐링을 통해 결정화된 Y2O3(X)TiO2(1-X)의 합성물막(composite film)으로 이루어진 유전체막(7)을 형성한다. 자세하게, 상기 결정화된 Y2O3(X)TiO2(1-X)의 합성물막 형성방법은 다음과 같다.
먼저, 반응기 내에 이트륨(Yttrium)의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 10Å 이내의 두께로 Y2O3 박막을 증착한다. ALD 방법으로는 이트륨 소오스 가스 주입과 불활성 가스 주입 및 H2O 가스 주입을 1 싸이클로 할 때, 싸이클당 두께가 1Å 이하로 증착되는 바, 싸이클 수의 조절에 따라 10Å 이하의 두께 증착이 가능하다. 또한, 상기 불활성 가스는 소오스 가스와 반응 가스의 잔류물이 남지 않도록 하기 위한 것으로, N2, Ar 또는 He 가스를 이용한다. 그리고, 상기 이트륨의 소오스 가스와 H2O의 반응 가스 및 불활성 가스의 주입시간은 각각 0.1∼10초 정도로 한다.
그 다음, 반응기 내에 TiCl4의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 TiO2 박막을 5Å 이내의 두께로 증착한다. ALD 방법으로는 소오스 가스의 주입과 불황성 가스 주입 및 H2O 가스 주입을 1싸이클로 할 때 싸이클당 두께가 1Å 이하로 증착되는 바, 싸이클 수의 조절에 따라 5Å 이하의 두께 증착이 가능하다. 상기 소오스 가스 주입과 반응 가스 주입 사이에는 불활성 가스를 흘려주며, 상기 소오스 가스와 반응 가스 및 불활성 가스의 주입시간은 각각 0.1∼10초 정도로 한다.
상기에서 Y2O3 박막과 TiCl4 박막의 증착시, 반응 가스로서 H2O 대신에 O2 또는 N2O의 사용도 가능하다.
이어서, 전술한 방법들에 따라 상기 Y2O3 박막과 TiCl4 박막을 100∼200Å 두께로 교대로 반복 증착한다. 이때, 상기 Y2O3 박막과 TiCl4 박막의 증착비는 캐패시터의 전기적 특성을 최적화시킬 수 있는 비율(X:1-X)로 조절함이 바람직하며, 예컨데, 막 전체로 볼 때 80:20 정도로 조절한다.
다음으로, 상기 Y2O3 및 TiCl4 박막이 교대로 반복 증착된 막을 400∼550℃에서 저온 어닐링하여 Y2O3(X)TiO2(1-X)의 단일 합성물(composite film)막으로 전환시킨다. 이때, 얇은 막이 교대로 반복 증착되어 있으므로, 낮은 온도에서도 충분히 단일 합성물막으로 전환될 수 있다.
그 다음, Y2O3(X)TiO2(1-X)의 합성물막에 대해 N2O 플라즈마 어닐링을 행하여 막 내에 함유된 탄소 및 불순물을 제거한다. 상기 N2O 플라즈마 어닐링은 급속열처리(Rapid Thermal Annealing) 방식으로 수행하며, 이때, 온도는 300∼400℃로 유지하고, N2O 가스는 10∼100sccm 정도 흘려주며, 어닐링 시간은 60∼180초 정도로 한다.
그리고나서, N2O 플라즈마 어닐링된 합성물막이 결정화되도록 퍼니스 어닐링을 행하고, 이 결과로서, 최종적으로 결정화된 Y2O3(X)TiO2(1-X)의 합성물막으로 이루어진 유전체막(7)을 형성한다. 상기 퍼니스 어닐링은 온도를 600∼850℃로 유지한 상태로 N2, O2 또는 N2O 가스를 흘려주면서 5∼60분 동안 수행한다.
도 1h를 참조하면, 결정화된 Y2O3(X)TiO2(1-X)의 합성물막으로 이루어진 유전체막(7) 상에 Ru 또는 TiN으로 이루어진 상부전극(8)을 형성하고, 이 결과로서, 본 발명에 따른 캐패시터(10)를 완성한다.
전술한 바와 같이, 본 발명의 캐패시터 형성방법은 하부전극 물질인 Ru 박막의 증착 전에 질화 처리를 수행함으로써 상기 Ru 박막의 증착시 그 스텝 커버리지를 개선함은 물론 균일한 증착이 가능하도록 할 수 있다. 이에 따라, 상기 Ru 박막은 우수한 막질로 증착되며, 따라서, 하부전극 물질인 Ru 박막이 우수한 막질을 나타내므로, 캐패시터 특성 또한 확보할 수 있게 된다.
또한, 본 발명의 캐패시터 형성방법은 유전체막으로서 Y2O3(X)TiO2(1-X)의 합성물막을 적용함으로써 고집적화에 대응해서 소자 동작에 필요한 충전용량을 보다 안정적으로 확보할 수 있다. 이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 MIM 구조 캐패시터를 형성함에 있어서 하부전극 물질인 Ru 박막의 증착전에 하부층을 질화시킨 상태로 상기 Ru 박막을 증착함으로써 상기 Ru 박막의 막질 개선을 통해 캐패시터의 전기적 특성을 향상시킬 수 있다.
또한, 본 발명은 MIM 구조 캐패시터를 형성함에 있어서 Y2O3(X)TiO2(1-X)의 유전체막을 적용함으로써 소자의 고집적화에 대응해서 안정적인 동작에 필요한 보다 충분한 충전용량을 확보할 수 있다.
결국, 본 발명은 캐패시터의 동작에 필요한 높은 충전용량 및 전기적 특성을 확보할 수 있으므로, 고집적 소자의 제조를 가능하게 할 수 있다.
삭제
도 1a 내지 도 1h는 본 발명의 실시예에 따른 엠아이엠 구조 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 층간절연막
3 : 폴리플러그 4 : 베리어막
4a : Ti 4b : TiN
5 : 희생산화막 6 : Ru 박막
6a : 하부전극 7 : 유전체막
8 : 상부전극 10 : 캐패시터
C : 콘택홀 T : 트렌치

Claims (18)

  1. 하지층이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 내에 상부 표면이 층간절연막의 표면 보다 낮도록 리세스된 폴리플러그를 형성하는 단계;
    상기 콘택홀 내의 폴리플러그 상에 베리어막을 형성하는 단계;
    상기 베리어막 및 층간절연막 상에 희생산화막을 증착하는 단계;
    상기 희생산화막을 식각하여 베리어막 및 이에 인접된 층간절연막 부분을 노출시키는 트렌치를 형성하는 단계;
    상기 기판 결과물을 NH3 플라즈마 처리하여 노출된 희생산화막 및 층간절연막 표면을 질화시키는 단계;
    상기 NH3 플라즈마 처리된 기판 결과물 상에 Ru 박막을 증착하는 단계;
    상기 희생산화막이 노출될 때까지 Ru 박막을 CMP하고, 상기 희생산화막을 제거하여 상기 Ru 박막으로 이루어진 실린더 형상의 하부전극을 형성하는 단계;
    상기 하부전극 상에 원자층증착 방법으로 Y2O3 박막과 TiO2 박막을 소정 두께만큼씩 교대로 반복 증착하는 단계;
    상기 교대로 반복 증착된 막을 저온 어닐링하여 Y2O3(X)TiO2(1-X)의 합성물막으로 전환시키는 단계;
    상기 Y2O3(X)TiO2(1-X)의 합성물막을 N2O 플라즈마 어닐링하여 막 내에 함유된 탄소 및 불순물을 제거하는 단계;
    상기 N2O 플라즈마 어닐링된 Y2O3(X)TiO2(1-X)의 합성물막을 퍼니스 어닐링을 통해 결정화시켜 결정화된 Y2O3(X)TiO2(1-X)의 합성물막으로 이루어진 유전체막을 형성하는 단계; 및
    상기 유전체막 상에 금속 재질의 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 캐패시터 형성방법.
  2. 제 1 항에 있어서, 상기 NH3 플라즈마 처리는 RF 파워를 10∼500W로 하고 압력을 0.1∼2Torr로 하며 NH3 가스를 10∼100sccm 정도 흘려주는 조건하에서 50∼200초 동안 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  3. 제 1 항에 있어서, 상기 Ru 박막을 증착하는 단계는
    기판 온도를 200∼350℃로 유지하고 압력을 0.1∼1.5Torr로 유지하며, RF 파워를 100∼300W로 유지한 상태에서 기상 상태로된 Tris(2,4-octanedionato)Ru의 소오스 가스를 주입하면서 10∼100sccm의 양으로 O2의 반응 가스를 주입하는 PECVD 방법에 따라 1차로 소정 두께만큼 증착한 후, LPCVD 방법에 따라 나머지 두께를 2차로 증착하는 것을 특징으로 하는 캐패시터 형성방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 Y2O3 박막은 원자층증착 방법에 따라 이트륨의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 10Å 이내의 두께로 증착하는 것을 특징으로 하는 캐패시터 형성방법.
  6. 제 5 항에 있어서, 상기 이트륨의 소오스 가스 주입과 H2O의 반응 가스 주입 사이에 상기 가스들의 잔류물이 남지 않도록 불활성 가스를 주입하는 것을 특징으로 하는 캐패시터 형성방법.
  7. 제 6 항에 있어서, 상기 소오스 가스 주입과 불활성 가스 주입 및 반응 가스 주입은 각각 0.1∼10초 동안 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  8. 제 1 항에 있어서, 상기 TiO2 박막은 원자층증착 방법에 따라 반응기 내에 TiCl4의 소오스 가스와 H2O의 반응 가스를 교대로 주입하여 250∼350℃의 온도에서 5Å 이내의 두께로 증착하는 것을 특징으로 하는 캐패시터 형성방법.
  9. 제 8 항에 있어서, 상기 소오스 가스 주입과 반응 가스 주입 사이에 상기 가스들의 잔류물이 남지 않도록 불활성 가스를 주입하는 것을 특징으로 하는 캐패시터 형성방법.
  10. 제 9 항에 있어서, 상기 소오스 가스 주입과 불활성 가스 주입 및 반응 가스 주입은 각각 0.1∼10초 동안 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  11. 제 5 항 또는 제 8 항에 있어서, 상기 반응 가스로서 H2O 대신에 O2 또는 N2O 가스를 주입하는 것을 특징으로 하는 캐패시터 형성방법.
  12. 제 6 항 또는 제 9 항에 있어서, 상기 불활성 가스로서 N2, Ar 및 He로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 주입하는 것을 특징으로 하는 캐패시터 형성방법.
  13. 제 1 항에 있어서, 상기 Y2O3 박막과 TiO2 박막은 전체 두께가 100∼200Å이 되도록 교대로 반복 증착하는 것을 특징으로 하는 캐패시터 형성방법.
  14. 제 13 항에 있어서, 상기 Y2O3 박막과 TiO2 박막은 X:(1-X)의 증착비로 증착하는 것을 특징으로 하는 캐패시터 형성방법.
  15. 제 1 항에 있어서, 상기 저온 어닐링은 400∼550℃에서 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  16. 제 1 항에 있어서, 상기 N2O 플라즈마 열처리는 300∼400℃의 온도에서 60∼180초 동안 N2O 가스를 1∼10slm으로 흘려주는 급속열처리 방식으로 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  17. 제 1 항에 있어서, 상기 퍼니스 어닐링은 600∼850℃의 온도에서 N2, O2 및 N2O 가스로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 흘려주면서 5∼60분 동안 수행하는 것을 특징으로 하는 캐패시터 형성방법.
  18. 제 1 항에 있어서, 상기 상부전극은 Ru 박막 또는 TiN 박막으로 이루어진 것을 특징으로 하는 캐패시터 형성방법.
KR10-2002-0077976A 2002-12-09 2002-12-09 엠아이엠 구조 캐패시터 형성방법 KR100494124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077976A KR100494124B1 (ko) 2002-12-09 2002-12-09 엠아이엠 구조 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077976A KR100494124B1 (ko) 2002-12-09 2002-12-09 엠아이엠 구조 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20040050796A KR20040050796A (ko) 2004-06-17
KR100494124B1 true KR100494124B1 (ko) 2005-06-13

Family

ID=37344923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0077976A KR100494124B1 (ko) 2002-12-09 2002-12-09 엠아이엠 구조 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100494124B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304609B (zh) * 2015-10-13 2019-12-17 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN113496953B (zh) * 2020-04-08 2023-12-05 长鑫存储技术有限公司 半导体存储器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003383A (ko) * 1991-07-03 1993-02-24 김광호 반도체 장치 및 그의 제조방법
KR970054073A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
KR20010108995A (ko) * 2000-06-01 2001-12-08 박종섭 반도체 메모리 소자의 캐패시터 제조방법
US6329682B1 (en) * 1997-12-24 2001-12-11 Micron Technology, Inc. Capacitor over bit line memory cell and process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003383A (ko) * 1991-07-03 1993-02-24 김광호 반도체 장치 및 그의 제조방법
KR970054073A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
US6329682B1 (en) * 1997-12-24 2001-12-11 Micron Technology, Inc. Capacitor over bit line memory cell and process
KR20010108995A (ko) * 2000-06-01 2001-12-08 박종섭 반도체 메모리 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR20040050796A (ko) 2004-06-17

Similar Documents

Publication Publication Date Title
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
KR100400246B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100587048B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
US20120147519A1 (en) Electrode in semiconductor device, capacitor and method of fabricating the same
KR100522427B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR20060072680A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR100494124B1 (ko) 엠아이엠 구조 캐패시터 형성방법
JP4215189B2 (ja) 半導体素子のキャパシタ製造方法
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100401525B1 (ko) 캐패시터 및 그 제조방법
US6762090B2 (en) Method for fabricating a capacitor
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100465631B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100434708B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100434709B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020017834A (ko) 반도체소자의 캐패시터 제조 방법
KR100826638B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR20030002129A (ko) 캐패시터의 제조 방법
KR100380269B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100417860B1 (ko) 캐패시터 형성방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee