KR20070072108A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070072108A
KR20070072108A KR1020050136083A KR20050136083A KR20070072108A KR 20070072108 A KR20070072108 A KR 20070072108A KR 1020050136083 A KR1020050136083 A KR 1020050136083A KR 20050136083 A KR20050136083 A KR 20050136083A KR 20070072108 A KR20070072108 A KR 20070072108A
Authority
KR
South Korea
Prior art keywords
substrate
forming
active layer
layer
thin film
Prior art date
Application number
KR1020050136083A
Other languages
English (en)
Other versions
KR101186519B1 (ko
Inventor
이준석
지영승
김정오
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050136083A priority Critical patent/KR101186519B1/ko
Publication of KR20070072108A publication Critical patent/KR20070072108A/ko
Application granted granted Critical
Publication of KR101186519B1 publication Critical patent/KR101186519B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 역 스태거드(inverted staggered) 구조의 박막 트랜지스터에 있어서, 오믹-콘택층을 액티브층의 측면에 형성시켜 오믹-콘택층과 인버젼 채널층을 직접 접촉하도록 함으로써 고저항 성분을 제거하여 박막 트랜지스터의 신뢰성 및 전기적 특성을 향상시키기 위한 것으로, 제 1 기판; 상기 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브층; 상기 액티브층 측면에 형성된 오믹-콘택층; 상기 제 1 기판 위에 형성되며, 상기 오믹-콘택층을 통해 상기 액티브층과 전기적으로 접속하는 소오스전극과 드레인전극; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함한다.
오믹-콘택층, 액티브층, 채널층, 박막 트랜지스터

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 구조의 비정질 실리콘 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 3은 도 2에 도시된 박막 트랜지스터의 액티브층을 확대하여 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 단면을 개략적으로 나타내는 도면.
도 6a 내지 도 6h는 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 7은 도 5에 도시된 박막 트랜지스터의 액티브층을 확대하여 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 116n-1,116n : 게이트라인
117m,117m+1 : 데이터라인 118 : 화소전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124' : 액티브층
125 : 오믹-콘택층
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 역 스태거드(inverted staggered) 구조의 박막 트랜지스터에 있어서 고저항 패스에 의한 열화현상을 방지토록 한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막을 사용한다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이 터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판(5, 10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이하, 상기 박막 트랜지스터에 대해서 도면을 참조하여 상세히 설명한다.
도 2는 일반적인 구조의 비정질 실리콘 박막 트랜지스터를 개략적으로 나타내는 단면도로써, 역 스태거드 구조의 비정질 실리콘 박막 트랜지스터를 나타내고 있다.
또한, 도 3은 도 2에 도시된 박막 트랜지스터의 액티브층을 확대하여 나타내는 단면도이다.
도면을 참조하면, 상기 스태거드 구조는 게이트전극(21)과 소오스/드레인전극(22, 23)이 게이트절연막(15A)을 사이에 두고 각각 상, 하부에 존재하는 구조로서 일반적으로 비정질 실리콘 박막 트랜지스터에 적용되는 구조이다.
이때, 역 스태거드 구조의 박막 트랜지스터는 상기 게이트전극(21)이 하부에 위치하게 되며, 상기 스태거드 구조의 비정질 실리콘 박막 트랜지스터는 연속증착을 통해 게이트절연막(15A)과 액티브층(24) 및 오믹-콘택층(ohmic contact layer)(25)을 형성하므로, 접촉저항과 계면상태(state)를 최소화할 수 있는 이점이 있다.
참고로, 도면부호 10은 박막 트랜지스터가 형성되는 어레이 기판을 나타낸다.
이러한 역 스태거드 구조의 박막 트랜지스터에 있어서, 게이트 전압을 인가하여 박막 트랜지스터를 구동시키면 도 3에 도시된 바와 같이 액티브층(24) 내에 캐리어(carrier)가 이동하는 인버젼 채널(inversion channel)층(24C)이 형성되게 되는데, 이때 상기 오믹-콘택층(25)을 통해 하부의 인버젼 채널층(24C)로 이동하는 캐리어는 도중에 비정질 실리콘층 내에서 계속적으로 저항을 받게되기 때문에 스트레스(stress) 축적에 의한 액티브층(24)의 열화 현상이 예상된다. 또한, 상기 오믹-콘택층(25)과 하부의 인버젼 채널층(24C) 사이의 비정질 실리콘층은 고저항 성분으로 작용하여 박막 트랜지스터의 전기적 특성을 저하시키는 요인이 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 역 스태거드 구조의 박막 트랜지스터에 있어서 액티브층의 측면에 오믹-콘택층을 형성함으로써 박막 트랜지스터의 신뢰성 및 전기적 특성을 향상시킨 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 제 1 기판 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 제공하는 단계; 상기 제 1 기판에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층을 형성하며, 상기 액티브층 측면에 오믹-콘택층을 형성하는 단계; 상기 제 1 기판 위에 상기 오믹-콘택층을 통해 상기 액티브층과 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하며, 상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함한다.
또한, 본 발명의 액정표시장치는 제 1 기판; 상기 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브층; 상기 액티브층 측면에 형성된 오믹-콘택층; 상기 제 1 기판 위에 형성되며, 상기 오믹-콘택층을 통해 상기 액티브층과 전기적으로 접속하는 소오스전극과 드레인전극; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이며, 도 5는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 단면을 개략적으로 나타내는 도면이다.
이때, 실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 mxn번째의 화소만을 나타내었다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 mxn번째 화소영역을 정의하는 n번째 게이트라인(116n)과 m번째 데이터라인(117m)이 형성되어 있다. 상기 n번째 게이트라인(116n)과 m번째 데이터라인(117m)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 n번째 게이트라인(116n)에 연결된 게이트전극(121), m번째 데이터라인(117m)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(115A) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다.
이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 m번째 데이터라인(117m)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 2 절연막(115B)에 형성된 콘택홀(140)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.
이때, 전단 게이트라인인 n-1번째 게이트라인(116n-1)의 일부는 상기 제 1 절연막(115A)과 제 2 절연막(115B)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성하게 된다. 상기 스토리지 커패시터(storage capacitor)(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 본 실시예의 어레이 기판(110)은 상기 액티브층(124)의 측면에 상기 액티브층(124)과 소오스/드레인전극(122, 123)을 오믹-콘택시키는 오믹-콘택층(125)을 형성함으로써 채널층 내의 고저항 성분을 제거할 수 있게 되는데, 이를 다음의 액정표시장치의 제조공정을 통해 상세히 설명한다.
도 6a 내지 도 6h는 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110)에 게이트전극(121)과 게이트라인(116n-1)을 형성한다. 이때, 상기 게이트라 인(116n-1)은 해당화소에 대한 전단의 게이트라인 즉, n-1번째 게이트라인(116n-1)을 의미하며, 해당화소의 게이트라인, 즉 n번째 게이트라인도 상기 n-1번째 게이트라인(116n-1)과 동일한 방식으로 형성된다.
이때, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1)은 제 1 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 n-1번째 게이트라인(116n-1)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A)과 비정질 실리콘 박막(120)을 증착한다.
그리고, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 감광막에 선택적으로 광을 조사한다. 이어서, 상기 노광된 감광막을 현상하고 나면, 상기 게이트전극(121) 상부의 소정영역에 제 1 두께와 제 1 폭을 가진 제 1 감광막패턴(170)이 남아있게 된다.
다음으로, 도 6c에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴 (170A)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막을 선택적으로 제거하게 되면, 게이트라인(121) 상부의 소정영역에 상기 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴(120')이 형성되게 된다.
이후, 도 6d에 도시된 바와 같이, 상기 제 1 감광막패턴의 일부를 제거하는 애싱(ashing)공정을 진행하여 상기 비정질 실리콘 박막패턴의 측면 일부가 노출되도록 한다. 이때, 상기 제 1 감광막패턴은 그 일부가 제거되어 제 2 두께와 제 2 폭을 가진 제 2 감광막패턴(170')으로 남아있게 된다.
그리고, 상기 남아있는 제 2 감광막패턴(170')을 마스크로 상기 노출된 비정질 실리콘 박막패턴의 제 1 영역에 고농도의 불순물 이온을 주입하여 본 실시예의 오믹-콘택층(125)을 형성한다. 상기 오믹-콘택층(125)을 제외한 비정질 실리콘 박막패턴의 제 2 영역은 상기 제 2 감광막패턴(170')에 의해 불순물 이온의 주입이 차단되어 순수한 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성하게 된다.
이때, 상기 불순물 이온은 인(phosphorus; P)과 같은 5족 원소를 포함하며, 상기 불순물 이온의 주입 후에는 주입된 불순물 이온을 활성화시키는 공정을 추가로 진행할 수 있다.
이와 같이 본 실시예는 애싱(ashing)된 제 2 감광막패턴(170')을 마스크로 이용하여 비정질 실리콘 박막패턴의 제 1 영역에만 불순물 이온을 주입함으로써 상기 액티브층(124)의 측면에 오믹-콘택층(125)을 형성할 수 있게 되는데, 다른 방법으로는 비정질 실리콘 박막을 패터닝하여 액티브층을 형성한 후에 상기 액티브층의 측면에 실리콘 시드(seed)와 불순물 이온을 공급하여 직접적으로 오믹-콘택층이 성장하도록 하는 방법을 들 수 있다. 이때, 상기 불순물 이온은 인(P)과 같은 5족 원소를 포함한다.
다음으로, 도 6e 및 도 6f에 도시된 바와 같이, 상기 액티브층(124)과 오믹-콘택층(125)이 형성된 기판(110) 전면에 제 2 도전막(130)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 도전막(130)을 선택적으로 제거함으로써 상기 오믹-콘택층(125)을 통해 상기 액티브층(124)과 전기적으로 접속하는 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 소오스전극(122)의 일부는 실질적으로 상기 n번째 게이트라인과 교차하여 해당 화소영역을 정의하는 m번째 데이터라인(117m)을 구성하게 된다.
이후, 도 6g에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123)이 형성된 기판(110) 전면에 제 2 절연막(115B)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(115B)의 일부 영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 6h에 도시된 바와 같이, 제 3 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 콘택홀을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 3 도전막은 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같 은 투과율이 뛰어난 투명한 도전물질을 포함한다.
또한, 상기 해당 화소전극(118)의 일부는 m-1번째 게이트라인(116n-1)의 일부와 중첩되도록 형성되어 그 하부의 제 1 절연막(115A)과 제 2 절연막(115B)을 사이에 두고 상기 m-1번째 게이트라인(116n-1)과 함께 스토리지 커패시터(Cst)(도 4 참조)를 형성하게 된다.
이와 같이 구성된 본 실시예의 박막 트랜지스터는 도 7을 참조하면, 스태거드 구조의 박막 트랜지스터임에도 불구하고 액티브층(124) 내에 고저항 경로성분이 존재하지 않게 된다.
즉, 본 실시예를 통해서 오믹-콘택층(125)을 상기 액티브층(124)의 측면에 형성시킴으로써 게이트 전압의 인가에 의한 인버젼 채널층(124C)과 상기 오믹-콘택층(125)을 직접 접촉하도록 할 수 있게 된다. 그 결과 박막 트랜지스터 구동시 액티브층(124) 내에 고저항 성분을 제거할 수 있게 되어 기존 구조에서 발생하는 열화현상이나 전기적 특성의 저하를 방지할 수 있게 된다.
이와 같이 상기 오믹-콘택층(124)은 상기 채널층(124C)과 직접적으로 접촉하므로 상기 오믹-콘택층(124)과 채널층(124C) 사이에 저항 성분이 존재하기 않아 캐리어의 이동이 방해받지 않게 된다. 그 결과 온-커런트(on current)가 향상되는 등 박막 트랜지스터의 전기적 특성이 향상되는 이점이 있다.
참고로, 도면에 도시된 화살표는 상기 캐리어의 이동 경로를 개략적으로 나타낸다.
이와 같이 구성된 상기 어레이 기판(110)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(미도시)과 대향하도록 합착되어 액정표시패널을 구성하며, 상기 어레이 기판(110)과 컬러필터 기판의 합착은 상기 어레이 기판(110)과 컬러필터 기판에 형성된 합착키(미도시)를 통해 이루어진다.
본 실시예는 채널층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 고저항 성분을 제거하여 박막 트랜지스터의 전기적 특성을 향상시키는 동시에 캐리어의 이동을 원활하게 함으로써 박막 트랜지스터의 신뢰성을 향상시킬 수 있게 된다.

Claims (12)

  1. 제 1 기판 및 상기 제 1 기판과 대향하여 합착되는 제 2 기판을 제공하는 단계;
    상기 제 1 기판에 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;
    상기 게이트전극 상부에 액티브층을 형성하며, 상기 액티브층 측면에 오믹-콘택층을 형성하는 단계;
    상기 제 1 기판 위에 상기 오믹-콘택층을 통해 상기 액티브층과 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계;
    상기 제 1 기판 위에 제 2 절연막을 형성하며, 상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층과 오믹-콘택층을 형성하는 단계는
    상기 제 1 기판 위에 비정질 실리콘 박막을 형성하는 단계;
    상기 제 1 기판 위에 제 1 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴을 마스크로 하여 상기 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 게이트전극 상부에 비정질 실리콘 박막패턴을 형성하는 단계;
    상기 제 1 감광막패턴의 일부를 제거하여 제 2 감광막패턴을 형성하는 단계; 및
    상기 제 2 감광막패턴을 마스크로 상기 비정질 실리콘 박막패턴의 제 1 영역에 고농도의 불순물 이온을 주입하여 오믹-콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 불순물 이온이 주입되지 않은 비정질 실리콘 박막패턴의 제 2 영역은 액티브층을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 불순물 이온은 인(P)과 같은 5족 원소를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 2 항에 있어서, 상기 제 2 감광막패턴은 상기 제 1 감광막패턴보다 좁은 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 액티브층과 오믹-콘택층을 형성하는 단계는
    상기 제 1 기판 위에 비정질 실리콘 박막을 형성하는 단계;
    상기 비정질 실리콘 박막을 패터닝하여 상기 게이트전극 상부에 액티브층을 형성하는 단계; 및
    상기 액티브층의 측면에 오믹-콘택층을 성장시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 액티브층의 측면에 실리콘 시드와 불순물 이온을 공급하여 오믹-콘택층을 성장시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 불순물 이온은 인(P)과 같은 5족 원소를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 기판;
    상기 제 1 기판에 형성된 게이트전극과 게이트라인;
    상기 제 1 기판 위에 형성된 제 1 절연막;
    상기 게이트전극 상부에 형성된 액티브층;
    상기 액티브층 측면에 형성된 오믹-콘택층;
    상기 제 1 기판 위에 형성되며, 상기 오믹-콘택층을 통해 상기 액티브층과 전기적으로 접속하는 소오스전극과 드레인전극;
    상기 제 1 기판 위에 형성된 제 2 절연막;
    상기 드레인전극과 전기적으로 접속하는 화소전극; 및
    상기 제 1 기판과 대향하여 합착되는 제 2 기판을 포함하는 액정표시장치.
  10. 제 9 항에 있어서, 상기 화소전극은 상기 제 2 절연막에 형성된 콘택홀을 통해 상기 드레인전극의 일부와 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.
  11. 제 9 항에 있어서, 상기 오믹-콘택층은 실리콘 시드와 불순물 이온이 공급되어 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 9 항에 있어서, 상기 오믹-콘택층은 고농도의 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 액정표시장치.
KR1020050136083A 2005-12-30 2005-12-30 액정표시장치 및 그 제조방법 KR101186519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136083A KR101186519B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136083A KR101186519B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070072108A true KR20070072108A (ko) 2007-07-04
KR101186519B1 KR101186519B1 (ko) 2012-10-08

Family

ID=38507182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136083A KR101186519B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101186519B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066640A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066640A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법

Also Published As

Publication number Publication date
KR101186519B1 (ko) 2012-10-08

Similar Documents

Publication Publication Date Title
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR101338115B1 (ko) 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
US20120146017A1 (en) Oxide thin film transistor and method of fabricating the same
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
KR101035914B1 (ko) 평판 표시 소자 및 그의 제조방법
US7911551B2 (en) Liquid crystal display device and fabrication method thereof
US7397519B2 (en) Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR101483024B1 (ko) 액정표시장치 및 그 제조방법
KR101277221B1 (ko) 액정표시장치 및 제조방법
KR101186519B1 (ko) 액정표시장치 및 그 제조방법
KR101626362B1 (ko) 박막 트랜지스터 기판의 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR101681287B1 (ko) 공핍형 박막 트랜지스터의 측정방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20070121266A (ko) 액정표시장치 및 그 제조방법
KR101386568B1 (ko) 액정표시패널 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR101537672B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7