KR101035914B1 - 평판 표시 소자 및 그의 제조방법 - Google Patents

평판 표시 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101035914B1
KR101035914B1 KR1020040060232A KR20040060232A KR101035914B1 KR 101035914 B1 KR101035914 B1 KR 101035914B1 KR 1020040060232 A KR1020040060232 A KR 1020040060232A KR 20040060232 A KR20040060232 A KR 20040060232A KR 101035914 B1 KR101035914 B1 KR 101035914B1
Authority
KR
South Korea
Prior art keywords
region
electrode
pad
layer
forming
Prior art date
Application number
KR1020040060232A
Other languages
English (en)
Other versions
KR20060011397A (ko
Inventor
홍순광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040060232A priority Critical patent/KR101035914B1/ko
Priority to US11/194,091 priority patent/US7439539B2/en
Publication of KR20060011397A publication Critical patent/KR20060011397A/ko
Priority to US12/209,733 priority patent/US7732267B2/en
Application granted granted Critical
Publication of KR101035914B1 publication Critical patent/KR101035914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 마스크 수를 줄여서 생산성을 높이며, 전식 현상에도 안정적인 평판 표시 소자 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 평판 표시 소자는 기판에 셀영역과 패드영역이 정의된 평판 표시 소자에 있어서, 상기 셀영역의 일영역에 형성된 활성층과; 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비하여 형성된 게이트라인과, 상기 게이트라인과 평행하게 상기 활성층을 가로질러 형성된 스토리지 전극과; 상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 형성된 소오스영역 및 드레인영역과; 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖고 상기 기판 상부에 형성된 층간절연막과; 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과; 상기 화소영역에 형성된 화소전극과; 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 상기 화소전극과 직접 콘택된 드레인전극과; 상기 화소전극의 평탄한 일영역에 형성된 블로킹층과; 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역에 뱅크영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 포함한다.
Figure R1020040060232
블로킹층, LCD, AM-OLED, 보호막, 전식

Description

평판 표시 소자 및 그의 제조방법{FLAT PANEL DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 일반적인 AMOLED를 구비한 평판 표시 소자의 회로 구성도
도 2는 일반적인 유기전계 발광소자의 단면 구조를 개략적으로 나타낸 도면
도 3은 종래 기술에 따른 평판 표시 소자의 평면도
도 4는 도 3의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도
도 5a 내지 도 5h는 종래 기술에 따른 평판 표시 소자의 공정 단면도
도 6은 본 발명에 일부 적용하기 위한 평판 표시 소자의 평면도
도 7은 도 6의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도
도 8a 내지 도 8f는 본 발명에 일부 적용하기 위한 평판 표시 소자의 공정 단면도
도 9는 본 발명의 제 1, 제 2 실시예에 따른 평판 표시 소자의 평면도
도 10은 도 9의 Ⅲ-Ⅲ' 선상을 자른 구조 단면도
도 11a 내지 도 11i는 본 발명의 제 1 실시예에 따른 평판 표시 소자의 공정 단면도
도 12는 본 발명의 제 2 실시예에 따른 구조 단면도
도 13a 내지 도 13i는 본 발명의 제 2 실시예에 따른 평판 표시 소자의 공정 단면도
도 14 내지 도 16은 본 발명에 따른 패드영역의 다른 구조 예시도
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 절연기판 101, 201 : 버퍼절연막
102, 202 : 활성층 102a, 202a : 소오스 영역
102b, 202b: 드레인영역 103, 203 : 게이트절연막
104, 204 : 게이트라인 204a : 게이트전극
104b, 204b : 스토리지 전극 105, 205 : 층간절연막
106a, 206a : 제 1 콘택홀 106b, 206b : 제 2 콘택홀
107a, 207a : 화소전극 107b, 207b : 패드전극
108a, 208a : 소오스전극 108b, 208b : 드레인전극
108c, 208c : 블로킹층 108d, 204c : 제 1 도전층
109, 209 : 제 1 보호막 110, 210 : 제 2 보호막
111a, 211a : 뱅크 영역 111b, 211b : 제 1 패드 오픈 영역
206c : 제 1 패드 콘택홀 206d : 제 1, 제 2 패드 콘택홀
208d : 제 2 도전층
본 발명은 평판 표시 소자에 대한 것으로, 특히 마스크 수를 줄여서 생산성 을 향상시키고, 전식에 따른 문제 발생을 방지할 수 있는 평판 표시 소자 및 그의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 다른 표시장치에 비하여 상대적으로 경/박/단/소하므로 휴대용 표시장치로 각광을 받고 있으며, 대표적인 것이 노트 북(Note Book) PC이다.
이와 같은 액정표시장치는, 크게 상,하부 기판과 상기 상,하부 기판 사이에 주입된 액정층으로 구분된다.
상기 하부 기판에는, 유리 기판에 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인들과, 매트릭스 형태의 화소 영역을 정의하기 위하여 상기 각 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 데이터라인들과, 상기 각 화소 영역에 형성되는 복수개의 화소 전극들과, 상기 각 게이트 라인과 데이터 라인이 교차되는 부분의 각 화소 영역에 형성되어 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 데이터 신호를 해당 화소 전극에 인가하는 복수개의 박막 트랜지터들이 배열된다.
그리고, 상부 기판에는, 상기 하부 기판의 화소 영역을 제외한 부분으로 빛이 조사되지 않도록 하기 위한 블랙 매트릭스층과, 상기 블랙 매트릭스층 사이의 각 화소 영역에 색상을 표현하기 위한 칼라 필터층과, 상기 칼라 필터층을 포함한 기판 전면에 형성되는 공통 전극 등이 배열된다. 이와 같이 형성된 상하 기판 사이에 액정층이 주입된다.
이와 같이, 상기 액정표시장치는 각 픽셀이 매트릭스 형태로 배열되어 하나 의 게이트 라인에 신호가 인가되면 그 라인에 해당되는 화소에 데이터 신호가 인가되도록 되어 있다.
그런데, 상기 상,하부 기판 사이에 주입된 액정은 DC 전압을 오랫동안 인가하면 특성 열화가 일어나며, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하며, 이를 극성 반전 구동 방법이라 한다.
이러한 극성 반전 구동 방법에는 프레임 반전(Frame Inversion), 라인 반전(Line inversion), 열 반전(Column Inversion) 및 도트 반전(Dot Inversion) 구동 방법 등이 있다.
먼저, 프레임 반전은 상기 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 프레임 단위로 동일하도록 인가하는 방식이다.
즉, 짝수 프레임(Even Frame)에 정(+) 극성의 데이터 전압이 인가되었다면, 홀수 프레임(Odd Frame)에는 부(-) 극성의 데이터 전압이 인가된다. 그러나, 이와 같은 프레임 반전 구동 방법은 스위칭시 발생하는 소모 전류가 적다는 장점은 가지고 있으나, 정 극성과 부 극성의 투과율 비대칭 현상에 의한 플리커(Flicker) 현상에 민감하고 데이터 간 간섭에 의한 크로스토크(Crosstalk)에 매우 취약한 단점을 갖고 있다.
또한, 상기 라인 반전 구동 방법은 일반적으로 저 해상도(VGA, SVGA)에 널리 사용되는 극성 반전 구동 방법으로, 화소의 극성을 수평 라인 단위로 극성이 달라지도록 데이터 전압을 인가한다. 즉, 홀수 번째 라인에 정(+) 극성이 인가되고 짝수 번째 라인에는 부(-) 극성의 데이터 전압이 인가되었다면, 다음 프레임에서는 홀수 번째 라인에 부(-) 극성의 데이터 전압이 인가되고 짝수 번째 라인에는 정(+) 극성의 데이터 전압이 인가된다. 이와 같은 라인 반전 구동 방법은 인접 라인간에 반대 극성의 데이터 전압이 인가되므로 라인 간 휘도 편차가 공간 평균화법(spatial averaging)에 의해 프레임 반전 대비 플리커 현상이 작아지고, 수직 방향으로는 반대 극성의 전압이 분포하여 데이터간에 발생하는 커플링(Coupling) 현상이 상쇄되어 프레임 반전 대비 수직 크로스토크(Vertical Crosstalk)가 작다. 그러나, 수평 방향으로는 동일 극성의 전압이 분포되어 수평 크로스토크(Horizontal Crosstalk)가 발생하고, 프레임 반전 대비 스위칭 반복 횟수가 증가하므로 소비 전류가 증가하는 단점이 있다.
상기 열 반전 구동 방법은 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다. 이는 라인 반전 구동 방법과 같이 공간 평균화법에 의해 플리커 현상이 프레임 반전 대비 작고, 프레임 반전 대비 수평 크로스토크가 작다. 그러나, 공통 전극 전압 대비 수직 방향으로 인접 라인 간 반대 극성의 데이터 전압을 인가해야 하므로 고전압용 칼럼 드라이브 IC(Column drive IC)를 사용해야 한다.
마지막으로 도트 반전 구동 방법은 현재 가장 우수한 화질을 구현하는 극성 반전 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하/좌우 모든 방향에서 인접 화소 간 데이터 전압의 극성이 반대이다. 따라서, 공간 평균화법에 의해 플리커 현상을 최소화시킬 수 있으나, 고 전압용 컬럼 드라이브 IC를 사용해야 하고 소비 전류가 크다는 단점을 갖고 있다.
또한, 평판 표시 소자는 상기의 액정표시소자(LCD) 뿐만아니라, 액티브 매트릭스형 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)도 있는데, 이하에서는 일반적인 AM-OLED에 대하여 설명하기로 한다.
도 1은 일반적인 AM-OLED를 구비한 평판 표시 소자의 회로 구성도이고, 도 2는 일반적인 유기 발광 소자의 단면 구조를 개략적으로 나타낸 도면이다.
일반적인 AM-OLED는 도 1에 도시된 바와 같이, 데이터 구동회로(20), 스캔 라인 구동회로(22) 및 복수개의 스캔 라인들(S1, S2,…,Sm)과 데이터 라인들(D1, D2,…, Dn) 각각의 사이에 스위칭용 PMOS 트랜지스터(P1), 캐패시터(C2), 전류 구동용 PMOS 트랜지스터(P2) 및 유기 EL(OEL)을 구비한 유기 EL 디스플레이 패널(24)로 구성되어 있다.
상기 PMOS 트랜지스터(P1)의 게이트는 스캔 라인에 연결되고, 소오스는 데이터라인에 연결되어 있다. 그리고 캐패시터(C2)의 일측은 PMOS 트랜지스터(P1)의 드레인에 연결되고, 타측은 전압(Vdd)에 연결되어 있다. 그리고 PMOS 트랜지스터(P2)의 게이트는 PMOS 트랜지스터(P1)의 드레인에 연결되어 있다. 유기 EL(OEL)의 양극은 PMOS 트랜지스터(P2)의 드레인에 연결되고, 음극은 접지전압에 연결되어 있다.
상기 구성을 갖는 AM-OLED에서, 상기 유기 EL은 도 2에 도시한 바와 같이, 유리기판(1)상에 투명전극패턴으로 애노드 전극(2)이 형성되어 있고, 그 위에 정공 주입층(3)과 발광층(4)과 전자주입층(5)이 적층되어 있고, 전자주입층(5) 상부에 금속전극으로 구성된 캐소드 전극(6)이 형성된다.
상기 애노드전극(2)과 캐소드전극(6)에 구동 전압이 인가되면 정공주입층(3) 내의 정공과 전자주입층(5)내의 전자는 각각 발광층(4)쪽으로 진행하여 발광층(4)을 여기시켜 발광층(4)으로 하여금 가시광을 발산하게 한다. 이렇게 발광층(4)으로부터 발생되는 가시광으로 화상 또는 영상을 표시하게 된다.
이하에서는 상기 여러 가지 반전 구동방법 중, 라인 반전(line inversion) 구동방법에 의해 구동하는 평판 표시 소자 즉, 액정표시장치(LCD)와 AM-OLED에 대하여 설명하기로 한다.
이하, 첨부 도면을 참조하여 종래의 평판 표시 소자 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 3은 종래 기술에 따른 평판 표시 소자의 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도이다.
도 5a 내지 도 5h는 종래 기술에 따른 평판 표시 소자의 공정 단면도이다.
종래 기술에 따른 평판 표시 소자는, 액티브 매트릭스 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)에 대한 것으로, 도 3과 도 4에 도시한 바와 같이, 절연기판(30)상에 버퍼층(31)이 형성되어 있고, 상기 버퍼층(31)상에 패터닝된 활성층(32)이 있고, 활성층(32)을 포함한 절연기판(30)상에 게이트절연막(34)이 형성되어 있고, 게이트절연막(34)의 일영역에 일방향으로 게이트라인(35)이 배열되어 있고, 게이트라인(35)의 일측에 게이트 전극(35a)이 돌출되어 있고, 상기 활성층(32)을 가로지르도록 상기 게이트라인(35)과 평행한 방향으로 스토리지 전극(35b)이 배열되어 있고, 상기 게이트전극(35a) 양측의 활성층(32) 내에 P형의 불순물이온이 주입된 소오스영역(32a)과 드레인영역(32b)이 있고, 소오스 영역(32a)과 드레인영역(32b)에 각각 제 1, 제 2 콘택홀(37a,37b)을 갖도록 절연기판(30) 상부에 층간절연막(36)이 형성되어 있고, 상기 제 1 콘택홀(37a)을 통해서 상기 소오스영역(32a)에 콘택된 소오스전극(38a)과, 상기 소오스전극(38a)에서 연장되어 게이트라인(35)과 직교하여 화소영역을 정의하도록 데이터라인(38)이 배열되어 있고, 제 2 콘택홀(37b)을 통해서 드레인영역(32b)에 콘택되도록 일정 모양으로 패턴된 드레인 전극(38b)이 있고, 상기 드레인전극(38b)의 일영역에 제 3 콘택홀(40a)을 갖도록 절연기판(30) 전면에 보호막(39)이 형성되어 있고, 상기 제 3 콘택홀(40a)을 통해서 드레인전극(38b)에 콘택되도록 화소영역의 일영역에 화소전극(41)이 형성되어 있고, 상기 화소전극(41)의 평탄한 부분에 유기전계발광소자를 형성하기 위한 뱅크영역(44)이 형성되도록 상기 화소전극(41a)을 포함한 절연기판(30)의 전면에 감광성 유기막(42)이 형성되어 있다.
상기 층간절연막(36)은 실리콘질화막(SiNx)으로 형성되어 있고, 대략 7000Å의 두께를 갖는다.
그리고 상기 스토리지 전극(35b)의 하부의 활성층(32)에는 활성층(32)의 저항을 줄이기 위해서 p형의 불순물이 도핑되어 있다.
이에 의해서 스토리지 커패시터는 활성층에 도핑된 영역/게이트절연막(34)/스토리지 전극(35b) 사이에 형성된다.("A"영역)
또한, 액정패널 내부의 게이트라인(35) 및/또는 데이터라인(38)으로 신호를 인가시키기 위한 패드영역은 도 4에 도시한 바와 같이, 절연기판(30)상에 버퍼절연막(31)과 게이트절연막(34)과 층간절연막(36)이 적층 형성되어 있고, 상기 층간절 연막(36)의 일영역에 제 1 도전층(37c) 패터닝되어 있고, 상기 제 1 도전층(37c)의 일영역에 패드 콘택홀(40b)이 형성되어 있는 보호막(39)이 있고, 상기 패드 콘택홀(40b) 및 이에 인접한 보호막(39)상에 패드전극(41a)이 형성되어 있고, 상기 패드전극(41a)이 오픈되도록 감광성 유기막(42)이 형성되어 있다.
상술한 패드영역은 패드전극(41a)과 제 1 도전층(37c)을 통해서 액정패널의 내부로 연결되도록 구성된 것이다.
상기에서 제 1 도전층(37c)은 소오스/드레인전극(38a, 38b)과 동일층에 동일 물질로 형성된 것이고, 패드전극(41a)은 화소전극(41)과 동일층에 동일 물질로 형성된 것이다.
상기 패드영역은 액정패널의 게이트라인 또는 데이터라인에 신호를 인가하는 게이트 패드나 데이터 패드의 어느 것으로도 사용 가능하다.
다음에, 상기 구성을 갖는 종래 기술에 따른 평판 표시 소자의 제조방법은, 도 5a에 도시한 바와 같이, 활성영역이 정의된 절연기판(30)상에 버퍼층(31)을 형성한다.
그리고 버퍼층(31)상에 다결정실리콘층을 화학기상 증착방법으로 증착하고, 이후에 활성영역 형성을 위한 제 1 마스크를 이용해서 상기 다결정실리콘층을 패턴식각하여 활성층(32)을 형성한다.
이때 활성층(32)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성한다. 이때 패드영역에는 활성층을 형성하지 않는다.
그리고 도 5b에 도시한 바와 같이, 활성층(32)을 포함한 버퍼층(31)상에 감 광막(33)을 도포한 후, 제 2 마스크를 이용해서 노광 및 현상공정으로 활성층(32)의 일영역이 드러나도록 감광막(33)을 선택적으로 패터닝한다.
이후에 패터닝된 활성층(32)에 불순물 이온을 주입하여 도핑시킨다. 이때 불순물이 도핑되는 영역은 차후에 스토리지 전극이 형성될 영역 하부에 대응되는 활성층 부분이고, 제 2 마스크는 스토리지 커패시터 형성을 위한 도핑 마스크이다.
상기 이온 주입 공정 후 감광막(33)을 제거한다.
다음에 도 5c에 도시한 바와 같이, 활성층(32)을 포함한 절연기판(30)상에 게이트절연막(34)을 증착하고, 상기 게이트절연막(34) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에, 게이트 형성을 위한 제 3 마스크를 이용해서, 상기 게이트 형성 물질을 식각하여 일방향을 갖는 게이트라인(35) 및 게이트라인(35)의 일측에서 돌출된 게이트전극(35a)과, 상기 게이트라인(35)에 평행한 방향으로 스토리지 전극(35b)을 형성한다.
상기에 의해서 스토리지 커패시터는 도핑된 활성층(32)/게이트절연막(34)/스토리지 전극(35b) 사이에 형성된다.
그리고 상기 게이트전극(35a)은 일측 부분에서 돌출되어 활성층(32)의 소정 부분을 가로지르도록 형성된다.
이때 패드영역에는 게이트절연막(34)만 증착된다.
다음에 상기 게이트전극(35a)과 스토리지 전극(35b)을 이온블로킹 마스크로 하여 P형의 불순물 이온을 주입하여 게이트전극(35a) 양측의 활성층(32)내에 소오 스영역(32a)과 드레인영역(32b)을 형성한다.
이후에 도 5d에 도시한 바와 같이 게이트라인(35)을 포함한 게이트절연막(34)상에 층간절연막(36)을 증착한다. 이때 층간절연막(36)은 실리콘 질화막을 대략 7000Å의 두께로 형성한다.
다음에 제 4 마스크를 이용해서 소오스/드레인영역(32a,32b)에 각각 제 1 제 2 콘택홀(37a, 37b)을 형성한다.
이때 패드영역에는 층간절연막(36)만 형성한다.
이어서, 도 5e에 도시한 바와 같이, 제 1, 제 2 콘택홀(37a, 37b)을 포함한 전면에 금속층을 증착한 후, 제 5 마스크를 이용하여 제 1, 제 2 콘택홀(37a, 37b) 및 이에 인접한 층간절연막(36)상에 소오스전극(38a)과 드레인전극(38b)을 각각 형성하고, 상기 소오스전극(38a)과 일체로 형성되며 상기 게이트라인(35)과 교차하여 화소영역을 정의하도록 데이터라인(38)(도 3참조)을 형성한다.
이때 패드영역에는 일영역에 제 1 도전층(37c)이 형성된다.
이후에 도 5f에 도시한 바와 같이, 소오스/드레인전극(38a,38b)을 포함한 전면에 보호막(39)을 증착한 후, 제 6 마스크를 이용해서 드레인전극(38b)이 드러나도록 보호막(39)을 식각해서 제 3 콘택홀(40a)을 형성한다.
이때 패드영역에는 제 1 도전층(37c)의 일영역에 패드 콘택홀(40b)이 형성된다.
다음에 도 5g에 도시한 바와 같이, 제 3 콘택홀(40a)을 포함한 절연기판(30) 전면에 투명 도전물질을 증착한 후, 제 7 마스크를 이용하여 화소영역에 화소전극 (41)을 형성한다.
이때 패드영역에는 패드 콘택홀(40b) 및 이에 인접한 보호막(39)상에 패드 전극(41a)을 형성한다.
다음에 도 5h에 도시한 바와 같이, 화소전극(41)과 패드전극(41a)을 포함한 절연기판(30) 상부에 감광성 유기막(42)을 도포한다.
이어서, 제 8 마스크를 이용해서, 셀영역에는 상기 감광성 유기막(42)을 패터닝하여 화소전극(41)의 평탄한 일영역이 오픈되도록 뱅크영역(44)을 형성하고, 패드영역에는 패드전극(41a)이 드러나도록 감광성 유기막(42)을 패터닝하여 패드 오픈영역(43)을 형성한다.
상기 뱅크영역(44)은 차후에 유기전계 발광소자를 형성하기 위한 영역이다.
이때 뱅크영역을 형성하기 위해 건식각되는 물질로는 반드시 폴리이미드(polyimide)나 포토 아크릴과 같은 감광성 유기막(42)을 사용하는데, 만일 감광성 유기막 대신에 무기막을 사용하여 건식각한다면 화소전극이 데미지를 입어서 울퉁불퉁하게 되는 문제가 있고, 이로 인해서 AM-OLED의 발광 수명이 저하될 우려가 있다.
또한, 도면에는 도시되지 않았지만, 셀영역에 뱅크영역(44)을 형성할 때, 패드영역의 감광성 유기막(42)은 패드전극(41a)의 일영역만 오픈되도록 형성할 수도 있고, 전체를 다 제거할 수도 있다.
상술한 종래의 평판 표시 소자 및 그의 제조방법은 다음과 같은 문제가 있다.
라인 인버젼용 AMOLED를 제조할 때, 스토리지 커패시터를 도핑된 활성층/게이트절연막/스토리지 전극 사이에 형성하기 위해서는 스토리지 도핑 마스크를 이용해서 활성층을 별도로 도핑하는 공정이 추가되어야 하는 번거로움이 있다. 이에 의해서 마스크 수가 증가하게 된다.
즉, 스토리지 커패시터를 형성하기 위한 도핑 마스크가 별도로 필요하므로 마스크 수를 줄여서 생산성을 높이는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 마스크 수를 줄여서 생산성을 높이며, 전식 현상에도 안정적인 평판 표시 소자 및 그의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 소자는 기판에 셀영역과 패드영역이 정의된 평판 표시 소자에 있어서, 상기 셀영역의 일영역에 형성된 활성층과; 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비하여 형성된 게이트라인과, 상기 게이트라인과 평행하게 상기 활성층을 가로질러 형성된 스토리지 전극과; 상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 형성된 소오스영역 및 드레인영역과; 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖고 상기 기판 상부에 형성된 층간절연막과; 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과; 상기 화소영역에 형성된 화소전극과; 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 상기 화소전극과 직접 콘택된 드레인전극과; 상기 화소전극의 평탄한 일영역에 형성된 블로킹층과; 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역에 뱅크영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 포함함을 특징으로 한다.
상기 평판 표시 소자의 상기 패드영역은 상기 기판상에 적층 형성된 게이트절연막과 층간절연막과, 상기 층간절연막의 일영역에 패터닝된 패드전극과, 상기 패드전극의 일측 상부에 직접 콘택되어 상기 셀영역으로 연장된 제 1 도전층과, 상기 패드전극의 일영역에 제 1 패드 오픈 영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 포함함을 특징으로 한다.
상기 평판 표시 소자의 상기 패드영역은 기판상에 게이트절연막과, 상기 게이트절연막의 일영역에 패터닝된 제 1 도전층과, 상기 제 1 도전층의 일영역에 제 1, 제 2 패드 콘택홀을 갖고 형성된 층간절연막과, 상기 제 1 패드 콘택홀 및 이에 인접한 상기 층간절연막상에 형성된 패드전극과, 상기 제 2 패드 콘택홀 및 이에 인접한 상기 층간절연막상에 일방향으로 연장된 제 2 도전층과, 상기 패드전극이 드러나도록 상기 제 1 패드 콘택홀 영역에 제 1 패드 오픈 영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 더 포함함을 특징으로 한다.
상기 블로킹층은 상기 데이터라인 및 상기 소오스/드레인전극과 동일층에 형성됨을 특징으로 한다.
상기 제 1 보호막은 실리콘질화막(SiNx)과 같은 무기 절연물질로 구성되어 있고, 상기 제 2 보호막은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 구성되어 있음을 특징으로 한다.
상기 층간절연막은 대략 2000~3000Å 두께를 갖는 실리콘질화막(SiNx)으로 형성되어 있음을 특징으로 한다.
상기 평판 표시 소자에서 스토리지 커패시터는 상기 스토리지 전극/상기 층간절연막/상기 화소전극 및 상기 스토리지 전극/ 상기 층간절연막/ 상기 드레인전극 사이에 형성됨을 특징으로 한다.
상기 패드영역에서 상기 제 2 도전층없이, 상기 제 1 도전층이 상기 셀영역 내부로 연장 형성되는 것을 더 포함함을 특징으로 한다.
상기 제 1 패드 오픈 영역은 상기 패드전극의 양측면을 감싸도록 형성되는 것을 더 포함함을 특징으로 한다.
상기 화소전극 상부의 상기 뱅크 영역에 유기 발광 소자가 형성되는 것을 더 포함함을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명의 실시예에 따른 평판 표시 소자의 제조방법은 기판에 셀영역과 패드영역이 정의된 평판 표시 소자의 제조방법에 있어서, 제 1 마스크를 이용하여 상기 셀영역의 일영역에 활성층을 형성하는 제 1 단계; 제 2 마스크를 이용하여 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 평행한 방향으로 상기 활성층을 가로지르도록 스토리지 전극을 형성하는 제 2 단계; 상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 소오스영역 및 드레인영역을 형성하는 제 3 단계; 게이트 라인 및 스토리지 전극을 포함하는 기판 상에 층간 절연막을 증착하고, 제 3 마스크를 이용하여 화소영역에 화소전극을 형성하고, 상기 패드영역에 패드전극을 형성하는 제 4 단계; 제 4 마스크를 이용하여 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖도록 상기 층간절연막을 형성하는 제 5 단계; 제 5 마스크를 이용하여 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 일측에서 상기 화소전극과 직접 콘택되도록 드레인전극과, 상기 화소전극의 일영역 상에 블로킹층을 형성하고, 상기 패드영역의 상기 패드전극상에 제 1 도전층을 형성하는 제 6 단계; 상기 데이터라인과 블로킹층을 포함한 전면에 제 1, 제 2 보호막을 형성하는 제 7 단계; 제 6 마스크를 이용해서 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역이 드러나도록 뱅크 영역을 형성하는 제 8 단계를 포함함을 특징으로 하는 평판 표시 소자의 제조방법.
상기와 같은 구성을 갖는 본 발명의 다른 실시예에 따른 평판 표시 소자의 제조방법은 기판에 셀영역과 패드영역이 정의된 평판 표시 소자의 제조방법에 있어서, 제 1 마스크를 이용하여 상기 셀영역의 일영역에 활성층을 형성하는 제 1 단계; 제 2 마스크를 이용하여 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 평행한 방향으로 상기 활성층을 가로지르도록 스토리지 전극을 형성하고, 상기 패드영역에 제 1 도전층을 형성하는 제 2 단계; 상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 소오스영역 및 드레인영역을 형성하는 제 3 단계; 제 3 마스크를 이용하여 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖도록 층간절연막을 형성하고, 상기 패드영역의 상기 제 1 도전층상에 제 1, 제 2 패드 콘택홀을 형성하는 제 4 단계; 제 4 마스크를 이용하여 화소영역에 화소전극을 형성하고, 상기 제 1 패드 콘택홀에 패드전극을 형성하는 제 5 단계; 제 5 마스크를 이용하여 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 일측에서 상기 화소전극과 직접 콘택되도록 드레인전극과, 상기 화소전극의 일영역 상에 블로킹층을 형성하고, 상기 제 2 패드 콘택홀에 제 2 도전층을 형성하는 제 6 단계; 상기 데이터라인과 블로킹층을 포함한 전면에 제 1, 제 2 보호막을 형성하는 제 7 단계; 제 6 마스크를 이용해서 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역이 드러나도록 뱅크영역을 형성하고, 상기 패드전극의 일영역이 드러나도록 제 1 패드 오픈 영역을 형성하는 제 8 단계를 포함함을 특징으로 한다.
상기 화소전극 상부의 상기 뱅크 영역에 유기 발광 소자를 형성하는 단계를 더 포함함을 특징으로 한다.
상기 제 1 보호막은 실리콘질화막(SiNx)과 같은 무기 절연물질로 형성하고, 상기 제 2 보호막은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 형성함을 특징으로 한다.
상기 뱅크 영역의 형성은 상기 제 6 마스크를 이용해서 상기 제 2 보호막을 현상(Develope)하는 단계, 상기 제 1 보호막을 건식각하는 단계; 상기 화소전극의 일영역이 드러나도록 상기 블로킹층을 습식각하는 단계를 포함함을 특징으로 한다.
상술한 바와 같이 종래에는 AM-OLED를 8개의 마스크를 사용하여 제조하였다. 본 발명은 상기와 같이 8개의 마스크를 사용하지 않고, 6개의 마스크만을 이용한 평판 표시 소자 및 그 제조방법을 제공하며 전식 문제가 발생되지 않도록 하기 위한 것이다.
이하, 6마스크를 사용한 본 발명에 일부 적용하기 위한 평판 표시 소자 및 그의 제조방법에 대하여 설명하기로 한다.
도 6은 본 발명에 적용하기 위한 평판 표시 소자의 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다.
도 8a 내지 도 8f는 본 발명을 적용하기 위한 평판 표시 소자의 공정 단면도이다.
먼저, 평판 표시 소자는 도 6, 도 7에 도시한 바와 같이, 라인 반전 구동을 적용하기 위한 액티브 매트릭스형 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)에 대한 것으로, 절연기판(60)상에 버퍼층(61)이 형성되어 있고, 상기 버퍼층(61)상에 패터닝된 활성층(62)이 있고, 활성층(62)을 포함한 절연기판(60)상에 게이트절연막(63)이 형성되어 있고, 게이트절연막(63)의 일영역에 일방향으로 게이트라인(64)이 배열되어 있고, 게이트라인(64)의 일측에 게이트 전극(64a)이 돌출되어 있고, 상기 활성층(62)을 가로지르도록 상기 게이트라인(64)과 평행한 방향으로 스토리지 전극(64b)이 배열되어 있고, 상기 게이트전극 (64a) 양측의 활성층(62) 내에 P형의 불순물이온이 주입된 소오스영역(62a)과 드레인영역(62b)이 있고, 소오스영역(62a)과 드레인영역(62b)에 각각 제 1, 제 2 콘택홀(66a,66b)을 갖도록 절연기판(60) 상부에 층간절연막(65)이 형성되어 있고, 상기 제 1, 제 2 콘택홀(66a, 66b)을 제외한 화소영역의 일영역에 화소전극(67a)이 형성되어 있고, 상기 제 1 콘택홀(66a)을 통해서 상기 소오스영역(62a)에 콘택된 소오스전극(68a)과, 상기 소오스전극(68a)에서 연장되어 게이트라인(64)과 직교하여 화소영역을 정의하도록 데이터라인(68)이 배열되어 있고, 제 2 콘택홀(66b)을 통해서 드레인영역(62b)에 콘택되며 일측이 상기 화소전극(67a)과 직접 콘택되도록 일정 모양으로 패턴된 드레인 전극(68b)이 있고, 상기 화소전극(67a)의 일영역이 평탄하게 드러나는 뱅크(bank) 영역(70)을 갖도록 상기 소오스/드레인전극(68a,68b) 및 화소전극(67a)을 포함한 절연기판(60)의 전면에 보호막(69)이 형성되어 있다. 상기 뱅크 영역(70)은 차후에 유기 EL 소자를 형성하기 위한 영역이다.
또한, 액정패널 내부의 게이트라인(64) 및 데이터라인(68)으로 신호를 인가시키기 위한 패드영역은, 도 7에 도시한 바와 같이, 절연기판(60)상에 버퍼절연막(61)과 게이트절연막(63)과 층간절연막(65)이 적층 형성되고, 상기 층간절연막(65)의 일영역에 패드전극(67b)이 패터닝되어 있고, 상기 패드전극(67b)의 일측에 직접 콘택되도록 제 1 도전층(68c)이 일방향으로 연장 형성되어 있으며, 상기 패드전극(67b)의 일영역에 제 1 패드 콘택홀(66c)이 형성되도록 전면에 보호막(69)이 형성되어 있다.
상술한 패드영역은 패드전극(67b)이 제 1 도전층(68c)과 직접 콘택되어 액정 패널의 내부로 연결되도록 구성된 것이다. 즉, 제 1 도전층(68c)을 통하여 액정패널 내부로 신호를 인가하는 방법이다.
상기에서 패드전극(67b)은 화소전극(67a)과 동일층에 동일 물질로 형성된 것이고, 상기 제 1 도전층(68c)은 소오스/드레인전극(68a, 68b)과 동일층에 동일 물질로 형성된 것이다.
상기 층간절연막(65)은 실리콘질화막(SiNx)으로 형성되어 있으며, 대략 2000~3000Å의 두께를 갖는다.
이에 의해서 스토리지 커패시터는 스토리지 전극(64b)/층간절연막(65)/화소전극(67a) 또는 스토리지 전극(64b)/층간절연막(65)/드레인전극(68b) 사이에 형성된다. 상기와 같이 스토리지 커패시터가 형성되어 있음으로 상기 스토리지 전극(64b) 하부의 활성층(62)은 도핑이 되어 있지 않다.
그리고 상기 보호막(69)은 실리콘질화막(SiNx)과 같은 무기 절연물질이나, 아크릴(acryl)계 유기화합물, BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 형성할 수 있다.
상기 구성을 갖는 평판 표시 소자의 제조방법은, 도 8a에 도시한 바와 같이, 활성영역이 정의된 절연기판(60)상에 버퍼층(61)을 형성한다.
그리고 버퍼층(61)상에 다결정실리콘층을 화학기상 증착방법으로 증착하고, 이후에 활성영역 형성을 위한 제 1 마스크를 이용해서 상기 다결정실리콘층을 패턴식각하여 활성층(62)을 형성한다.
이때 활성층(62)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로 써 결정화하여 형성할 수도 있다.
상기에서 버퍼층(61)은 절연기판(60)의 불순물이 활성영역으로 확산되는 것을 막아주는 역할을 하는 것으로, 궁극적으로는 레이저 결정화시에 열을 차단하는 역할을 한다.
이때 패드영역에는 활성층을 형성하지 않는다.
그리고 도 8b에 도시한 바와 같이, 활성층(62)을 포함한 버퍼층(61)상에 게이트절연막(63)을 증착하고, 상기 게이트절연막(63) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에, 게이트 형성을 위한 제 2 마스크를 이용해서, 상기 게이트 형성 물질을 식각하여 일방향을 갖는 게이트라인(64) 및 게이트라인(64)의 일측에서 돌출된 게이트전극(64a)과, 상기 게이트라인(64)에 평행한 방향으로 스토리지 전극(64b)을 형성한다.
이때 게이트전극(64a)은 일측 부분에서 돌출되어 활성층(62)의 소정 부분을 가로지르도록 형성된다.
이때 패드영역에는 게이트절연막(63)이 형성된다.
다음에 상기 게이트전극(64a)과 스토리지 전극(64b)을 이온블로킹 마스크로 하여 P형의 불순물 이온을 주입하여 게이트전극(64a) 양측의 활성층(62)내에 소오스영역(62a)과 드레인영역(62b)을 형성한다.
이후에 도 8c에 도시한 바와 같이 게이트라인(64)을 포함한 게이트절연막(63)상에 층간절연막(65)을 증착한다.
다음에 절연기판(60) 전면에 투명 도전물질을 증착한 후, 제 3 마스크를 이용해서 화소영역에 화소전극(67a)을 형성한다.
이때 패드영역에는 층간절연막(65)의 일영역에 패드전극(67b)이 형성된다.
상기에서 투명 도전물질은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO)을 사용한다. 상기 패드전극(67b)은 화소전극(67a)과 동일층에 동일 물질로 형성된다.
이어서, 도 8d에 도시한 바와 같이, 제 4 마스크를 이용하여 소오스/드레인영역(62a,62b)에 각각 제 1 제 2 콘택홀(66a, 66b)을 형성한다.
다음에 도 8e에 도시한 바와 같이, 제 1, 제 2 콘택홀(66a, 66b)을 포함한 전면에 금속층을 증착한 후, 제 5 마스크를 이용하여 제 1, 제 2 콘택홀(66a, 66b) 및 이에 인접한 층간절연막(65)상에 소오스전극(68a)과 드레인전극(68b)을 각각 형성하고, 상기 소오스전극(68a)과 일체로 형성되며 상기 게이트라인(64)과 교차하여 화소영역을 정의하도록 데이터라인(68)(도 6참조)을 형성한다.
이때 드레인전극(68b)은 일측 하부에서 화소전극(67a)과 직접 콘택된다.
상기에 의해서 "C"영역에서와 같이, 스토리지 커패시터는 스토리지 전극(64b)/층간절연막(65)/화소전극(67a) 또는 스토리지 전극(64b)/층간절연막(65)/드레인전극(68b) 사이에 형성된다.
이때, 패드영역의 패드전극(67b)의 일측 상부에는 제 1 도전층(68c)이 직접 콘택되도록 연장 형성된다.
이어서, 도 8f에 도시한 바와 같이, 상기 소오스/드레인전극(68a, 68b)을 포함한 기판(60) 전면에 보호막(69)을 증착한다.
이후에 제 6 마스크를 이용해서 화소전극(67a)의 평탄한 부분이 드러나도록 보호막(69)을 식각하여 뱅크 영역(70)을 형성한다.
이때 패드영역도 제 6 마스크를 이용해서 패드전극(67b)의 일영역이 드러나도록 보호막(69)을 식각하여 패드 오픈 영역을 형성한다.
상기 보호막(69)은 실리콘질화막(SiNx)과 같은 무기 절연물질이나, 아크릴(acryl)계 유기화합물, BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 형성한다.
또한, 도면에는 도시되어 있지 않지만, 상기와 같이 뱅크영역(70)을 형성한 후에, 상기 화소전극(67a) 상부에 차례대로 정공주입층, 발광층, 전자주입층, 캐소드전극을 적층 구성시켜서 액티브 매트릭스형 유기 발광 소자(AM-OLED)를 형성한다.
상기에서 보호막(69)을 무기 절연물질로 형성할 경우에는, 뱅크 영역(70)을 오픈시키기 위해서 건식각(Dry etch) 공정을 수행한다. 이와 같이 건식각 공정을 수행할 경우에는 화소전극(67a)의 표면이 플라즈마 데미지를 받게 되어 표면이 울퉁불퉁하게 될 수 있다. 이와 같이 뱅크영역(70)의 화소전극(67a)의 표면이 울퉁불퉁하게 되면, 차후에 제작되는 AMOLED의 휘도 수명이 떨어지는 문제가 발생된다.
그리고, 상기 보호막(69)을 유기 절연물질로 형성할 경우에는, 뱅크 영역(70)을 오픈시키기 위해서 현상 공정만을 진행하면 됨으로 화소전극(67a)의 표면에 데미지가 없다. 그러나 감광성 유기막은 액정패널 전체에서 볼때, 씨일 외곽영역이나 패드영역("B"영역)에서 상기 감광막은 수분에 매우 취약한 구조를 가지므로 수분 유입이 용이하여 전식 불량의 가능성이 매우 높다. 이와 같이 전식은 신호라인의 단선등을 유발시켜서 제품 전체의 장기 신뢰성을 저하시키게 된다.
이하, 6개의 마스크를 사용하며, 상기 전식 문제를 해결할 수 있는 본 발명의 바람직한 실시예에 따른 평판 표시 소자 및 그의 제조방법에 대하여 설명하기로 한다.
제 1 실시예
먼저, 본 발명의 제 1 실시예에 따른 평판 표시 소자의 구성에 대하여 설명하기로 한다.
도 9는 본 발명의 제 1 실시예에 따른 평판 표시 소자의 평면도이고, 도 10은 도 9의 Ⅲ-Ⅲ' 선상을 자른 구조 단면도이다. 도 14 내지 도 16은 본 발명에 따른 패드영역의 다른 구조 예시도이다.
본 발명의 제 1 실시예에 따른 평판 표시 소자는, 도 9와 도 10에 도시한 바와 같이, 라인 반전 구동을 적용하기 위한 액티브 매트릭스형 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)에 대한 것으로, 절연기판(100)상에 버퍼층(101)이 형성되어 있고, 상기 버퍼층(101)상에 패터닝된 활성층(102)이 있고, 활성층(102)을 포함한 절연기판(100)상에 게이트절연막(103)이 형성되어 있고, 게이트절연막(103)의 일영역에 일방향으로 게이트라인(104)이 배열되어 있고, 게이트라인(104)의 일측에 게이트 전극(104a)이 돌출되어 있고, 상기 활성층 (102)을 가로지르도록 상기 게이트라인(104)과 평행한 방향으로 스토리지 전극(104b)이 배열되어 있고, 상기 게이트전극(104a) 양측의 활성층(102) 내에 P형의 불순물이온이 주입된 소오스영역(102a)과 드레인영역(102b)이 있고, 소오스영역(102a)과 드레인영역(102b)에 각각 제 1, 제 2 콘택홀(106a,106b)을 갖도록 절연기판(100) 상부에 층간절연막(105)이 형성되어 있고, 상기 제 1, 제 2 콘택홀(106a, 106b)을 제외한 화소영역의 일영역에 화소전극(107a)이 형성되어 있고, 상기 제 1 콘택홀(106a)을 통해서 상기 소오스영역(102a)에 콘택된 소오스전극(108a)과, 상기 소오스전극(108a)에서 연장되어 게이트라인(104)과 직교하여 화소영역을 정의하도록 데이터라인(108)이 배열되어 있고, 제 2 콘택홀(106b)을 통해서 드레인영역(102b)에 콘택되며 일측이 상기 화소전극(107a)과 직접 콘택되도록 일정 모양으로 패턴된 드레인 전극(108b)이 있고, 상기 화소전극(107a)의 일영역상에 블로킹층(108c)이 형성되어 있고, 상기 블로킹층(108c) 하부의 화소전극(107a)의 일영역이 평탄하게 드러나는 뱅크(bank) 영역(111a)을 갖도록 상기 절연기판(100)의 전면에 제 1, 제 2 보호막(109, 110)이 형성되어 있다. 상기 뱅크 영역(111a)은 차후에 유기 EL 소자를 형성하기 위한 영역이다. 상기 블로킹층(108c)은 소오스/드레인전극(108a/108b)과 동일층에 동일 물질로 형성되어 있다.
상기에서 뱅크 영역(111a)은 차후에 유기 EL소자를 형성할 때 평탄한 애노드 전극이 확보될 수 있도록 해야 함으로 화소전극(107a)의 평탄한 부분에 형성되어야 한다.
상기 유기 EL 소자는 도 2에 도시되어 있는 바와 같이, 투명전극패턴으로 애 노드 전극(2)이 형성되어 있고, 그 위에 정공 주입층(3)과 발광층(4)과 전자주입층(5)이 적층되어 있고, 전자주입층(5) 상부에 금속전극으로 구성된 캐소드 전극(6)이 형성되어 구성된다.
이와 같은 유기 발광 소자는 상기 애노드전극(2)과 캐소드전극(6)에 구동 전압이 인가되면 정공주입층(3)내의 정공과 전자주입층(5)내의 전자는 각각 발광층(4)쪽으로 진행하여 발광층(4)을 여기시켜 발광층(4)으로 하여금 가시광을 발산하게 한다. 이렇게 발광층(4)으로부터 발생되는 가시광으로 화상 또는 영상을 표시하게 된다.
이때 애노드 전극(2)은 도 9, 도 10의 화소전극(107a)으로 구성되는 것으로, 도면에는 도시되어 있지 않지만, 상기 화소전극(107a) 상부에 차례대로 정공주입층, 발광층, 전자주입층, 캐소드전극이 구성되어 있으면 액티브 매트릭스형 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)가 구성되는 것이다.
상기에서 뱅크 영역(111a)이 화소전극(107a)의 평탄한 부분에 형성되어야 하는 이유는, 애노드전극의 경사진 부분에 뱅크 영역을 형성하면 차후에 정공주입층, 발광층, 전자주입층, 캐소드전극이 적층되어 있을 때 경사진 모서리 부분에서 전계가 집중되어 이 곳이 쉽게 열화되고, 이에 따라서 수명이 단축되는 문제가 발생하기 때문이다.
또한, 액정패널 내부의 게이트라인(104) 및 데이터라인(108)으로 신호를 인가시키기 위한 패드영역은, 도 10에 도시한 바와 같이, 절연기판(100)상에 버퍼층 (101)과 게이트절연막(103)과 층간절연막(105)이 적층 형성되고, 상기 층간절연막(105)의 일영역에 패드전극(107b)이 패터닝되어 있고, 상기 패드전극(107b)의 일측 상부에 직접 콘택되도록 제 1 도전층(108d)이 일방향으로 연장 형성되어 있으며, 상기 패드전극(107b)의 일영역에 제 1 패드 오픈 영역(111b)이 형성되도록 전면에 제 1, 제 2 보호막(109, 110)이 형성되어 있다.
상술한 패드영역은 패드전극(107b)이 제 1 도전층(108d)과 직접 콘택되어 액정패널의 내부로 연결되도록 구성된 것이다. 즉, 제 1 도전층(108d)을 통하여 액정패널 내부로 신호를 인가하는 방법이다.
상기에서 패드전극(107b)은 화소전극(107a)과 동일층에 동일 물질로 형성된 것이고, 상기 제 1 도전층(108d)은 소오스/드레인전극(108a, 108b)과 동일층에 동일 물질로 형성된 것이다.
상기 셀영역과 패드영역의 층간절연막(105)은 실리콘질화막(SiNx)으로 형성되어 있으며, 대략 2000~3000Å의 두께를 갖는다.
이에 의해서 스토리지 커패시터는 스토리지 전극(104b)/층간절연막(105)/화소전극(107a) 또는 스토리지 전극(104b)/층간절연막(105)/드레인전극(108b) 사이에 형성된다. 상기와 같이 스토리지 커패시터가 형성되어 있음으로 상기 스토리지 전극(104b) 하부의 활성층(102)은 도핑이 되어 있지 않아도 된다.
그리고 상기 제 1 보호막(109)은 실리콘질화막(SiNx)과 같은 무기 절연물질로 구성되어 있고, 제 2 보호막(110)은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 구성 되어 있다.
상기와 같이 소오스/드레인전극(108a/108b) 상부 및 패드전극(107b)과 연결된 제 1 도전층(108d) 상부에 무기 절연물질로 구성된 제 1 보호막(109)과 유기 절연물질 로 구성된 제 2 보호막(110)이 적층 형성되어 있고, 뱅크 영역(111a)이 형성되는 화소전극(107a) 상부에 블로킹층(108c)이 더 증착되어 있음으로, 뱅크 영역 형성시 화소전극(107a)의 표면이 울퉁불퉁해지는 현상을 방지할 수 있고, 또한 전식 현상에도 안정적인 구조를 갖는다.
다음에, 상기 구성을 갖는 본 발명의 제 1 실시예에 따른 평판 표시 소자의 제조방법에 대하여 설명하기로 한다.
도 11a 내지 도 11i는 본 발명의 제 1 실시예에 따른 평판 표시 소자의 공정 단면도이다.
본 발명의 제 1 실시예에 따른 평판 표시 소자의 제조방법은, 도 11a에 도시한 바와 같이, 활성영역이 정의된 절연기판(100)상에 버퍼층(101)을 형성한다.
그리고 버퍼층(101)상에 다결정실리콘층을 화학기상 증착방법으로 증착하고, 이후에 활성영역 형성을 위한 제 1 마스크를 이용해서 상기 다결정실리콘층을 패턴식각하여 활성층(102)을 형성한다.
이때 활성층(102)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성할 수도 있다.
상기에서 버퍼층(101)은 절연기판(100)의 불순물이 활성영역으로 확산되는 것을 막아주는 역할을 하는 것으로, 궁극적으로는 레이저 결정화시에 열을 차단하 는 역할을 한다.
이때 패드영역에는 활성층을 형성하지 않는다.
그리고 도 11b에 도시한 바와 같이, 활성층(102)을 포함한 버퍼층(101)상에 게이트절연막(103)을 증착하고, 상기 게이트절연막(103) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에, 게이트 형성을 위한 제 2 마스크를 이용해서, 상기 게이트 형성 물질을 식각하여 일방향을 갖는 게이트라인(104) 및 게이트라인(104)의 일측에서 돌출된 게이트전극(104a)과, 상기 게이트라인(104)에 평행한 방향으로 스토리지 전극(104b)을 형성한다.
이때 게이트전극(104a)은 일측 부분에서 돌출되어 활성층(102)의 소정 부분을 가로지르도록 형성된다.
이때 패드영역에는 게이트절연막(103)이 형성된다.
다음에 상기 게이트전극(104a)과 스토리지 전극(104b)을 이온블로킹 마스크로 하여 P형의 불순물 이온을 주입하여 게이트전극(104a) 양측의 활성층(102)내에 소오스영역(102a)과 드레인영역(102b)을 형성한다.
이후에 도 11c에 도시한 바와 같이 게이트라인(104)을 포함한 게이트절연막(103)상에 층간절연막(105)을 증착한다. 이때 층간절연막(105)은 실리콘질화막(SiNx)으로 형성하며, 대략 2000~3000Å의 두께를 갖는다.
다음에 절연기판(100) 전면에 투명 도전물질을 증착한 후, 제 3 마스크를 이용해서 화소영역에 화소전극(107a)을 형성한다.
이때 패드영역에는 층간절연막(105)의 일영역에 패드전극(107b)을 형성한다.
상기에서 투명 도전물질은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO)을 사용한다. 상기 패드전극(107b)은 화소전극(107a)과 동일층에 동일 물질로 형성된다.
이어서, 도 11d에 도시한 바와 같이, 제 4 마스크를 이용하여 소오스/드레인영역(102a,102b)에 각각 제 1 제 2 콘택홀(106a, 106b)을 형성한다.
다음에 도 11e에 도시한 바와 같이, 제 1, 제 2 콘택홀(106a, 106b)을 포함한 전면에 금속층을 증착한 후, 제 5 마스크를 이용하여 제 1, 제 2 콘택홀(106a, 106b) 및 이에 인접한 층간절연막(105)상에 소오스전극(108a)과 드레인전극(108b)을 각각 형성하고, 상기 소오스전극(108a)과 일체로 형성되며 상기 게이트라인(104)과 교차하여 화소영역을 정의하도록 데이터라인(108)(도 9참조)을 형성하며, 화소전극(107a)의 평탄한 일영역에 블로킹층(108c)을 형성한다.
이때 드레인전극(108b)은 일측 하부에서 화소전극(107a)과 직접 콘택된다.
상기에 의해서 스토리지 커패시터는 스토리지 전극(104b)/층간절연막(105)/화소전극(107a) 또는 스토리지 전극(104b)/층간절연막(105)/드레인전극(108b) 사이에 형성된다.
이때, 패드영역의 패드전극(107b)의 일측 상부에는 제 1 도전층(108d)이 직접 콘택되도록 연장 형성된다.
이어서, 도 11f에 도시한 바와 같이, 상기 소오스/드레인전극(108a, 108b)을 포함한 기판(100) 전면에 제 1, 제 2 보호막(109, 110)을 차례대로 증착한다.
상기 제 1 보호막(109)은 실리콘질화막(SiNx)과 같은 무기 절연물질로 형성하고, 제 2 보호막(110)은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 형성한다.
이후에 도 11g에 도시한 바와 같이, 제 6 마스크를 이용해서 뱅크 영역(111a)을 형성할 화소전극(107a) 상부의 제 2 보호막(110)을 현상(Develope)공정으로 제거한다.
이때 패드영역도 제 6 마스크를 이용해서 제 1 보호막(109)의 일영역이 드러나도록 패드전극(107b)의 제 2 보호막(110)을 현상 공정으로 제거한다.
이어서, 상기 제 6 마스크를 이용해서 도 11h에 도시한 바와 같이, 뱅크영역을 형성할 화소전극(107a) 상부의 제 1 보호막(109)을 건식각(Dry etch)한다.
이때 패드영역은 제 6 마스크를 이용해서 패드전극(107b)의 일영역이 드러나도록 제 1 보호막(109)을 건식각하여 제 1 패드 오픈 영역(111b)을 형성한다.
다음에 도 11i에 도시한 바와 같이, 제 6 마스크를 이용하여 화소전극(107a)의 일영역이 드러나도록 블로킹층(108c)을 습식각하여 뱅크영역(111a)을 형성한다. 이때 패드영역은 패드전극(107b)이 오픈된 상태이다.
또한, 도면에는 도시되어 있지 않지만, 상기와 같이 뱅크영역(111a)을 형성한 후에, 상기 화소전극(107a) 상부에 차례대로 정공주입층, 발광층, 전자주입층, 캐소드전극을 적층 구성시켜서 액티브 매트릭스형 유기 발광 소자(AM-OLED)를 형성한다.
상기와 같이 소오스/드레인전극(108a/108b) 상부 및 패드전극(107b)과 연결된 제 1 도전층(108d) 상부에 무기 절연물질로 구성된 제 1 보호막(109)과 유기 절연물질 로 구성된 제 2 보호막(110)이 적층 형성되어 있고, 뱅크 영역(111a)이 형성되는 화소전극(107a) 상부에 블로킹층(108c)이 더 증착되어 있음으로, 뱅크 영역 형성시 건식각 공정에 의해 화소전극(107a)의 표면이 울퉁불퉁해지는 현상을 방지할 수 있고, 또한 씨일 외곽 영역에서 유기 절연물질을 단독으로 사용할 경우 발생하는 전식 현상에도 안정적이게 된다.
상기 본 발명의 제 1 실시예에 따른 평판 표시 소자 및 그의 제조방법은 라인 반전 구동용 액티브 매트릭스 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)에 적용하기 위한 것인데, 이와 같은 구성 및 방법은 P형 LTPS(Low Temperature Poly Silicon)(PMOS) 액정표시소자(LCD) 및 그 제조방법에도 적용 가능하다. LCD에 적용할 경우 패드영역의 패드 오픈 영역을 형성할 때 화소전극에는 뱅크영역이 형성될 수도 형성되지 않을 수도 있다.
제 2 실시예
먼저, 본 발명의 제 2 실시예에 따른 평판 표시 소자의 구성에 대하여 설명하기로 한다.
도 9는 본 발명의 제 2 실시예에 따른 평판 표시 소자의 평면도이고, 도 12는 본 발명의 제 2 실시예에 따른 구조 단면도이다.
본 발명의 제 2 실시예에 따른 평판 표시 소자는 도 12에 도시한 바와 같이, 본 발명의 제 1 실시예의 패드영역에서 발생할 수 있는 구동 불량 문제를 해결하기 위한 것으로, 셀영역은 제 1 실시예의 도 9 및 도 10과 동일한 구조를 갖는다.
본 발명의 제 1 실시예에서 투명 도전물질로 구성된 패드전극(107b)의 상부에는 TCP, FPC 또는 COG와 같은 본딩 공정이 수행된 이후에도 패드전극(107b)이 단독으로 존재하고, 상기 투명 도전물질은 기본적으로 면저항 값이 금속 물질에 비해 크기 때문에 제 1 패드 오픈 영역(111b)과 제 1 도전층(108d) 사이의 거리만으로도 제품의 구동 불량 문제가 발생할 수 있다.
예를 들어 부연 설명하면, COG 본딩 공정을 수행할 경우, COG 칩은 최근 일체화(디지탈 아날로그 컨버터(DAC)와 DC/DC 컨버터와 레벨 쉬프터등)되고 있으며, 일체화 칩내에는 DC/DC 컨버터가 있고, DC/DC 컨버터의 동작은 특히 저항에 민감하며, 입력저항이 수십Ω이하인 특징을 갖는다. 이 저항값이 커지면 출력되는 내장회로 제어용 신호의 스윙(Swing)폭이 줄어들며(예, 10V ~ -8V 출력목표--> 8V ~ -6V와 같이 폭이 줄어듬) 이는 결국 내장회로 동작에 문제를 일으켜 화질 저하 혹은 구동 불량을 야기한다.
상기 부연 설명에서와 같이, 패드전극(107b)이 투명 도전 물질 단독으로 형성된 경우, 투명 도전 물질은 그 면저항이 매우 크므로 짧은 거리의 라우팅(routing)에도 수백Ω의 저항값을 가지게 되며, 저항값을 줄이기 위해서 배선폭을 넓게 하거나 두께를 두껍게 할 수 있는데, 이 또한 설계상 한계를 갖는다.
이에 본 발명의 제 2 실시예에서는 상기 패드 영역의 구성에 따라 발생할 수도 있는 구동 불량 문제를 해결하기 위한 방안을 제시한다.
셀영역의 구성은 본 발명의 제 1 실시예와 동일하므로 생략하고, 이하에서는 상기 제 1 실시예의 패드영역에서 발생할 수 있는 구동 불량 문제를 해결할 수 있는 패드영역의 구성에 대하여 설명하기로 한다.
도 12에 도시한 바와 같이, 절연기판(200)상에 버퍼절연막(201)과 게이트절연막(203)이 적층 형성되고, 상기 게이트절연막(203)의 일영역에 제 1 도전층(204c)이 패터닝되어 있고, 상기 제 1 도전층(204c)의 일영역에 제 1, 제 2 패드 콘택홀(206c, 206d)이 형성되어 있는 층간절연막(205)이 있고, 상기 제 1 패드 콘택홀(206c) 및 이에 인접한 층간절연막(205)상에 패드전극(207b)이 형성되어 있고, 상기 제 2 패드 콘택홀(206c) 및 이에 인접한 상기 층간절연막(205)상에 일방향으로 연장된 제 2 도전층(208d)이 있고, 상기 패드전극(207b)이 드러나도록 제 1 패드 콘택홀(206c) 영역에 제 1 패드 오픈 영역(211b)이 형성된 제 1, 제 2 보호막(209, 210)이 적층 형성되어 있다.
상술한 패드영역은 패드전극(207b)과 제 1 도전층(204c)과 제 2 도전층(208d) 통해서 액정패널의 내부로 연결되도록 구성된 것이다. 즉, 제 2 도전층(208d)을 통하여 액정패널 내부로 신호를 인가하는 방법이다.
상기 패드영역은 상기 구성외에도, 도 14에 도시한 바와 같이 제 2 도전층(208d)을 구성시키지 않고, 패드전극(207c)과 연결된 제 1 도전층(204d)을 직접 액정패널 내부로 연장 형성하여 게이트라인 및 데이터라인에 연결시킬 수도 있다.
또한, 상기 제 1 패드 오픈 영역(211b)은 도 12와 도 14에 도시한 바와 같이, 패드전극(207b, 207c)의 양측면이 드러나도록 형성될 수도 있고, 도 15와도 16에 도시한 바와 같이, 제 1 보호막(209)이 패드전극(207b, 207c)의 양측면을 감싸 도록 형성될 수도 있다.
상기에서 제 1 도전층(204c)은 게이트전극(204a)과 동일층에 동일 물질로 형성된 것이고, 패드전극(207b,207c)은 화소전극(207a)과 동일층에 동일 물질로 형성된 것이고, 상기 제 2 도전층(208d)은 소오스/드레인전극(208a, 208b)과 동일층에 동일 물질로 형성된 것이다.
다음에, 상기 구성을 갖는 본 발명의 제 2 실시예에 따른 평판 표시 소자의 제조방법에 대하여 설명하기로 한다.
도 13a 내지 도 13i는 본 발명의 제 2 실시예에 따른 평판 표시 소자의 공정 단면도이다.
먼저 13a에 도시한 바와 같이, 활성영역이 정의된 유리등의 절연기판(200)상에 버퍼층(201)을 형성한다.
그리고 버퍼층(201)상에 다결정실리콘층을 화학기상 증착방법으로 증착하고, 이후에 활성영역 형성을 위한 제 1 마스크를 이용해서 상기 다결정실리콘층을 패턴식각하여 활성층(202)을 형성한다.
이때 활성층(202)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성할 수도 있다.
상기에서 버퍼층(201)은 절연기판(200)의 불순물이 활성영역으로 확산되는 것을 막아주는 역할을 하는 것으로, 궁극적으로는 레이저 결정화시에 열을 차단하는 역할을 한다.
이때 패드영역에는 활성층을 형성하지 않는다.
그리고 도 13b에 도시한 바와 같이, 활성층(202)을 포함한 버퍼층(201)상에 게이트절연막(203)을 증착하고, 상기 게이트절연막(203) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에, 게이트 형성을 위한 제 2 마스크를 이용해서, 상기 게이트 형성 물질을 식각하여 일방향을 갖는 게이트라인(204) 및 게이트라인(204)의 일측에서 돌출된 게이트전극(204a)과, 상기 게이트라인(204)에 평행한 방향으로 스토리지 전극(204b)을 형성한다.
이때 게이트전극(204a)은 일측 부분에서 돌출되어 활성층(202)의 소정 부분을 가로지르도록 형성된다.
이때 패드영역에는 제 1 도전층(204c)을 형성한다.
다음에 상기 게이트전극(204a)과 스토리지 전극(204b)을 이온블로킹 마스크로 하여 P형의 불순물 이온을 주입하여 게이트전극(204a) 양측의 활성층(202)내에 소오스영역(202a)과 드레인영역(202b)을 형성한다.
이후에 도 13c에 도시한 바와 같이 게이트라인(204)을 포함한 게이트절연막(203)상에 층간절연막(205)을 증착한다. 이때 층간절연막(205)은 실리콘질화막(SiNx)으로 형성하며, 대략 2000~3000Å의 두께를 갖는다.
다음에 제 3 마스크를 이용해서 소오스/드레인영역(202a,202b)에 각각 제 1 제 2 콘택홀(206a, 206b)을 형성한다.
이때 패드영역에는 제 1, 제 2 패드 콘택홀(206c, 206d)을 형성한다.
이어서, 도 13d에 도시한 바와 같이, 절연기판(200) 전면에 투명 도전물질을 증착한 후, 제 4 마스크를 이용하여 화소영역에 화소전극(207a)을 형성한다.
상기에서 투명 도전물질은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO)을 사용한다.
이때 패드영역에는 제 1 패드 콘택홀(206c) 및 이에 인접한 층간절연막(205)상에 패드 전극(207b)을 형성한다.
다음에 도 13e에 도시한 바와 같이, 제 1, 제 2 콘택홀(206a, 206b)을 포함한 전면에 금속층을 증착한 후, 제 5 마스크를 이용하여 제 1, 제 2 콘택홀(206a, 206b) 및 이에 인접한 층간절연막(205)상에 소오스전극(208a)과 드레인전극(208b)을 각각 형성하고, 상기 소오스전극(208a)과 일체로 형성되며 상기 게이트라인(204)과 교차하여 화소영역을 정의하도록 데이터라인(208)(도 9참조)을 형성하고, 화소전극(207a)의 일영역에 블로킹층(208c)을 형성한다.
이때 드레인전극(108b)은 일측 하부에서 화소전극(107a)과 직접 콘택되고, 블로킹층(208c)은 화소전극(207a)의 평탄한 부분에 형성한다.
상기에 의해서 스토리지 커패시터는 스토리지 전극(204b)/층간절연막(205)/화소전극(207a) 또는 스토리지 전극(204b)/층간절연막(205)/드레인전극(208b) 사이에 형성된다.
이때, 패드영역의 제 2 패드 콘택홀(206d) 및 이에 인접한 층간절연막(205)상에는 제 2 도전층(208d)이 형성된다.
이어서, 도 13f에 도시한 바와 같이, 상기 소오스/드레인전극(208a, 208b)을 포함한 기판(200) 전면에 제 1, 제 2 보호막(209, 210)을 차례로 증착한다.
상기 제 1 보호막(209)은 실리콘질화막(SiNx)과 같은 무기 절연물질로 형성하고, 제 2 보호막(210)은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 형성한다.
이후에 도 13g에 도시한 바와 같이, 제 6 마스크를 이용해서 뱅크 영역(211a)을 형성할 화소전극(207a) 상부의 제 2 보호막(210)을 현상(Develope)공정으로 제거한다.
이때 패드영역도 제 6 마스크를 이용해서 제 1 보호막(209)의 일영역(제 1 패드 오픈 영역(211b))이 드러나도록 패드전극(207b)의 제 2 보호막(210)을 현상 공정으로 제거한다.
이어서, 도 13h에 도시한 바와 같이, 상기 제 6 마스크를 이용해서 뱅크영역(211a)을 형성할 화소전극(207a) 상부의 제 1 보호막(209)을 건식각(Dry etch)한다.
이때 패드영역은 제 6 마스크를 이용해서 패드전극(207b)의 일영역이 드러나도록 제 1 보호막(209)을 건식각하여 제 1 패드 오픈 영역(211b)을 형성한다.
다음에 도 13i에 도시한 바와 같이, 제 6 마스크를 이용하여 화소전극(207a)의 일영역이 드러나도록 블로킹층(208c)을 습식각하여 뱅크영역(211a)을 형성한다. 이때 패드영역은 패드전극(207b)이 오픈된 상태이다.
그리고 도면에는 도시되어 있지 않지만, 상기와 같이 뱅크영역(211a)을 형성한 후에, 상기 화소전극(207a) 상부에 차례대로 정공주입층, 발광층, 전자주입층, 캐소드전극을 적층 구성시켜서 액티브 매트릭스형 유기 발광 소자(AM-OLED)를 형성한다.
상기와 같이 소오스/드레인전극(208a/208b) 상부 및 패드전극(2307b)과 연결된 제 1 도전층(208d) 상부에 무기 절연물질로 구성된 제 1 보호막(209)과 유기 절연물질 로 구성된 제 2 보호막(210)을 적층 형성하고, 뱅크 영역(211a)이 형성되는 화소전극(207a) 상부에 블로킹층(208c)을 더 증착함으로써, 뱅크 영역(211a) 형성시 건식각 공정에 의해 화소전극(207a)의 표면이 울퉁불퉁해지는 현상을 방지할 수 있고, 또한 씨일 외곽 영역에서 유기 절연물질을 단독으로 사용할 경우 발생하는 전식 현상에도 안정적이게 된다.
상기에서 뱅크 영역(211a)을 화소전극(207a)의 평탄한 부분에 형성해야 하는 이유는, 애노드전극의 경사진 부분을 포함하여 뱅크 영역을 형성하면 차후에 정공주입층, 발광층, 전자주입층, 캐소드전극을 적층 형성한 후 경사진 모서리 부분에서 전계가 집중되어 이 곳이 쉽게 열화되고, 이에 따라서 수명이 단축되는 문제가 발생하기 때문이다.
상기 패드영역은 상기 구성외에도, 도 14에 도시한 바와 같이 제 2 도전층(208d)을 구성시키지 않고, 패드전극(207c)과 연결된 제 1 도전층(204d)을 직접 액정패널 내부로 연장 형성하여 게이트라인 및 데이터라인에 연결시킬 수도 있다.
또한, 상기 제 1 패드 오픈 영역(211b)은 도 12와 도 14에 도시한 바와 같이, 패드전극(207b, 207c)의 양측면이 드러나도록 형성할 수도 있고, 도 15와 도 16에 도시한 바와 같이, 제 1 보호막(209)이 패드전극(207b, 207c)의 양측면을 감 싸도록 형성할 수도 있다.
상기에서 제 1 도전층(204c)은 게이트전극(204a)과 동일층에 동일 물질로 형성된 것이고, 패드전극(207b,207c)은 화소전극(207a)과 동일층에 동일 물질로 형성된 것이며, 상기 제 2 도전층(208d)은 소오스/드레인전극(208a, 208b)과 동일층에 동일 물질로 형성된 것이다.
상기 본 발명의 제 2 실시예에 따른 평판 표시 소자 및 그의 제조방법은 라인 반전 구동용 액티브 매트릭스 유기 발광 소자(Active Matrix Organic Light Emitting Device : AM-OLED)에 적용하기 위한 것인데, 이와 같은 구성 및 방법은 P형 LTPS(Low Temperature Poly Silicon)(PMOS) 액정표시소자(LCD) 및 그 제조방법에도 적용 가능하다. LCD에 적용할 경우 패드영역의 패드 오픈 영역을 형성할 때 화소전극에는 뱅크영역이 형성될 수도 형성되지 않을 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 평판 표시 소자 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, LCD 및 AM-OLED를 제조할 때 마스크 수를 줄일 수 있으므로 공정을 단순화시킬 수 있다.
둘째, AM-OLED의 유기전계 발광소자 형성을 위한 뱅크영역에 블로킹층을 형성함으로써, 뱅크영역을 평탄하게 오픈 시킬 수 있고 이에 따라서 뱅크영역에서의 전계 집중으로 인한 소자의 수명 저하 문제를 해결할 수 있다.
셋째, 패드영역의 저항을 줄여서 제품의 구동 불량 문제가 발생하는 것을 방지할 수 있다.
넷째, 전식 불량 문제에 효과적으로 대응할 수 있도록 패드영역을 구성할 수 있다.

Claims (15)

  1. 기판에 셀영역과 패드영역이 정의된 평판 표시 소자에 있어서,
    상기 셀영역의 일영역에 형성된 활성층과;
    상기 활성층을 포함한 상기 기판상에 게이트전극을 구비하여 형성된 게이트라인과, 상기 게이트라인과 평행하게 상기 활성층을 가로질러 형성된 스토리지 전극과;
    상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 형성된 소오스영역 및 드레인영역과;
    상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖고 상기 기판 상부에 형성된 층간절연막과;
    상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과;
    상기 화소영역에 형성된 화소전극과;
    상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 상기 화소전극과 직접 콘택된 드레인전극과;
    상기 화소전극의 평탄한 일영역에 형성된 블로킹층과;
    상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역에 뱅크영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 포함함을 특징으로 하는 평판 표시 소자.
  2. 제 1 항에 있어서,
    상기 평판 표시 소자의 상기 패드영역은 상기 기판상에 적층 형성된 게이트절연막과 층간절연막과,
    상기 층간절연막의 일영역에 패터닝된 패드전극과,
    상기 패드전극의 일측 상부에 직접 콘택되어 상기 셀영역으로 연장된 제 1 도전층과,
    상기 패드전극의 일영역에 제 1 패드 오픈 영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 포함함을 특징으로 하는 평판 표시 소자.
  3. 제 1 항에 있어서,
    상기 평판 표시 소자의 상기 패드영역은 기판상에 게이트절연막과,
    상기 게이트절연막의 일영역에 패터닝된 제 1 도전층과,
    상기 제 1 도전층의 일영역에 제 1, 제 2 패드 콘택홀을 갖고 형성된 층간절연막과,
    상기 제 1 패드 콘택홀 및 이에 인접한 상기 층간절연막상에 형성된 패드전극과,
    상기 제 2 패드 콘택홀 및 이에 인접한 상기 층간절연막상에 일방향으로 연장된 제 2 도전층과,
    상기 패드전극이 드러나도록 상기 제 1 패드 콘택홀 영역에 제 1 패드 오픈 영역을 갖도록 적층 형성된 제 1, 제 2 보호막을 더 포함함을 특징으로 하는 평판 표시 소자.
  4. 제 1 항에 있어서,
    상기 블로킹층은 상기 데이터라인 및 상기 소오스/드레인전극과 동일층에 형성됨을 특징으로 하는 평판 표시 소자.
  5. 제 1, 2, 3 항 중 어느 한 항에 있어서,
    상기 제 1 보호막은 실리콘질화막(SiNx)과 같은 무기 절연물질로 구성되어 있고, 상기 제 2 보호막은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB와 같은 유기 절연물질로 구성되어 있음을 특징으로 하는 평판 표시 소자.
  6. 제 1, 2, 3 항중 어느 한 항에 있어서,
    상기 층간절연막은 2000~3000Å 두께를 갖는 실리콘질화막(SiNx)으로 형성되어 있음을 특징으로 하는 평판 표시 소자.
  7. 제 1 항에 있어서,
    상기 평판 표시 소자에서 스토리지 커패시터는 상기 스토리지 전극/상기 층간절연막/상기 화소전극 및 상기 스토리지 전극/ 상기 층간절연막/ 상기 드레인전극 사이에 형성됨을 특징으로 하는 평판 표시 소자.
  8. 제 3 항에 있어서,
    상기 패드영역에서 상기 제 2 도전층없이, 상기 제 1 도전층이 상기 셀영역 내부로 연장 형성되는 것을 더 포함함을 특징으로 하는 평판 표시 소자.
  9. 제 3 항에 있어서,
    상기 제 1 패드 오픈 영역은 상기 제1 보호막이 상기 패드전극의 양측면을 감싸도록 형성되는 것을 더 포함함을 특징으로 하는 평판 표시 소자.
  10. 제 1 항에 있어서,
    상기 화소전극 상부의 상기 뱅크 영역에 유기 발광 소자가 형성되는 것을 더 포함함을 특징으로 하는 평판 표시 소자.
  11. 기판에 셀영역과 패드영역이 정의된 평판 표시 소자의 제조방법에 있어서,
    제 1 마스크를 이용하여 상기 셀영역의 일영역에 활성층을 형성하는 제 1 단계;
    제 2 마스크를 이용하여 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 평행한 방향으로 상기 활성층을 가로지르도록 스토리지 전극을 형성하는 제 2 단계;
    상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 소오스영역 및 드레인영역을 형성하는 제 3 단계;
    상기 게이트 라인, 상기 스토리지 전극을 포함하는 상기 기판 상에 층간 절연막을 증착하고, 제 3 마스크를 이용하여 화소영역에 화소전극을 형성하고, 상기 패드영역에 패드전극을 형성하는 제 4 단계;
    제 4 마스크를 이용하여 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖도록 상기 층간절연막을 형성하는 제 5 단계;
    제 5 마스크를 이용하여 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 일측에서 상기 화소전극과 직접 콘택되도록 드레인전극과, 상기 화소전극의 일영역 상에 블로킹층을 형성하고, 상기 패드영역의 상기 패드전극 상에 제 1 도전층을 형성하는 제 6 단계;
    상기 데이터라인과 블로킹층을 포함한 전면에 제 1, 제 2 보호막을 형성하는 제 7 단계;
    제 6 마스크를 이용해서 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역이 드러나도록 뱅크 영역을 형성하는 제 8 단계를 포함함을 특징으로 하는 평판 표시 소자의 제조방법.
  12. 기판에 셀영역과 패드영역이 정의된 평판 표시 소자의 제조방법에 있어서,
    제 1 마스크를 이용하여 상기 셀영역의 일영역에 활성층을 형성하는 제 1 단계;
    제 2 마스크를 이용하여 상기 활성층을 포함한 상기 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 평행한 방향으로 상기 활성층을 가로지르도록 스토리지 전극을 형성하고, 상기 패드영역에 제 1 도전층을 형성하는 제 2 단계;
    상기 스토리지 전극 하부를 제외한 상기 게이트전극 양측의 상기 활성층 내에 소오스영역 및 드레인영역을 형성하는 제 3 단계;
    제 3 마스크를 이용하여 상기 소오스영역과 드레인영역에 제 1, 제 2 콘택홀을 갖도록 층간절연막을 형성하고, 상기 패드영역의 상기 제 1 도전층상에 제 1, 제 2 패드 콘택홀을 형성하는 제 4 단계;
    제 4 마스크를 이용하여 화소영역에 화소전극을 형성하고, 상기 제 1 패드 콘택홀에 패드전극을 형성하는 제 5 단계;
    제 5 마스크를 이용하여 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 제 1 콘택홀을 통해서 상기 소오스영역에 콘택된 소오스전극과, 상기 제 2 콘택홀을 통해서 상기 드레인영역에 콘택되며 일측에서 상기 화소전극과 직접 콘택되도록 드레인전극과, 상기 화소전극의 일영역 상에 블로킹층을 형성하고, 상기 제 2 패드 콘택홀에 제 2 도전층을 형성하는 제 6 단계;
    상기 데이터라인과 블로킹층을 포함한 전면에 제 1, 제 2 보호막을 형성하는 제 7 단계;
    제 6 마스크를 이용해서 상기 블로킹층을 관통하여 상기 화소전극의 평탄한 일영역이 드러나도록 뱅크영역을 형성하고, 상기 패드전극의 일영역이 드러나도록 제 1 패드 오픈 영역을 형성하는 제 8 단계를 포함함을 특징으로 하는 평판 표시 소자의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 화소전극 상부의 상기 뱅크 영역에 유기 발광 소자를 형성하는 단계를 더 포함함을 특징으로 하는 평판 표시 소자의 제조방법.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 제 1 보호막은 실리콘질화막(SiNx)과 같은 무기 절연물질로 형성하고, 상기 제 2 보호막은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB와 같은 유기 절연물질로 형성함을 특징으로 하는 평판 표시 소자의 제조방법.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 뱅크 영역의 형성은 상기 제 6 마스크를 이용해서 상기 제 2 보호막을 현상(Develope)하는 단계,
    상기 제 1 보호막을 건식각하는 단계;
    상기 화소전극의 일영역이 드러나도록 상기 블로킹층을 습식각하는 단계를 포함함을 특징으로 하는 평판 표시 소자의 제조방법.
KR1020040060232A 2004-07-30 2004-07-30 평판 표시 소자 및 그의 제조방법 KR101035914B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040060232A KR101035914B1 (ko) 2004-07-30 2004-07-30 평판 표시 소자 및 그의 제조방법
US11/194,091 US7439539B2 (en) 2004-07-30 2005-07-29 Flat panel display device and fabricating method thereof
US12/209,733 US7732267B2 (en) 2004-07-30 2008-09-12 Flat panel display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060232A KR101035914B1 (ko) 2004-07-30 2004-07-30 평판 표시 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060011397A KR20060011397A (ko) 2006-02-03
KR101035914B1 true KR101035914B1 (ko) 2011-05-23

Family

ID=35731700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060232A KR101035914B1 (ko) 2004-07-30 2004-07-30 평판 표시 소자 및 그의 제조방법

Country Status (2)

Country Link
US (2) US7439539B2 (ko)
KR (1) KR101035914B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104531A (ko) * 2005-03-30 2006-10-09 삼성에스디아이 주식회사 발광표시장치의 제조방법
KR100838082B1 (ko) * 2007-03-16 2008-06-16 삼성에스디아이 주식회사 유기발광 표시장치 및 그 제조방법
KR101499120B1 (ko) * 2009-01-19 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101015851B1 (ko) * 2009-02-09 2011-02-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8624690B2 (en) * 2009-12-28 2014-01-07 Seiko Epson Corporation Surface acoustic wave device, oscillator, module apparatus
KR101677266B1 (ko) * 2010-02-12 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101142752B1 (ko) * 2010-04-13 2012-05-03 삼성모바일디스플레이주식회사 평판표시장치
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102280959B1 (ko) * 2013-12-16 2021-07-26 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
TWI695225B (zh) 2014-11-17 2020-06-01 日商日立化成股份有限公司 感光性樹脂組成物、感光性元件、抗蝕劑圖案的形成方法及印刷配線板的製造方法
KR102384650B1 (ko) * 2015-04-14 2022-04-11 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20200047832A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110376805A (zh) * 2019-07-22 2019-10-25 深圳市华星光电技术有限公司 一种液晶显示面板及其显示装置
US11336206B2 (en) 2020-09-23 2022-05-17 Rockwell Automation Technoligies, Inc. Switching frequency and PWM control to extend power converter lifetime

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047012A (ko) * 1998-12-31 2000-07-25 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409851A (en) * 1992-05-04 1995-04-25 Goldstar Co., Ltd. Method of making a thin film transistor
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100483988B1 (ko) * 2001-11-29 2005-04-15 삼성에스디아이 주식회사 투명도전막의 투과도 변형방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047012A (ko) * 1998-12-31 2000-07-25 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
US20090011550A1 (en) 2009-01-08
US7439539B2 (en) 2008-10-21
KR20060011397A (ko) 2006-02-03
US7732267B2 (en) 2010-06-08
US20060023130A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
US7439539B2 (en) Flat panel display device and fabricating method thereof
US7786669B2 (en) Organic electro-luminescence display device and method for fabricating the same
US7787168B2 (en) Display device and method for fabricating the same
US7176070B2 (en) Active matrix organic light emitting display and method of forming the same
JP4139346B2 (ja) 平板表示装置及びその製造方法
US8400589B2 (en) Flat panel display device and method of manufacturing the same
KR100892945B1 (ko) 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP4967631B2 (ja) 表示装置
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US8907347B2 (en) Thin film transistor array panel and method for manufacturing the same, and liquid crystal display
KR101074409B1 (ko) 평판 표시 소자 및 그의 제조방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2006024610A (ja) 薄膜トランジスタおよび表示装置
KR20160012019A (ko) 유기전계 발광소자 광원을 구비한 표시장치
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR101186519B1 (ko) 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
JP2008275940A (ja) 電気光学装置、及びその製造方法、電子機器
KR100491822B1 (ko) 액정표시장치용 기판과 액정표시장치 및 이의 제조방법
KR101573006B1 (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR20080052927A (ko) 유기전계발광표시장치 및 그 제조 방법
KR20090047688A (ko) 유기전계발광표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9