JPH09258247A - 液晶表示装置の製造方法および成膜装置 - Google Patents
液晶表示装置の製造方法および成膜装置Info
- Publication number
- JPH09258247A JPH09258247A JP8070781A JP7078196A JPH09258247A JP H09258247 A JPH09258247 A JP H09258247A JP 8070781 A JP8070781 A JP 8070781A JP 7078196 A JP7078196 A JP 7078196A JP H09258247 A JPH09258247 A JP H09258247A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- heat treatment
- conductive film
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
(57)【要約】
【課題】 有機絶縁膜上にＩＴＯ膜からなる画素電極を
形成する液晶表示装置において、エッチング時のパター
ニング精度の良いＩＴＯ膜を形成する。 【解決手段】 有機絶縁膜１０上にＩＴＯ膜１１を形成
し、その後ＩＴＯ膜１１を形成した基板を成膜温度以下
で一定時間保持することによりＩＴＯ膜１１に対する熱
処理を行う。ＩＴＯ膜１１の保持は、成膜装置内の成膜
室内または基板の搬送経路において成膜室の後に設けら
れた熱処理室内で行われる。
形成する液晶表示装置において、エッチング時のパター
ニング精度の良いＩＴＯ膜を形成する。 【解決手段】 有機絶縁膜１０上にＩＴＯ膜１１を形成
し、その後ＩＴＯ膜１１を形成した基板を成膜温度以下
で一定時間保持することによりＩＴＯ膜１１に対する熱
処理を行う。ＩＴＯ膜１１の保持は、成膜装置内の成膜
室内または基板の搬送経路において成膜室の後に設けら
れた熱処理室内で行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関する。
に用いられるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】液晶表示装置としては、互いに交差する
複数本ずつのゲート配線とデータ配線とともに、アモル
ファスＳｉにより構成した薄膜トランジスタ（ＴＦＴ）
あるいはＭＩＭ素子を基板上に形成した、いわゆるアク
ティブマトリクス基板を用いたアクティブマトリクス型
液晶表示装置が知られている。
複数本ずつのゲート配線とデータ配線とともに、アモル
ファスＳｉにより構成した薄膜トランジスタ（ＴＦＴ）
あるいはＭＩＭ素子を基板上に形成した、いわゆるアク
ティブマトリクス基板を用いたアクティブマトリクス型
液晶表示装置が知られている。
【０００３】このアクティブマトリクス基板に用いられ
る絶縁膜としては、従来、ＳｉＮなどの無機材料が用い
られてきたが、最近になって感光性透明アクリル樹脂な
どの有機材料も絶縁膜として用いられるようになってき
た。
る絶縁膜としては、従来、ＳｉＮなどの無機材料が用い
られてきたが、最近になって感光性透明アクリル樹脂な
どの有機材料も絶縁膜として用いられるようになってき
た。
【０００４】これら有機材料による絶縁膜（有機絶縁
膜）は、例えば特開昭５８−１７２６８５号公報にも示
されているように、液晶表示装置の高開口率構造におけ
る層間絶縁膜として有望視されている。
膜）は、例えば特開昭５８−１７２６８５号公報にも示
されているように、液晶表示装置の高開口率構造におけ
る層間絶縁膜として有望視されている。
【０００５】図２に、有機絶縁膜を用いた高開口率構造
を採用した液晶表示装置のアクティブマトリクス基板の
構成を示す。（ａ）は１画素に相当する部分の平面図で
あり、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図であ
る。この構造では、図２（ｂ）に示すように、絶縁性基
板９上に、分岐部分を有するゲート配線１と、ゲート配
線１と平行に延びるコモン配線３とを形成し、その上に
ゲート絶縁膜８を介して突起部分を有するデータ配線２
およびドレイン電極４を形成する。ゲート配線１の分岐
部分であるゲート電極、データ配線２の突起部分である
ソース電極、およびドレイン電極４からスイッチング素
子であるＴＦＴ７が構成される。その上に、基板９の全
面にわたって有機絶縁膜１０が形成され、さらにその上
に、有機絶縁膜１０に設けられたコンタクトホール５を
介してドレイン電極４と接続されるように絵素電極６が
設けられている。このようにアクティブマトリクス基板
を構成することにより、ゲート配線１やデータ配線２上
に絵素電極を重ねて、開口率を上げることを可能として
いる。
を採用した液晶表示装置のアクティブマトリクス基板の
構成を示す。（ａ）は１画素に相当する部分の平面図で
あり、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図であ
る。この構造では、図２（ｂ）に示すように、絶縁性基
板９上に、分岐部分を有するゲート配線１と、ゲート配
線１と平行に延びるコモン配線３とを形成し、その上に
ゲート絶縁膜８を介して突起部分を有するデータ配線２
およびドレイン電極４を形成する。ゲート配線１の分岐
部分であるゲート電極、データ配線２の突起部分である
ソース電極、およびドレイン電極４からスイッチング素
子であるＴＦＴ７が構成される。その上に、基板９の全
面にわたって有機絶縁膜１０が形成され、さらにその上
に、有機絶縁膜１０に設けられたコンタクトホール５を
介してドレイン電極４と接続されるように絵素電極６が
設けられている。このようにアクティブマトリクス基板
を構成することにより、ゲート配線１やデータ配線２上
に絵素電極を重ねて、開口率を上げることを可能として
いる。
【０００６】上記説明からわかるように、図２に示す高
開口率構造のアクティブマトリクス基板を形成するため
には、有機絶縁膜１０上に、絵素電極６としての透明導
電膜を成膜する工程が必要不可欠である。無機絶縁膜と
比較して耐熱性が劣る有機絶縁膜上に、無機絶縁膜上に
形成される透明導電膜とほぼ同性能（高エッチングパタ
ーン性、低抵抗、均質性など）の透明導電膜を形成する
技術としては、特開平５−３４６５７５号公報、特開平
６−８８９７３号公報に開示されている方法を用いるこ
とができる。
開口率構造のアクティブマトリクス基板を形成するため
には、有機絶縁膜１０上に、絵素電極６としての透明導
電膜を成膜する工程が必要不可欠である。無機絶縁膜と
比較して耐熱性が劣る有機絶縁膜上に、無機絶縁膜上に
形成される透明導電膜とほぼ同性能（高エッチングパタ
ーン性、低抵抗、均質性など）の透明導電膜を形成する
技術としては、特開平５−３４６５７５号公報、特開平
６−８８９７３号公報に開示されている方法を用いるこ
とができる。
【０００７】
【発明が解決しようとする課題】上述した従来の方法で
は、有機絶縁膜上に透明導電膜を成膜する方法として、
室温程度の十分低い温度で有機絶縁膜上に透明導電膜を
成膜した後に、成膜温度以上、有機絶縁膜の耐熱温度以
下の温度で大気中もしくは水素中などの、成膜時の雰囲
気とは異なった雰囲気中で熱処理を行っていた。
は、有機絶縁膜上に透明導電膜を成膜する方法として、
室温程度の十分低い温度で有機絶縁膜上に透明導電膜を
成膜した後に、成膜温度以上、有機絶縁膜の耐熱温度以
下の温度で大気中もしくは水素中などの、成膜時の雰囲
気とは異なった雰囲気中で熱処理を行っていた。
【０００８】しかし、従来の製造方法を用いて成膜装置
内で熱処理を行う場合、絶縁性基板の加熱時間や冷却時
間、ガスの交換時間などが必要となり、成膜装置の処理
能力が著しく低下する。このため、成膜装置とは全く別
の熱処理装置が必要であり、製造工程数も増加せざるを
得なかった。
内で熱処理を行う場合、絶縁性基板の加熱時間や冷却時
間、ガスの交換時間などが必要となり、成膜装置の処理
能力が著しく低下する。このため、成膜装置とは全く別
の熱処理装置が必要であり、製造工程数も増加せざるを
得なかった。
【０００９】本発明はこのような現状に鑑みてなされた
ものであり、その目的は製造工程数を増加させることな
く、エッチング時のパターニング精度の良い、低抵抗の
均質な透明導電膜を形成することのできる液晶表示装置
の製造方法、およびこのような透明導電膜を形成するた
めの成膜装置を提供することである。
ものであり、その目的は製造工程数を増加させることな
く、エッチング時のパターニング精度の良い、低抵抗の
均質な透明導電膜を形成することのできる液晶表示装置
の製造方法、およびこのような透明導電膜を形成するた
めの成膜装置を提供することである。
【００１０】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、一対の絶縁性基板と、該一対の絶縁性基板
の間に封入された液晶とを備えており、該一対の絶縁性
基板の一方には、マトリクス状に配置されたスイッチン
グ素子と、該スイッチング素子を制御する互いに直交す
るように配置されたゲート信号線及びデータ信号線と、
該ゲート信号線および該データ信号線の上方に有機絶縁
膜を介して形成された画素電極とが設けられている液晶
表示装置の製造方法であって、該有機絶縁膜上に透明導
電膜を形成する工程と、形成された該透明導電膜に対し
て成膜温度以下の温度で熱処理を行う工程と、該熱処理
後に該透明導電膜をパターニングして該画素電極を形成
する工程とを包含しており、そのことにより上記目的を
達成する。
製造方法は、一対の絶縁性基板と、該一対の絶縁性基板
の間に封入された液晶とを備えており、該一対の絶縁性
基板の一方には、マトリクス状に配置されたスイッチン
グ素子と、該スイッチング素子を制御する互いに直交す
るように配置されたゲート信号線及びデータ信号線と、
該ゲート信号線および該データ信号線の上方に有機絶縁
膜を介して形成された画素電極とが設けられている液晶
表示装置の製造方法であって、該有機絶縁膜上に透明導
電膜を形成する工程と、形成された該透明導電膜に対し
て成膜温度以下の温度で熱処理を行う工程と、該熱処理
後に該透明導電膜をパターニングして該画素電極を形成
する工程とを包含しており、そのことにより上記目的を
達成する。
【００１１】前記熱処理を、１００℃以上、前記成膜温
度以下の温度で前記絶縁性基板を一定時間保持する形で
行ってもよい。
度以下の温度で前記絶縁性基板を一定時間保持する形で
行ってもよい。
【００１２】前記一定時間は１分間以上であってもよ
い。
い。
【００１３】前記熱処理を、前記透明導電膜を形成する
成膜装置内で行ってもよい。
成膜装置内で行ってもよい。
【００１４】前記透明導電膜はスパッタリングにより形
成され、前記熱処理は、前記成膜温度と該スパッタリン
グの際のガス流量を保ったまま行われてもよい。
成され、前記熱処理は、前記成膜温度と該スパッタリン
グの際のガス流量を保ったまま行われてもよい。
【００１５】本発明の成膜装置は、基板上に透明導電膜
を形成する成膜室と、形成された該透明導電膜に対し
て、形成時の温度以下で熱処理を行う熱処理室とを備え
ており、そのことにより上記目的を達成する。
を形成する成膜室と、形成された該透明導電膜に対し
て、形成時の温度以下で熱処理を行う熱処理室とを備え
ており、そのことにより上記目的を達成する。
【００１６】前記熱処理室は、前記透明導電膜の形成に
先立って前記基板を加熱する加熱室としても用いられて
もよい。
先立って前記基板を加熱する加熱室としても用いられて
もよい。
【００１７】前記熱処理室の温度およびガス流量は、前
記成膜室の温度およびガス流量と実質的に同じであって
もよい。
記成膜室の温度およびガス流量と実質的に同じであって
もよい。
【００１８】以下、本発明の作用について説明する。
【００１９】本発明により生産に悪影響を与えない程度
の時間内で、成膜装置内で熱処理を行うことが可能とな
り、全く別の熱処理装置を導入する必要がなくなり、製
造工程の短縮及び生産設備が削減できる。
の時間内で、成膜装置内で熱処理を行うことが可能とな
り、全く別の熱処理装置を導入する必要がなくなり、製
造工程の短縮及び生産設備が削減できる。
【００２０】これにより液晶表示装置の製造コストが削
減することができる。
減することができる。
【００２１】
【発明の実施の形態】以下、図面を参照しながら、本発
明の液晶表示装置の製造方法を説明する。
明の液晶表示装置の製造方法を説明する。
【００２２】図１に、本発明の製造方法によって製造さ
れた高開口率構造のアクティブマトリクス基板のドレイ
ン電極形成時の状態を示す。（ａ）、（ｂ）ともに１画
素分に相当する部分を示しており、（ｂ）は（ａ）のＡ
−Ａ’線に沿った断面図である。図１に示す状態のアク
ティブマトリクス基板上に絵素電極を形成すると、図２
に示すような構造が得られる。また、図３に本発明の製
造方法の各工程を順に示す。なお、図面を通じて、同じ
構成要素には同じ参照符号を付して説明を省略する。
れた高開口率構造のアクティブマトリクス基板のドレイ
ン電極形成時の状態を示す。（ａ）、（ｂ）ともに１画
素分に相当する部分を示しており、（ｂ）は（ａ）のＡ
−Ａ’線に沿った断面図である。図１に示す状態のアク
ティブマトリクス基板上に絵素電極を形成すると、図２
に示すような構造が得られる。また、図３に本発明の製
造方法の各工程を順に示す。なお、図面を通じて、同じ
構成要素には同じ参照符号を付して説明を省略する。
【００２３】従来の製造方法では、有機絶縁膜上に低温
でＩＴＯ膜を成膜した後、成膜温度より高い温度で１〜
２時間程度熱処理を行っていた。本発明の製造方法が従
来の製造方法と異なるのは、有機絶縁膜上へのＩＴＯ膜
成膜後に行う熱処理を、成膜温度以下の温度で一定時間
保持するという形で行う点である。これにより、従来の
製造方法ではＩＴＯ膜を成膜装置で成膜後、オーブンな
どの成膜装置以外の装置で熱処理を行っていたが、本発
明の製造方法を用いることにより、ＩＴＯ膜を成膜した
後、連続して成膜装置内で熱処理を行うことができる。
でＩＴＯ膜を成膜した後、成膜温度より高い温度で１〜
２時間程度熱処理を行っていた。本発明の製造方法が従
来の製造方法と異なるのは、有機絶縁膜上へのＩＴＯ膜
成膜後に行う熱処理を、成膜温度以下の温度で一定時間
保持するという形で行う点である。これにより、従来の
製造方法ではＩＴＯ膜を成膜装置で成膜後、オーブンな
どの成膜装置以外の装置で熱処理を行っていたが、本発
明の製造方法を用いることにより、ＩＴＯ膜を成膜した
後、連続して成膜装置内で熱処理を行うことができる。
【００２４】以下、本発明の製造方法を説明する。
【００２５】まず、絶縁性基板９上に金属膜を形成し、
それをパターニングすることによって、互いに平行に延
びるゲート配線１およびコモン配線３を形成する。ゲー
ト配線１は複数の分岐部分を有しており、分岐部分のそ
れぞれがスイッチング素子であるＴＦＴ７のゲート電極
として用いられる。絶縁性基板９としては、ガラス基板
を用いることができ、またゲート配線１およびコモン配
線３の材料としてはＴａ、Ａｌを用いることができる。
本実施例では、Ｔａからゲート配線１およびコモン配線
３を形成した。続いて基板９の全面にわたって、例えば
ＳｉＮｘからなるゲート絶縁膜８を形成し、その上に金
属膜を成膜してこれをパターニングすることによりデー
タ配線２およびドレイン電極４を形成する（図３
（ａ））。データ配線２およびドレイン電極４の材料と
しては、Ｔａ、Ａｌを用いることができるが、本実施例
ではＴａ／ＩＴＯを用いてデータ配線２、ＩＴＯを用い
てドレイン電極４を形成した。
それをパターニングすることによって、互いに平行に延
びるゲート配線１およびコモン配線３を形成する。ゲー
ト配線１は複数の分岐部分を有しており、分岐部分のそ
れぞれがスイッチング素子であるＴＦＴ７のゲート電極
として用いられる。絶縁性基板９としては、ガラス基板
を用いることができ、またゲート配線１およびコモン配
線３の材料としてはＴａ、Ａｌを用いることができる。
本実施例では、Ｔａからゲート配線１およびコモン配線
３を形成した。続いて基板９の全面にわたって、例えば
ＳｉＮｘからなるゲート絶縁膜８を形成し、その上に金
属膜を成膜してこれをパターニングすることによりデー
タ配線２およびドレイン電極４を形成する（図３
（ａ））。データ配線２およびドレイン電極４の材料と
しては、Ｔａ、Ａｌを用いることができるが、本実施例
ではＴａ／ＩＴＯを用いてデータ配線２、ＩＴＯを用い
てドレイン電極４を形成した。
【００２６】次に、この状態の基板９の上に、コンタク
トホール５を有する有機絶縁膜１０を形成する。本実施
例では、有機絶縁膜１０の材料として感光性透明アクリ
ル樹脂を用い、これをスピン塗布法によって基板９に塗
布し、フォトリソ工程によって露光した後でアルカリ性
溶液にて現像して、ドレイン電極４に達するコンタクト
ホール５を有する有機絶縁膜１０を形成した（図３
（ｂ））。続いて、この有機絶縁膜１０に対して２００
℃で熱硬化処理を行う（図３（ｃ））。
トホール５を有する有機絶縁膜１０を形成する。本実施
例では、有機絶縁膜１０の材料として感光性透明アクリ
ル樹脂を用い、これをスピン塗布法によって基板９に塗
布し、フォトリソ工程によって露光した後でアルカリ性
溶液にて現像して、ドレイン電極４に達するコンタクト
ホール５を有する有機絶縁膜１０を形成した（図３
（ｂ））。続いて、この有機絶縁膜１０に対して２００
℃で熱硬化処理を行う（図３（ｃ））。
【００２７】次に、絵素電極として用いられる透明導電
膜１１を形成する。本実施例では、枚葉式スパッタリン
グ装置を用いて、有機絶縁膜１０上に厚さ８００〜１２
００ÅのＩＴＯ膜を２３０℃で成膜した（図３
（ｄ））。このときの成膜条件は、スパッタガスとして
Ｏ2、Ａｒ混合ガスを、ターゲットとしてＩｎ2Ｏ3（Ｓ
ｎＯ2を５％含む）を用い、ガス流量を１００ｓｃｃ
ｍ、ガス圧を０．７Ｐａ、電力を２．３ｋＷ、基板温度
を２３０℃とした。次いで形成した透明導電膜１１をス
パッタリング装置の成膜室内にて成膜時の温度とガス流
量を保ったまま待機させるという形で透明導電膜１１に
対して熱処理を行い、透明導電膜１２とする（図３
（ｅ））。本実施例では透明導電膜１１を２分間保持し
た。次に、熱処理後の透明導電膜１２をエッチングし
て、図２（ａ）に示すようにマトリクス状に配置された
絵素電極６を形成する（図３（ｆ））。本実施例では、
熱処理を行ったＩＴＯ膜１２のエッチングに、ＨＣｌを
用いた。
膜１１を形成する。本実施例では、枚葉式スパッタリン
グ装置を用いて、有機絶縁膜１０上に厚さ８００〜１２
００ÅのＩＴＯ膜を２３０℃で成膜した（図３
（ｄ））。このときの成膜条件は、スパッタガスとして
Ｏ2、Ａｒ混合ガスを、ターゲットとしてＩｎ2Ｏ3（Ｓ
ｎＯ2を５％含む）を用い、ガス流量を１００ｓｃｃ
ｍ、ガス圧を０．７Ｐａ、電力を２．３ｋＷ、基板温度
を２３０℃とした。次いで形成した透明導電膜１１をス
パッタリング装置の成膜室内にて成膜時の温度とガス流
量を保ったまま待機させるという形で透明導電膜１１に
対して熱処理を行い、透明導電膜１２とする（図３
（ｅ））。本実施例では透明導電膜１１を２分間保持し
た。次に、熱処理後の透明導電膜１２をエッチングし
て、図２（ａ）に示すようにマトリクス状に配置された
絵素電極６を形成する（図３（ｆ））。本実施例では、
熱処理を行ったＩＴＯ膜１２のエッチングに、ＨＣｌを
用いた。
【００２８】ここで、ＩＴＯ膜のエッチングレートに対
するエッチング時の線幅シフトレートの比率とＩＴＯ膜
の熱処理時間との関係を説明する。図４は、本発明の製
造方法で有機絶縁膜１０上に成膜したＩＴＯ膜１２をＨ
ＣＩでエッチングした場合の、エッチングレートに対す
る線幅シフトレートの比率とその面内均一性の熱処理時
間依存性を示す図である。図中の黒丸はエッチングレー
トに対する線幅シフトレートの比率の基板面内における
平均値を、三角、四角はそれぞれ基板面内での最大値、
及び最小値を表わしている。
するエッチング時の線幅シフトレートの比率とＩＴＯ膜
の熱処理時間との関係を説明する。図４は、本発明の製
造方法で有機絶縁膜１０上に成膜したＩＴＯ膜１２をＨ
ＣＩでエッチングした場合の、エッチングレートに対す
る線幅シフトレートの比率とその面内均一性の熱処理時
間依存性を示す図である。図中の黒丸はエッチングレー
トに対する線幅シフトレートの比率の基板面内における
平均値を、三角、四角はそれぞれ基板面内での最大値、
及び最小値を表わしている。
【００２９】エッチング工程におけるパターニング精度
を決めるのは、エッチングレートに対するエッチング時
の線幅シフトレートの比率であり、その比率が小さく、
基板面内で均一であるほど、パターニング精度が良く安
定したプロセスであると言える。このエッチングレート
に対するエッチング時の線幅シフトレートの比率は、プ
ロセスや設計基準にもよるが、図２（ａ）、（ｂ）に示
すような高開口率構造を採用したアクティブマトリクス
基板においては１０以下、できれば７以下が望ましい。
を決めるのは、エッチングレートに対するエッチング時
の線幅シフトレートの比率であり、その比率が小さく、
基板面内で均一であるほど、パターニング精度が良く安
定したプロセスであると言える。このエッチングレート
に対するエッチング時の線幅シフトレートの比率は、プ
ロセスや設計基準にもよるが、図２（ａ）、（ｂ）に示
すような高開口率構造を採用したアクティブマトリクス
基板においては１０以下、できれば７以下が望ましい。
【００３０】図４から、本発明の製造方法においては、
有機絶縁膜１０上に形成されたＩＴＯ膜をに対する熱処
理時間を１分間以上とすれば、エッチングレートに対す
る線幅シフトの最大値を１０以下とすることができ、さ
らに２分間以上とすれば、最大値を７以下とすることが
できることがわかる。また、線幅シフト量が減少するだ
けではなく、シフト量の面内均一性も向上していること
がわかる。したがって、図３（ｅ）のＩＴＯ膜の熱処理
工程は１分間以上、望ましくは２分間以上行う。これに
より、図２のような高開口率構造のアクティブマトリク
ス基板を安定して製造することのできるプロセスが確立
できる。
有機絶縁膜１０上に形成されたＩＴＯ膜をに対する熱処
理時間を１分間以上とすれば、エッチングレートに対す
る線幅シフトの最大値を１０以下とすることができ、さ
らに２分間以上とすれば、最大値を７以下とすることが
できることがわかる。また、線幅シフト量が減少するだ
けではなく、シフト量の面内均一性も向上していること
がわかる。したがって、図３（ｅ）のＩＴＯ膜の熱処理
工程は１分間以上、望ましくは２分間以上行う。これに
より、図２のような高開口率構造のアクティブマトリク
ス基板を安定して製造することのできるプロセスが確立
できる。
【００３１】なお、上述した透明導電膜（ＩＴＯ膜）の
形成・熱処理工程は、有機絶縁膜を層間絶縁膜として利
用したアクティブマトリクス基板の製造工程だけではな
く、低温ポリシリコンを用いたアクティブマトリクス基
板におけるＩＴＯ膜の製造工程にも適用することができ
る。
形成・熱処理工程は、有機絶縁膜を層間絶縁膜として利
用したアクティブマトリクス基板の製造工程だけではな
く、低温ポリシリコンを用いたアクティブマトリクス基
板におけるＩＴＯ膜の製造工程にも適用することができ
る。
【００３２】また本実施例では、透明導電膜の成膜後の
熱処理を、透明導電膜を成膜した装置内の成膜室にて一
定時間保持することにより行っている。しかし、熱処理
を成膜装置内の成膜室以外の処理室で行えば、成膜装置
の処理能力の低下を防ぐことができる。
熱処理を、透明導電膜を成膜した装置内の成膜室にて一
定時間保持することにより行っている。しかし、熱処理
を成膜装置内の成膜室以外の処理室で行えば、成膜装置
の処理能力の低下を防ぐことができる。
【００３３】例えば、基板の予備加熱に２分間、成膜に
２分間、熱処理に２分間必要であるとすると、従来の枚
葉式成膜装置の構成では、基板投入室から投入された基
板は加熱室で２分間加熱された後、成膜室で２分間成膜
され、その後２分間熱処理される。このため成膜装置の
処理能力は成膜室の４分間が律速となっていた。
２分間、熱処理に２分間必要であるとすると、従来の枚
葉式成膜装置の構成では、基板投入室から投入された基
板は加熱室で２分間加熱された後、成膜室で２分間成膜
され、その後２分間熱処理される。このため成膜装置の
処理能力は成膜室の４分間が律速となっていた。
【００３４】しかし成膜室のほかに複数枚の基板を同時
に熱処理を行うことができる熱処理用の処理室を設けれ
ば、処理能力の低下を防ぐことができる。
に熱処理を行うことができる熱処理用の処理室を設けれ
ば、処理能力の低下を防ぐことができる。
【００３５】図５（ａ）に、上述したような熱処理室を
設けた枚葉式成膜装置の例を示す。基板投入室１３から
搬入された基板１９は、基板搬送装置１７によって加熱
室１４に搬送され、ここで予備加熱が行われる。続い
て、成膜室１５に基板１９を搬送して、透明導電膜をス
パッタリングにより形成し、その後基板１９を熱処理室
１６に搬送する。熱処理室１６の温度およびガス流量
は、成膜室１５の温度およびガス流量と同じに保たれて
いる。ここで所定時間基板１９を保持した後、基板投入
室１３から基板１９を搬出する。図５（ａ）に示す枚葉
式成膜装置のように、成膜室と熱処理室とを分離すると
それぞれが２分間ずつの処理となるので、熱処理による
処理能力の低下を防ぐことができる。
設けた枚葉式成膜装置の例を示す。基板投入室１３から
搬入された基板１９は、基板搬送装置１７によって加熱
室１４に搬送され、ここで予備加熱が行われる。続い
て、成膜室１５に基板１９を搬送して、透明導電膜をス
パッタリングにより形成し、その後基板１９を熱処理室
１６に搬送する。熱処理室１６の温度およびガス流量
は、成膜室１５の温度およびガス流量と同じに保たれて
いる。ここで所定時間基板１９を保持した後、基板投入
室１３から基板１９を搬出する。図５（ａ）に示す枚葉
式成膜装置のように、成膜室と熱処理室とを分離すると
それぞれが２分間ずつの処理となるので、熱処理による
処理能力の低下を防ぐことができる。
【００３６】さらに熱処理室を、図５（ｂ）に示す成膜
装置のように、成膜前の基板１９を予備加熱する加熱室
に兼用すれば、熱処理室を設けたことによる成膜装置の
大型化も防ぐことができる。基板の予備加熱と熱処理と
は施す処理がほぼ同じなので、加熱室において複数の基
板の予備加熱と熱処理とを同時に行うことができるので
ある。基板投入室１３に投入された基板１９は、加熱及
び熱処理室１８で２分間加熱された後、成膜室１５で２
分間成膜され、再び加熱及び熱処理室１８で２分間熱処
理をされることになる。この場合にも、加熱および熱処
理室１８の温度およびガス流量は、成膜室１５の温度お
よびガス流量と同じに設定されている。このように、図
５（ｂ）に示すような成膜装置においても熱処理と予備
加熱とが同時に行われるので、成膜装置の処理能力の低
下を防ぐことができる。なお、基板１９の予備加熱は減
圧下で行われるので、図５（ｂ）の成膜装置ではＩＴＯ
膜成膜後の熱処理も減圧下で行われることになる。しか
し、本願発明者らの実験により、ＩＴＯ膜成膜後の熱処
理の際の圧力はＩＴＯ膜のエッチング時のパターニング
精度等に大きな影響を及ぼさないことが確認されてい
る。
装置のように、成膜前の基板１９を予備加熱する加熱室
に兼用すれば、熱処理室を設けたことによる成膜装置の
大型化も防ぐことができる。基板の予備加熱と熱処理と
は施す処理がほぼ同じなので、加熱室において複数の基
板の予備加熱と熱処理とを同時に行うことができるので
ある。基板投入室１３に投入された基板１９は、加熱及
び熱処理室１８で２分間加熱された後、成膜室１５で２
分間成膜され、再び加熱及び熱処理室１８で２分間熱処
理をされることになる。この場合にも、加熱および熱処
理室１８の温度およびガス流量は、成膜室１５の温度お
よびガス流量と同じに設定されている。このように、図
５（ｂ）に示すような成膜装置においても熱処理と予備
加熱とが同時に行われるので、成膜装置の処理能力の低
下を防ぐことができる。なお、基板１９の予備加熱は減
圧下で行われるので、図５（ｂ）の成膜装置ではＩＴＯ
膜成膜後の熱処理も減圧下で行われることになる。しか
し、本願発明者らの実験により、ＩＴＯ膜成膜後の熱処
理の際の圧力はＩＴＯ膜のエッチング時のパターニング
精度等に大きな影響を及ぼさないことが確認されてい
る。
【００３７】さらに、成膜装置を図５に示した枚葉式で
はなく、図６に示すようなインライン式とすることもで
きる。インライン式成膜装置においても、透明導電膜の
形成、熱処理は枚葉式の場合と同様に行われる。まず、
基板投入室２０から投入された基板１９は、基板搬送用
トレイ２５によって加熱室２１に搬送される。ここで、
例えば２分間の予備加熱が行われた後、トレイ２５とと
もに基板１９は成膜室２２に搬送され、ここで透明導電
膜のスパッタリングによる堆積が行われる。続いて基板
１９は、熱処理室２３に搬送され、ここで、例えば２分
間保持される。熱処理室２３の温度およびガス流量は、
成膜室２２の温度およびガス流量と同じに設定されてい
る。熱処理が終わると、基板２９は、冷却室２４を経て
基板投入室２０に搬送され、ここから搬出される。この
ようにインライン式成膜装置においても、図６に示すよ
うに、成膜室の後に熱処理室を設ければ、処理能力を低
下させることなく、熱処理を行うことができる。
はなく、図６に示すようなインライン式とすることもで
きる。インライン式成膜装置においても、透明導電膜の
形成、熱処理は枚葉式の場合と同様に行われる。まず、
基板投入室２０から投入された基板１９は、基板搬送用
トレイ２５によって加熱室２１に搬送される。ここで、
例えば２分間の予備加熱が行われた後、トレイ２５とと
もに基板１９は成膜室２２に搬送され、ここで透明導電
膜のスパッタリングによる堆積が行われる。続いて基板
１９は、熱処理室２３に搬送され、ここで、例えば２分
間保持される。熱処理室２３の温度およびガス流量は、
成膜室２２の温度およびガス流量と同じに設定されてい
る。熱処理が終わると、基板２９は、冷却室２４を経て
基板投入室２０に搬送され、ここから搬出される。この
ようにインライン式成膜装置においても、図６に示すよ
うに、成膜室の後に熱処理室を設ければ、処理能力を低
下させることなく、熱処理を行うことができる。
【００３８】
【発明の効果】従来、有機絶縁膜上にＩＴＯ膜を成膜す
る場合、エッチング時のパターニング精度の良いＩＴＯ
膜を得るためには、ＩＴＯ膜成膜後にオーブンなどで１
〜２時間程度熱処理を行う必要があった。
る場合、エッチング時のパターニング精度の良いＩＴＯ
膜を得るためには、ＩＴＯ膜成膜後にオーブンなどで１
〜２時間程度熱処理を行う必要があった。
【００３９】しかし、本発明の製造方法では、ＩＴＯ膜
の成膜後、成膜装置内で１〜２分程度、成膜温度以下の
温度で熱処理を行うことにより充分な効果が得られる。
このため、従来の製造方法より短い工程で、エッチング
時のパターニング精度の良いＩＴＯ膜を有機絶縁膜上に
成膜することが可能となる。
の成膜後、成膜装置内で１〜２分程度、成膜温度以下の
温度で熱処理を行うことにより充分な効果が得られる。
このため、従来の製造方法より短い工程で、エッチング
時のパターニング精度の良いＩＴＯ膜を有機絶縁膜上に
成膜することが可能となる。
【００４０】これにより液晶表示装置の製造コストを削
減することができる。
減することができる。
【図１】高開口率構造を採用したアクティブマトリクス
基板の作製途中の状態を示す図であり、（ａ）は平面
図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図であ
る。
基板の作製途中の状態を示す図であり、（ａ）は平面
図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図であ
る。
【図２】高開口率構造を採用したアクティブマトリクス
基板を示す図であり、（ａ）は平面図、（ｂ）は、
（ａ）のＡ−Ａ’線に沿った断面図である。
基板を示す図であり、（ａ）は平面図、（ｂ）は、
（ａ）のＡ−Ａ’線に沿った断面図である。
【図３】（ａ）から（ｆ）は、本発明の液晶表示装置の
製造方法における主要な工程をを説明する図である。
製造方法における主要な工程をを説明する図である。
【図４】有機絶縁膜上に形成したＩＴＯ膜の熱処理時間
と、ＩＴＯ膜のエッチングレートに対するエッチング時
の線幅シフトレートの比率及びその面内均一性との関係
を示すグラフである。
と、ＩＴＯ膜のエッチングレートに対するエッチング時
の線幅シフトレートの比率及びその面内均一性との関係
を示すグラフである。
【図５】（ａ）、（ｂ）は、それぞれ、本発明の枚葉式
成膜装置の一構成例を示す図である。
成膜装置の一構成例を示す図である。
【図６】本発明のインライン式成膜装置の構成例を示す
図である。
図である。
１ ゲート配線 ２ データ配線 ３ コモン配線 ４ ドレイン電極 ５ コンタクトホール ６ 絵素電極 ７ スイッチング素子 ８ ゲート絶縁膜 ９ 絶縁性基板 １０ 有機絶縁膜 １１ 透明導電膜 １２ 熱処理された透明導電膜 １３、２０ 基板投入室 １４、２１ 加熱室 １５、２２ 成膜室 １６、２３ 熱処理室 １７ 基板搬送装置 １８ 加熱及び熱処理室 １９ 基板 ２４ 冷却室 ２５ 基板搬送用トレイ
Claims (8)
- 【請求項１】 一対の絶縁性基板と、該一対の絶縁性基
板の間に封入された液晶とを備えており、該一対の絶縁
性基板の一方には、マトリクス状に配置されたスイッチ
ング素子と、該スイッチング素子を制御する互いに直交
するように配置されたゲート信号線及びデータ信号線
と、該ゲート信号線および該データ信号線の上方に有機
絶縁膜を介して形成された画素電極とが設けられている
液晶表示装置の製造方法であって、 該有機絶縁膜上に透明導電膜を形成する工程と、 形成された該透明導電膜に対して成膜温度以下の温度で
熱処理を行う工程と、 該熱処理後に該透明導電膜をパターニングして該画素電
極を形成する工程とを包含している、液晶表示装置の製
造方法。 - 【請求項２】 前記熱処理を、１００℃以上、前記成膜
温度以下の温度で前記絶縁性基板を一定時間保持する形
で行う、請求項１に記載の液晶表示装置の製造方法。 - 【請求項３】 前記一定時間は１分間以上である、請求
項１または２に記載の液晶表示装置の製造方法。 - 【請求項４】 前記熱処理を、前記透明導電膜を形成す
る成膜装置内で行う、請求項１から３のいずれか１つに
記載の液晶表示装置の製造方法。 - 【請求項５】 前記透明導電膜はスパッタリングにより
形成され、前記熱処理は、前記成膜温度と該スパッタリ
ングの際のガス流量を保ったまま行われる、請求項１に
記載の液晶表示装置の製造方法。 - 【請求項６】 基板上に透明導電膜を形成する成膜室
と、 形成された該透明導電膜に対して、形成時の温度以下で
熱処理を行う熱処理室と、を備えている成膜装置。 - 【請求項７】 前記熱処理室は、前記透明導電膜の形成
に先立って前記基板を加熱する加熱室としても用いられ
る、請求項６に記載の成膜装置。 - 【請求項８】 前記熱処理室の温度およびガス流量は、
前記成膜室の温度およびガス流量と実質的に同じであ
る、請求項６または７に記載の成膜装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8070781A JPH09258247A (ja) | 1996-03-26 | 1996-03-26 | 液晶表示装置の製造方法および成膜装置 |
| US08/823,726 US5989782A (en) | 1996-03-26 | 1997-03-25 | Method for producing liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8070781A JPH09258247A (ja) | 1996-03-26 | 1996-03-26 | 液晶表示装置の製造方法および成膜装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258247A true JPH09258247A (ja) | 1997-10-03 |
Family
ID=13441418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070781A Withdrawn JPH09258247A (ja) | 1996-03-26 | 1996-03-26 | 液晶表示装置の製造方法および成膜装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5989782A (ja) |
| JP (1) | JPH09258247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218206B1 (en) | 1998-03-31 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Method for producing thin film transistor and thin film transistor using the same |
| US6411346B1 (en) | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
| US7012657B2 (en) | 2002-10-25 | 2006-03-14 | Nec Lcd Technologies, Ltd. | Method of fabricating liquid crystal display device |
| JP2010272875A (ja) * | 1998-03-03 | 2010-12-02 | Akt Kk | 大領域ガラス基板のコーティング及びアニーリング方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6568978B2 (en) | 2000-03-31 | 2003-05-27 | Sharp Kabushiki Kaisha | Electrode substrate, method for producing the same, and display device including the same |
| US20020184970A1 (en) * | 2001-12-13 | 2002-12-12 | Wickersham Charles E. | Sptutter targets and methods of manufacturing same to reduce particulate emission during sputtering |
| US6739196B2 (en) | 2000-05-11 | 2004-05-25 | Tosoh Smd, Inc. | Cleanliness evaluation in sputter targets using phase |
| JP4303970B2 (ja) * | 2001-04-04 | 2009-07-29 | トーソー エスエムディー，インク． | アルミニウムスパッタリングターゲットまたはアルミニウム合金スパッタリングターゲット中の酸化アルミニウム介在物の臨界寸法を決定する方法 |
| JP4349904B2 (ja) * | 2001-08-09 | 2009-10-21 | トーソー エスエムディー，インク． | 寸法と位置によって分類された欠陥の種類による、非破壊的なターゲット清浄度特性決定のための方法と装置 |
| CN100437251C (zh) * | 2002-08-16 | 2008-11-26 | Nec液晶技术株式会社 | 在涂覆形成的夹层绝缘膜上具有透明导电膜的液晶显示器 |
| US7345366B2 (en) * | 2005-05-18 | 2008-03-18 | Industrial Technology Research Institute | Apparatus and method for testing component built in circuit board |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172685A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| JP2808480B2 (ja) * | 1990-07-18 | 1998-10-08 | キヤノン株式会社 | 液晶カラー表示素子用基板の製造方法 |
| JP3058509B2 (ja) * | 1992-06-16 | 2000-07-04 | シャープ株式会社 | 液晶表示素子の製造方法 |
| JP3202362B2 (ja) * | 1992-07-21 | 2001-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE69332142T2 (de) * | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
-
1996
- 1996-03-26 JP JP8070781A patent/JPH09258247A/ja not_active Withdrawn
-
1997
- 1997-03-25 US US08/823,726 patent/US5989782A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272875A (ja) * | 1998-03-03 | 2010-12-02 | Akt Kk | 大領域ガラス基板のコーティング及びアニーリング方法 |
| US6218206B1 (en) | 1998-03-31 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Method for producing thin film transistor and thin film transistor using the same |
| US6411346B1 (en) | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
| US7012657B2 (en) | 2002-10-25 | 2006-03-14 | Nec Lcd Technologies, Ltd. | Method of fabricating liquid crystal display device |
| US7046314B2 (en) | 2002-10-25 | 2006-05-16 | Nec Lcd Technologies Ltd. | Method of fabricating liquid crystal display device |
| US7110058B2 (en) | 2002-10-25 | 2006-09-19 | Nec Lcd Technologies | Method of fabricating liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5989782A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309628B1 (ko) | 반도체장치의제조방법 | |
| US7923309B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US6500736B2 (en) | Crystallization method of amorphous silicon | |
| US7964250B2 (en) | Flexible display device having enhanced thin film semiconductive layer and method of manufacture | |
| US20020115242A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| JP2003058078A (ja) | 薄膜トランジスタとそれらを用いた有機ｅｌディスプレイ装置及び製造方法 | |
| JPH09258247A (ja) | 液晶表示装置の製造方法および成膜装置 | |
| JPH09148586A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101988014B1 (ko) | 어레이 기판의 제조 방법 및 이에 사용되는 제조 장치 | |
| JPH1041518A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
| KR20010095001A (ko) | 전극 기판, 전극 기판 제조 방법 및 전극 기판을 포함한표시 장치 | |
| US6103557A (en) | Semiconductor device or thin-film transistor manufacturing apparatus and manufacturing method | |
| JP3471082B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP2002182587A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH03224236A (ja) | 被処理体の処理方法及び処理装置 | |
| JPH1098085A (ja) | プラズマ処理装置および薄膜トランジスタ製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JPH0744277B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| JPH09181060A (ja) | 薄膜成膜装置 | |
| TWI253758B (en) | Method of manufacturing electro-optical device and heat treatment device for transparent substrate | |
| KR20030020539A (ko) | 반사형 액정표시장치 및 그의 제조방법 | |
| JP2003347386A (ja) | 基材搬送方法、半導体装置の製造方法、集積回路、ディスプレイ装置、及び電子機器 | |
| JPH09129698A (ja) | 半導体製造装置 | |
| JPH0785736A (ja) | 導電膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |