KR101146486B1 - 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판 - Google Patents

금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판 Download PDF

Info

Publication number
KR101146486B1
KR101146486B1 KR1020050057253A KR20050057253A KR101146486B1 KR 101146486 B1 KR101146486 B1 KR 101146486B1 KR 1020050057253 A KR1020050057253 A KR 1020050057253A KR 20050057253 A KR20050057253 A KR 20050057253A KR 101146486 B1 KR101146486 B1 KR 101146486B1
Authority
KR
South Korea
Prior art keywords
metal alloy
alloy layer
wiring
layer
gate
Prior art date
Application number
KR1020050057253A
Other languages
English (en)
Other versions
KR20070001648A (ko
Inventor
김강석
채정헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050057253A priority Critical patent/KR101146486B1/ko
Publication of KR20070001648A publication Critical patent/KR20070001648A/ko
Application granted granted Critical
Publication of KR101146486B1 publication Critical patent/KR101146486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 화상표시장치에 사용되는 저저항 배선의 형성방법에 관한 것으로 특히, 산화를 이용한 금속 배선 형성방법 및 이를 이용한 액정 표시 장치용 어레이 기판에 관한 것이다.
본 발명에 따르면, 액정 표시 장치용 어레이 기판에서 금속 배선을 구리 합금으로 형성하고 표면에 산화막을 형성함으로써 저저항 배선을 가지는 화상 표시 장치를 제작할 수 있다.
또한, 본 발명은 별도의 산화 공정 없이 세정 공정 및 열처리 공정에서 구리 합금 배선의 도펀트를 표면으로 이동시켜 산화막을 형성함으로써 구리 배선의 비저항값을 현저히 낮춰 구리 배선 특성을 향상시킴과 동시에 상기 산화막이 구리가 실리콘층으로 확산되는 것을 방지할 수 있어 별도의 확산 방지막이 필요없으므로 공정이 간단하고 제조 비용을 저감하는 장점이 있다.
구리 배선, 산화막, 저저항 배선

Description

금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용 어레이 기판{metal line fabrication method and the array substrate for LCD by using it}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 저저항 배선을 가지는 액정 표시 장치용 어레이 기판의 일부 화소를 개략적으로 보여주는 평면도.
도 3은 도 2에서 A-A'로 절단하여 보여주는 단면도.
도 4a 내지 도 4d는 본 발명에 따른 액정 표시 장치용 어레이 기판의 공정 순서에 따라 도시한 공정 단면도.
도 5는 본 발명에 따른 구리 합금 배선 형성 방법을 도시한 순서도.
도 6은 본 발명에 따른 구리 합금층 세정 공정시 이루어지는 산화막 형성 공정을 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
100 : 기판 104 : 게이트 전극
104a, 114a, 116a, 118a : 산화막
110 : 액티브층 112 : 오믹 콘택층
114 : 소스 전극 116 : 드레인 전극
118 : 데이터 배선 120 : 금속 패턴
124 : 화소 전극
본 발명은 화상표시장치에 사용되는 저저항 배선의 형성방법에 관한 것으로 특히, 산화를 이용한 금속 배선 형성방법 및 이를 이용한 액정 표시 장치용 어레이 기판에 관한 것이다.
일반적으로, 구리배선은 액정표시장치(LCD)또는 플라즈마 평판표시장치(PDP)의 신호배선으로 응용되고 있다.
상기 표시장치의 대면적화가 이루어지면서 저(低)저항 배선이 요구되는 가운데, 상기 구리배선은 저 저항 배선으로 많은 적용이 기대된다.
이하, 도면을 참조하여 상기 구리배선이 적용되고 있는 대표적인 화상표시소자인 액정표시장치에 대해 간략히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 도시한 바와 같이, 일반적인 액정표시장치(51)는 블랙매트릭스(6)와 서브컬러필터(7)를 포함하는 컬러필터(8)가 구성되고, 상기 컬러필터(8)의 상부에 증착된 투명전극인 공통전극(9)이 형성된 상부기판(5)과, 화소 영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(24)이 형성된다.
상기 화소(P)영역은 상기 게이트배선(12)과 데이터배선(24)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(17)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(24)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효 과에 기인한 것이다.
자세히 설명하면, 상기 액정층(14)은 자발분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조 가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
전술한 바와 같은 구성에서, 상기 데이터 배선은 크롬(Cr)과 몰리브덴(Mo)과 탄탈륨(Ta)과 같은 도전성 금속으로 제작되는데 이러한 금속은 열적인 안정성(thermal stability)이 우수하여 힐락(hillock)과 같은 결함이 발생하지 않는 장점을 가진다.
이러한 금속들은 일반적으로 스퍼터링(sputtering)과 같은 물리 기상 증착법을 이용하여 기판 위에 증착하고, 습식 식각(wet etching) 또는 건식 식각(dry etching)방식으로 식각하여, 상기 데이터 배선 또는 게이트 배선을 형성하게 된다.
그러나, 상기 금속들은 앞서 설명한 열적 안정성과 같은 장점을 가지고 있으나, 화상표시장치의 크기가 대면적화 되어가면서 이들 금속이 가지는 높은 비저항으로 인해 신호지연(signal delay)를 유발하게 된다.
따라서, 비저항이 낮으며 힐락을 형성하지 않는 물질이 화상표시장치를 제작 하는데 있어서 필수적이다. 실제로 15인치 이상의 대화면 그리고 SXGA 그리고 UXGA와 같은 해상도를 가지는 표시장치를 가지기 위해서는 새로운 물질의 배선재료를 필요로 하게 된다.
현재로서는 구리(Cu)와 알루미늄(Al)이 가장 낮은 비저항으로 인해 가장 적절한 배선재료로 인식되고 있는 상황이지만, 알루미늄(Al)의 경우 힐락이 발생하는 것이 문제가 되며, 이를 해결하기 위한 제안된 알루미늄 합금은 비저항이 높은 문 제가 있다.
따라서, 상기 저 항 배선 재료로 구리 합금(Cu-alloy)를 사용하려는 연구가 활발히 진행되고 있다.
그러나, 구리 합금은 실리콘 산화물 또는 실리콘 기판으로 쉽게 확산되는 문제를 가지고 있어서, 상기 구리 합금의 도입은 확산 방지막을 형성하는 공정을 필요로 한다.
그런데, 상기 확산 방지막의 사용은 확산 방지막 자체의 높은 비저항으로 인하여 전체 배선의 비저항을 증가시키는 요인으로 작용하게 되어 구리 합금 사용하는 장점을 해치는 문제가 있다.
본 발명은 구리합금을 이용하여 배선을 형성할때 세정 공정과 포토 공정을 이용하여 별도의 열처리 공정 없이 확산 방지막을 조기에 형성하는 저저항 금속 배선을 가지는 액정 표시 장치용 어레이 기판 및 금속 배선 형성 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 저저항 금속 배선 형성 방법은 기판 상에 금속 합금층을 형성하는 단계와; 상기 금속 합금층을 순수(DI) 세정하는 단계와; 상기 금속 합금층을 열처리 하여 상기 금속 합금층을 산화시키는 단계와; 상기 금속 합금층에 포토 레지스트를 도포하는 단계와; 상기 포토 레지스트를 베이크, 노광, 현상하여 포토 레지스트 패턴을 형성하는 단계와; 상기 포토 레 지스트 패턴을 마스크로 상기 산화된 금속 합금층을 식각하는 단계와; 상기 포토 레지스트 패턴을 스트립하여 금속 합금 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 표면 산화막이 형성된 게이트 배선 및 게이트 전극과; 상기 게이트 배선 및 게이트 전극상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 액티브층 및 오믹 콘택층과; 상기 액티브층 및 오믹 콘택층 상에 형성된 소스 및 드레인 전극과, 상기 게이트 배선과 교차하여 상기 드레인 전극과 연결된 데이터 배선과; 상기 데이터 배선 상에 형성된 보호막과; 상기 보호막을 관통하여 상기 드레인 전극과 접속하는 화소 전극을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치용 어레이 기판에 대해서 설명한다.
도 2는 본 발명에 따른 저저항 배선을 가지는 액정 표시 장치용 어레이 기판의 일부 화소를 개략적으로 보여주는 평면도이고, 도 3은 도 2에서 A-A'로 절단하여 보여주는 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 기판(100)상에 게이트배선(106)과 데이터배선(118)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(106)과 데이터배선(118)의 직교 점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
상기 박막트랜지스터(T)는 상기 게이트배선(106)과 연결되어 주사신호를 인 가 받는 게이트전극(104)과, 상기 데이터배선(118)과 연결되어 데이터신호를 인가 받는 소스전극(114) 및 이와는 소정간격 이격된 드레인전극(116)으로 구성한다.
또한, 상기 게이트전극(104) 상부에 구성되고 상기 소스전극(114)및 드레인전극(116)과 접촉하는 액티브층(110)을 포함한다.
상기 게이트배선(106)의 상부에는 아일랜드 형상의 금속패턴(120)을 형성한다.
또한, 상기 화소영역(P)상에는 상기 드레인 전극(116)과 접촉하는 투명한 화소전극(124)을 구성하며, 상기 투명한 화소전극(124)의 일부는 상기 게이트배선(106)의 상부로 연장하여 구성한다.
상기 화소전극(124)은 상기 금속패턴(120)과 접촉하도록 한다.
이때, 상기 게이트배선(106)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(124)과 접촉하는 금속패턴(120)이 제 2 스토리지 전극의 기능을 하며, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(미도시)이 유전체의 역할을 하는 스토리지 캐패시터(C)를 구성할 수 있다.
전술한 바와 같이 구성되는 어레이기판의 구성 중 상기 게이배선(106)과 데이터 배선(118)과 게이트 전극(104)과 소스 및 드레인 전극(114,116)은 구리 합금(Cu-alloy) 배선으로 형성할 수 있다.
이때, 상기 구리 합금(Cu-alloy) 배선은 배선 표면에 산화막(oxide layer)(104a, 114a, 116a, 118a)이 형성되어 있다.
그리고, 상기 구리 합금은 구리(Cu)에 아연(Zn), 은(Ag), 타이타늄(Ti), 마 그네슘(Mg)과 같이 산화가 용이하게 이루어지도록 도펀트(dopant)를 첨가하여 형성한다.
상기 산화막(104a, 114a, 116a, 118a)은 구리의 실리콘 또는 실리콘 산화물로의 확산을 방지하는 역할을 할 수 있다.
또한, 상기 산화막(104a, 114a, 116a, 118a)은 구리 합금 배선 형성 후에 형성되는 절연막 증착 공정시 사용되는 플라즈마등에 의한 데미지(damage)로부터 배선의 표면을 보호할 수 있다.
이하, 도 4a 내지 도 4d를 참조하여 본 발명에 따른 액정 표시 장치의 제조 방법을 구체적으로 설명한다.
도 4a 내지 도 4d는 도 2의 A-A'를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 투명한 절연 기판(100) 상에 구리 합금을 소정의 두께로 증착한 후 패터닝하여, 게이트 전극(104)과 게이트 배선(106)의 형상대로 형성한다.
상기 구리 합금은 구리(Cu)에 아연(Zn), 은(Ag), 타이타늄(Ti), 마그네슘(Mg)과 같이 산화가 용이하게 이루어지도록 도펀트(dopant)를 첨가하여 형성한다.
여기서, 상기 투명한 절연 기판(100) 상에 상기 구리 합금으로 게이트 전극(104), 게이트 배선(106) 패턴을 형성하는 방법을 도 5에 도시한 순서도로서 설명한다.
상기 투명한 절연 기판(100) 상에 구리 합금층을 증착하고(S100), 상기 구리 합금층은 순수(deionized water;DI) 세정 공정과 자외선(UV) 조사 및 적외선(IR) 가열 공정 등의 1차 세정 공정을 거친다(S110).
여기서, 도 6은 본 발명에 따른 구리 합금층 세정 공정시 이루어지는 산화막 형성 공정을 보여주는 도면이다.
이때, 도 6에 도시된 바와 같이, 상기 1차 세정 공정은 산소(O2) 분위기에서 이루어지며, 세정시의 수분으로부터 산화분위기 조성이 가능하게 되며, 다음으로 자외선에 의한 유기 물질의 화학 결합의 절단효과를 가져오는 자외선 조사 공정과 오존의 강력한 산화력을 발생할 수 있도록 열처리하는 적외선 가열 건조 공정으로 상기 구리 합금층은 자연적인 산소 분위기에서 열처리가 이루어지므로 강력한 산화가 발생된다.
바람직하게는, 상기 1차 세정 공정에서 150도 ~ 450도로 열처리 되도록 한다.
따라서, 상기 구리 합금층은 내부의 도펀트가 열처리에 의해 표면으로 충분히 확산되게 되고, 산소 분위기에서 강력한 산화력이 발생되어 상기 구리합금층 표면에 산화막이 형성되게 된다.
상기 구리 합금층은 구리(Cu)에 아연(Zn), 은(Ag), 타이타늄(Ti), 마그네슘(Mg)과 같이 산화가 용이하게 이루어지도록 도펀트(dopant)를 첨가하여 형성하며, 상기 도펀트는 산화되어 상기 구리 합금층 표면에 산화아연(ZnO), 산화은(AgO), 산화타이타늄(TiOx), 산화마그네슘(MgO) 등의 산화막을 형성함으로써 상기 구리의 확산을 방지하는 확산 방지막으로서의 역할을 하게 된다.
또한, 상기 구리 합금층은 기판과의 사이에도 산화막을 형성할 수 있으며, 이는 기판 세정시 잔존하는 산소 분위기에 의해 이루어질 수 있으며, 공정 중에 이루어지는 열처리에 의해 도펀트가 구리 합금층 표면으로 이동함에 따라 용이하게 발생된다.
이후, 상기 구리 합금층은 포토 공정을 이용하여 게이트 패턴을 형성한다(S120).
상기 구리 합금층 상에 포토 레지스트(PR)가 형성되고 마스크를 배치시킨 후 노광하고 현상하여 소정의 포토 레지스트 패턴을 형성한다.
그리고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 구리 합금층을 식각함으로써 게이트 패턴을 얻게 되며, 상기 포토 레지스트 패턴은 스트립한다(S130).
이어서, 상기 구리 합금층으로 이루어진 게이트 패턴들은 이물 제거를 위하여 2차 세정 공정을 한다(S140).
상기 2차 세정 공정은 산소(O2) 분위기에서 이루어지며, 세정시의 수분으로부터 산화분위기 조성이 가능하게 되며, 다음으로 자외선에 의한 유기 물질의 화학 결합의 절단효과를 가져오는 자외선 조사 공정과 오존의 강력한 산화력을 발생할 수 있도록 열처리하는 적외선 가열 건조 공정으로 상기 구리 합금층은 자연적인 산소 분위기에서 열처리가 이루어지므로 강력한 산화가 발생된다.
바람직하게는, 상기 1차 세정 공정에서 150도 ~ 450도로 열처리 되도록 한 다.
상기와 같이 이루어지는 2차 세정 공정에서는 구리 합금층으로 이루어지는 게이트 전극(104)을 포함하는 게이트 패턴들의 측면에 산화막(104a)이 형성되게 된다.
따라서, 상기 게이트 패턴들의 모든 표면에 산화막이 형성된다.
상기 게이트 패턴들은 게이트 전극(104)과 게이트 배선(106)을 형성할 수 있다.
그리고, 도 4b에 도시된 바와 같이, 상기 게이트 전극(104)과 게이트 배선(106)이 형성된 기판(100)의 전면에 질화 실리콘(SiN X )과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하고 패턴하여 게이트 절연막(108)을 형성한다.
이때, 상기 게이트 절연막(108) 증착 공정시 300도 이상의 열처리가 이루어지며, 이로 인하여 상기 게이트 패턴을 이루는 구리 합금층에서 도펀트들의 표면 이동이 활발하게 이루어지고 더욱 순수한 구리 성분으로 이루어진 저저항 게이트 패턴들을 얻을 수 있게 된다.
다음으로, 상기 게이트 전극(104) 상부의 게이트 절연막(108)상에 순수한 비정질 실리콘(a-Si:H)층과 불순물이 포함된 비정질 실리콘(n+a-Si:H)층을 적층한 후 패턴하여, 액티브층(110)과 오믹 콘택층(112)을 형성한다.
다음으로, 도 4c에 도시한 바와 같이, 상기 액티브층(110)과 오믹 콘택층 (112)이 형성된 기판(100)의 전면에 구리 합금층을 증착한 후 패터닝하여, 데이터 배선(118)과 소스 및 드레인 전극(114,116)을 형성한다.
상기 데이터 배선(118)과 소스 및 드레인 전극(114, 116)의 표면에는 산화막(114a, 116a, 118a)이 형성되어 있다.
상기 구리 합금은 구리(Cu)에 아연(Zn), 은(Ag), 타이타늄(Ti), 마그네슘(Mg)과 같이 산화가 용이하게 이루어지도록 도펀트(dopant)를 첨가하여 형성한다.
상기 산화막(114a, 116a, 118a)은 구리(Cu)의 실리콘 또는 실리콘 산화물로의 확산을 방지하는 역할을 할 수 있다.
또한, 상기 산화막(114a, 116a, 118a)은 구리 합금 배선 형성 후에 형성되는 보호막 증착 공정시 사용되는 플라즈마등에 의한 데미지(damage)로부터 배선의 표면을 보호할 수 있다.
또한, 상기 구리 합금층은 게이트 절연막(108)과의 사이에도 산화막을 형성할 수 있으며, 이는 기판 세정시 잔존하는 산소 분위기에 의해 이루어질 수 있으며, 공정 중에 이루어지는 열처리에 의해 도펀트가 구리 합금층 표면으로 이동함에 따라 용이하게 발생된다.
이때, 서로 이격하여 구성된 소스전극(114)과 드레인 전극(116)과, 상기 소스전극(114)과 연결되어 일 방향으로 형성된 데이터 배선(118)과, 상기 게이트 배선(106)의 일부 상부에 아일랜드 형상의 금속패턴(120)을 형성할 수 있다.
상기 금속패턴(120)의 표면에도 산화막(120a)이 형성되어 있다.
다음으로, 상기 데이터 배선(118)과 소스 및 드레인 전극(114,116)이 형성된 기판의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 투명한 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(122)을 형성한다.
이때, 상기 보호막(122) 형성 공정시 300도 이상의 열처리가 이루어지며, 이로 인하여 상기 구리 합금층에서 도펀트들의 표면 이동이 활발하게 이루어지고 더욱 순수한 구리 성분으로 이루어진 저저항 데이터 배선(118)과 소스 및 드레인 전극(114, 116)을 얻을 수 있게 된다.
연속하여, 상기 보호막(122)을 패턴하여 드레인 전극(116)의 일부와 금속패턴(112)의 일부를 노출하는 공정을 진행한다.
다음으로, 도 4d에 도시된 바와 같이, 상기 보호막(122)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속물질 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(116)과 금속패턴(120)과 접촉하면서 화소영역(P)에 구성되는 투명 화소전극(124)을 형성한다.
이때, 상기 게이트배선(106)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(122)과 접촉하는 금속패턴(120)이 제 2 스토리지 전극의 기능을 하며, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(108)이 유전체의 역할을 하는 스토리지 캐패시터(C)를 구성할 수 있다.
전술한 바와 같은 공정을 통해 저저항 구리 합금을 이용하여 본 발명에 따른 액정 표시 장치용 어레이기판을 제작할 수 있다.
이상 전술한 바와 같이, 본 발명에 따른 금속 배선의 형성방법 및 이를 이용 한 액정 표시 장치용 어레이 기판은 기술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치용 어레이 기판에서 금속 배선을 구리 합금으로 형성하고 표면에 산화막을 형성함으로써 저저항 배선을 가지는 화상 표시 장치를 제작할 수 있는 효과가 있다.
또한, 본 발명은 별도의 산화 공정 없이 세정 공정 및 열처리 공정에서 구리 합금 배선의 도펀트를 표면으로 이동시켜 산화막을 형성함으로써 구리 배선의 비저항값을 현저히 낮춰 구리 배선 특성을 향상시킴과 동시에 상기 산화막이 구리가 실리콘층으로 확산되는 것을 방지할 수 있어 별도의 확산 방지막이 필요없으므로 공정이 간단하고 제조 비용을 저감하는 효과가 있다.

Claims (15)

  1. 기판 상에 금속 합금층을 형성하는 단계와;
    상기 금속 합금층을 순수(DI) 세정하는 단계와;
    상기 금속 합금층을 열처리 하여 상기 금속 합금층을 산화시키는 단계와;
    상기 산화된 금속 합금층에 포토 레지스트를 도포하는 단계와;
    상기 포토 레지스트를 베이크, 노광, 현상하여 포토 레지스트 패턴을 형성하는 단계와;
    상기 포토 레지스트 패턴을 마스크로 상기 산화된 금속 합금층을 식각하는 단계와;
    상기 포토 레지스트 패턴을 스트립하여 금속 합금 패턴을 형성하는 단계를 포함하며,
    상기 금속 합금층을 열처리하여 상기 금속 합금층을 산화시키는 단계에서 상기 금속 합금층과 상기 기판의 사이에 산화막이 더 형성되는 것을 특징으로 하는 금속 배선 형성 방법.
  2. 제 1항에 있어서,
    상기 포토 레지스트 패턴을 스트립하는 단계 이후에,
    상기 금속 합금 패턴을 순수(DI) 세정하는 단계와;
    상기 금속 합금 패턴을 열처리 하여 상기 금속 합금 패턴을 산화시키는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1항에 있어서,
    상기 금속 합금 패턴은 측면이 산화되는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1항에 있어서,
    상기 금속 합금층은 도펀트를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제 1항에 있어서,
    상기 금속 합금층은 아연(Zn), 은(Ag), 타이타늄(Ti), 마그네슘(Mg)을 도펀트(dopant)로 첨가하는 것을 특징으로 하는 금속 배선 형성 방법.
  6. 제 1항에 있어서,
    상기 금속 합금층은 구리(Cu)를 주성분으로 하는 것을 특징으로 하는 금속 배선 형성 방법.
  7. 제 4항에 있어서,
    상기 도펀트의 산소 친화력은 구리의 산소 친화력보다 큰 것을 특징으로 하는 금속 배선 형성 방법.
  8. 제 1항에 있어서,
    상기 열처리 하는 단계에 있어서,
    상기 금속 합금층은 150도~450도 사이에서 열처리가 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  9. 제 1항에 있어서,
    상기 열처리 하는 단계는,
    상기 금속 합금층에 자외선(UV)을 조사하는 단계와;
    상기 금속 합금층에 적외선 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
  10. 제 1항에 있어서,
    상기 순수 세정 단계는 상기 금속 합금층에 산소 분위기를 조성하는 것을 특징으로 하는 금속 배선 형성 방법.
  11. 기판 상에 표면 산화막이 형성된 게이트 배선 및 게이트 전극과;
    상기 게이트 배선 및 게이트 전극상에 형성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 액티브층 및 오믹 콘택층과;
    상기 액티브층 및 오믹 콘택층 상에 형성된 소스 및 드레인 전극과, 상기 게이트 배선과 교차하여 상기 드레인 전극과 연결된 데이터 배선과;
    상기 데이터 배선 상에 형성된 보호막과;
    상기 보호막을 관통하여 상기 드레인 전극과 접속하는 화소 전극을 포함하며, 상기 게이트 배선 및 게이트 전극은 기판과의 사이에 산화막을 더 형성한 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  12. 삭제
  13. 제 11항에 있어서,
    상기 게이트 배선 및 게이트 전극은 측면에 산화막을 더 형성한 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  14. 제 11항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극은 구리 합금으로 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  15. 제 11항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극의 표면에 산화막이 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
KR1020050057253A 2005-06-29 2005-06-29 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판 KR101146486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057253A KR101146486B1 (ko) 2005-06-29 2005-06-29 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057253A KR101146486B1 (ko) 2005-06-29 2005-06-29 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판

Publications (2)

Publication Number Publication Date
KR20070001648A KR20070001648A (ko) 2007-01-04
KR101146486B1 true KR101146486B1 (ko) 2012-05-21

Family

ID=37869005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057253A KR101146486B1 (ko) 2005-06-29 2005-06-29 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판

Country Status (1)

Country Link
KR (1) KR101146486B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627548B2 (en) * 2015-01-02 2017-04-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9831451B2 (en) 2015-01-07 2017-11-28 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980045339A (ko) * 1996-12-10 1998-09-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010039692A (ko) * 1999-10-15 2001-05-15 구본준 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR20040063367A (ko) * 2003-01-07 2004-07-14 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980045339A (ko) * 1996-12-10 1998-09-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010039692A (ko) * 1999-10-15 2001-05-15 구본준 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR20040063367A (ko) * 2003-01-07 2004-07-14 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627548B2 (en) * 2015-01-02 2017-04-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9831451B2 (en) 2015-01-07 2017-11-28 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Also Published As

Publication number Publication date
KR20070001648A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US8110830B2 (en) Thin film transistor array substrate and method of manufacturing the same
TW569070B (en) Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
KR100382955B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101597312B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5347071B2 (ja) アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US6885425B2 (en) Active plate for a display device having a conductive layer with increased conductivity
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR101146486B1 (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
US8647902B2 (en) Method of manufacturing array substrate for liquid crystal display device
KR101308437B1 (ko) 액정표시장치의 제조방법
KR101174780B1 (ko) 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100416853B1 (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
WO2013008441A1 (ja) アクティブマトリクス基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8