KR20030080849A - 박막트랜지스터 액정표시장치의 제조방법 - Google Patents

박막트랜지스터 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20030080849A
KR20030080849A KR1020020019679A KR20020019679A KR20030080849A KR 20030080849 A KR20030080849 A KR 20030080849A KR 1020020019679 A KR1020020019679 A KR 1020020019679A KR 20020019679 A KR20020019679 A KR 20020019679A KR 20030080849 A KR20030080849 A KR 20030080849A
Authority
KR
South Korea
Prior art keywords
electric field
display device
thin film
film transistor
liquid crystal
Prior art date
Application number
KR1020020019679A
Other languages
English (en)
Inventor
전승익
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020020019679A priority Critical patent/KR20030080849A/ko
Publication of KR20030080849A publication Critical patent/KR20030080849A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 기판을 준비하는 단계; 상기 기판 상면에 액티브층, 게이트 산화막, 게이트 및 금속층을 형성하는 단계; 상기 구조물이 형성된 기판상에 제1보호층, 소오스/드레인과 데이터 라인 패드 및 제2보호층을 연속적으로 패터닝한 다음, 상기 제2보호층상에 도전층을 형성하는 단계; 상기 데이터 패드와 도전층 사이에 전계를 인가하는 단계; 및 상기 도전층을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하는 것이며, 별도의 전극 형성 공정을 필요로 하지 않으며, 데이터 라인 패드와 화소전극 사이에 전계를 인가하여 기판 전체에 일정한 전계가 형성되도록 하여 균일한 소자 특성을 나타내는 FALC 다결정 실리콘 박막트랜지스터 어레이를 구비한 박막트랜지스터 액정표시장치를 제조할 수 있는 효과가 있는 것이다.

Description

박막트랜지스터 액정표시장치의 제조방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 전계유도방향성 결정화법으로 비정질 또는 다결정질 실리콘 등의 박막트랜지스터 어레이를 형성하는 것을 포함하는 박막트랜지스터 액정표시장치의 제조방법에 관한 것이다.
종래 금속 매개체를 이용한 결정화법에는 금속유도 결정화 (Metal Induced Crystallization; 이하, MIC), 금속유도 측면결정화 (Metal Induced Lateral Crystallization; 이하, MILC), 전계유도 측면결정화 (Field Aided Lateral Crystallization; 이하, FALC) 등이 있다.
도 1a 및 도 1b는 FALC법을 이용한 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법을 도시한 단면도이다.
FALC법을 이용한 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법은, 도 1a에 도시된 바와 같이, 기판(100)상에 액티브층(102), 게이트 산화막(104) 및 게이트(106)를 형성한다,
그다음, 상기 게이트(106) 상면과 액티브층(102) 상면에 FALC를 위한 소정의 금속층(108)을 증착한 다음 상기 기판(100) 양단에 FALC용 전극(109)을 형성하여 직류(DC) 또는 교류(AC) 전계를 인가하여 상기 액티브층(102)을 결정화킨다. 그결과, 금속이 함유된 영역은 금속유도 결정화(MIC)가 되고 금속을 함유하지 않은 영역인 채널은 전계에 의해 (-)극에서 (+)극 방향으로 전계유도방향성 결정화가 진행된다.
이후, 도 1b에 도시된 바와 같이, 제1보호층(110), 소오스/드레인 (112a)(112b)과 데이터 라인 패드(112c), 제2보호층(114) 및 화소전극(116)을 형성하여 박막트랜지스터 어레이를 구성한다. 이후 후속공정으로 박막트랜지스터 액정표시장치를 완성한다.
상기와 같은 FALC를 이용한 박막트랜지스터 액정표시장치의 제조방법에 의하면 MILC에 비해 약 10배 이상의 결정화 속도를 보여주며 인가된 전극의 (-)극에서 (+)극 방향으로 결정화가 진행되기 때문에 채널의 금속오염을 용이하게 제거할 수 있다.
그러나, FALC를 이용한 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서는, FALC 전계인가를 위하여 기판 양단에 전극을 형성하여야 하므로 추가적인 마스크 공정이 필요하며, 소자와 소자간 절연층으로 정의되어 있는 기판에서는 다음과 같은 이유에 의해서 기판상에 일정한 전계가 인가될 수 없다.
기판 양단에 전극을 형성하여 FALC를 위한 전계를 인가하는 경우, 전극과 인접한 부위에만 전계가 인가되고 전극과 멀어질수록 인가된 전계는 낮아지게 된다. 따라서, 전극과 멀어질수록 결정화 속도가 낮아지며 그에 따른 물리적 특성 또한 낮아지게 된다. 이와 같은 문제는 소자의 균일성(uniformity) 특성을 저하시켜 실질적으로 박막트랜지스터 어레이 기판 제작이 불가능하게 된다는 문제점이 있다.
이에, 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 데이터 라인 패드와 화소전극 사이에 전계를 인가하여 기판 전체에 일정한 전계가 형성되도록 하는 박막트랜지스터 액정표시장치의 제조방법을 제공함에 있다.
도 1a 및 도 1b는 종래 기술에 따른 박막트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2d는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
200; 기판202; 액티브층
204; 게이트 산화막206; 게이트
208; 금속층210; 제1보호층
212a,212b; 소오스/드레인212c; 데이터 라인 패드
214; 제2보호층216; 도전층
216a; 화소전극
상기한 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법은, 기판을 준비하는 단계; 상기 기판 상면에 액티브층, 게이트 산화막, 게이트 및 금속층을 형성하는 단계; 상기 구조물이 형성된 기판상에 제1보호층, 소오스/드레인과 데이터 라인 패드 및 제2보호층을 연속적으로 패터닝한 다음, 상기 제2보호층상에 도전층을 형성하는 단계; 상기 데이터 패드와 도전층 사이에 전계를 인가하는 단계; 및 상기 도전층을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법은, 도 2a에 도시된 바와 같이, 먼저 기판(200)을 준비한 다음, 상기 기판(200) 상면에 비정질 실리콘 등으로 액티브층(202)을, 절연층으로 게이트 산화막(204)을, 도전층으로 게이트(206)를 패터닝하여 형성한다.
그다음, 상기 게이트(206) 상면과 측면, 상기 게이트 산화막(204) 측면 및 상기 액티브층(202)의 노출된 상면에 FALC, 즉 전계유도 측면결정화 (Field AidedLateral Crystallization)를 위한 금속층(208)을 형성한다. 이때, 상기 금속층(208)은 약 0.1Å ~ 1.000Å 정도의 두께로 형성하며, 비정질 실리콘으로 형성된 상기 액티브층(202)의 결정화에 촉매 역할을 하는 금속물질, 예를 들어, 니켈(Ni), 팔라듐(Pd), 구리(Cu), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티민(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 아연(Zn), 금(Au), 은(Ag) 또는 이들의 합금으로 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 게이트(208) 등이 형성된 기판(200) 상면에 제1보호층(210), 데이터 라인의 일부를 구성하는 소오스/드레인(212a)(212b)과 데이터 라인 패드(212c), 제2보호층(214)을 연속적으로 패터닝한다.
계속하여, 상기 제2보호층(214) 상에 ITO와 같은 도전물질로 도전층(216)을 형성한다. 이때, 상기 제2보호층(214)의 일부를 선택적으로 제거하여 상기 데이터 라인 패드(212c)가 외부로 노출되도록 하고, 상기 소오스/드레인(212a)(212b) 일부와 도전층(216)이 상호 콘택(contact)하도록 한다.
그다음, 도 2c에 도시된 바와 같이, 상기 데이터 라인 패드(212c)와 도전층(216) 사이에 약 0.1V/cm ~ 1.000V/cm 범위의 전계 크기를 갖는 직류(DC) 또는 교류(AC)를 인가하여 FALC를 진행한다. 이때, 전계를 인가하여 FALC를 진행시 열처리 공정을 더 포함하는데 상기 열처리 공정은 전계 인가시와 동시에 진행하거나, 또는 전계 인가 이전이나 직후에 행할 수 있다. 또한, 상기 열처리 공정은 관상로 또는 엑시머 레이저를 이용하거나, 또는 관상로 및 엑시머 레이저를 동시에이용하여 약 300℃ ~ 600℃ 정도의 온도에서 행한다.
그결과, 상기 액티브층(202)에 있어서 상기 금속층(208)이 형성된 부분(202a)은 금속유도 결정화(MIC)에 의해 결정화되고 상기 금속층(208)이 형성되지 않은 부분(202b)은 금속유도 측면결정화(MILC), 특히 FALC(전계유도 측면결정화)에 의해 인가된 전계 극성에 따라 (-)극에서 (+)극 방향으로 결정화가 가속된다. 또한, 상기 기판(200) 전체에 일정한 전계가 인가된다.
이어서, 도 2d에 도시된 바와 같이, 상기 도전층(216)을 선택적으로 제거하여 화소전극(216a)을 형성하고, 이후 예정된 후속공정을 진행하여 박막트랜지스터 액정표시장치를 완성한다.
한편, 상기 소오스/드레인(212a)(212b)을 FALC를 위한 금속, 즉 니켈(Ni), 팔라듐(Pd), 구리(Cu), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티민(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 아연(Zn), 금(Au), 은(Ag) 또는 이들의 합금으로 형성한다면, 상기 금속층(208) 형성공정은 생략할 수 있을 것이다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 별도의 전극 형성 공정을 필요로 하지 않으며, 데이터 라인 패드와 화소전극 사이에 전계를 인가하여 기판 전체에 일정한 전계가 형성되도록 하여 균일한 소자 특성을 나타내는 FALC 다결정 실리콘 박막트랜지스터 어레이를 구비한 박막트랜지스터 액정표시장치를 제조할 수 있게 된다.
또한, 본 발명은 유기 또는 무기전계 발광장치, 플라즈마 표시장치, 엑스레이 디텍터 기타 전기적 표시장치 등에 널리 응용될 수 있다.

Claims (9)

  1. 기판을 준비하는 단계;
    상기 기판 상면에 액티브층, 게이트 산화막, 게이트 및 금속층을 형성하는 단계;
    상기 구조물이 형성된 기판상에 제1보호층, 소오스/드레인과 데이터 라인 패드 및 제2보호층을 연속적으로 패터닝한 다음, 상기 제2보호층상에 도전층을 형성하는 단계;
    상기 데이터 패드와 도전층 사이에 전계를 인가하는 단계; 및
    상기 도전층을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 금속층은 니켈(Ni), 팔라듐(Pd), 구리(Cu), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티민(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 아연(Zn), 금(Au), 은(Ag) 또는 이들의 합금으로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  3. 제2항에 있어서,
    상기 금속층은 0.1Å ~ 1,000Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 전계를 인가하는 단계는 직류(DC) 또는 교류(AC) 전계를 인가하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  5. 제4항에 있어서,
    상기 전계의 크기는 0.1V/cm ~ 1.000V/cm인 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 전계를 인가하는 단계는 열처리 공정을 더 포함하되 상기 열처리 공정은 상기 전계 인가시와 동시에 진행하거나, 또는 상기 전계 인가 이전에 진행하거나, 또는 상기 전계 인가 직후에 진행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  7. 제6항에 있어서,
    상기 열처리 공정은 관상로 또는 엑시머 레이저를 이용하거나, 또는 관상로 및 엑시머 레이저를 동시에 이용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  8. 제6항에 있어서,
    상기 열처리 공정은 300℃ ~ 600℃에서 진행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
  9. 제1항에 있어서,
    상기 소오스/드레인은 니켈(Ni), 팔라듐(Pd), 구리(Cu), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티민(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 아연(Zn), 금(Au), 은(Ag) 또는 이들의 합금으로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
KR1020020019679A 2002-04-11 2002-04-11 박막트랜지스터 액정표시장치의 제조방법 KR20030080849A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020019679A KR20030080849A (ko) 2002-04-11 2002-04-11 박막트랜지스터 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020019679A KR20030080849A (ko) 2002-04-11 2002-04-11 박막트랜지스터 액정표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20030080849A true KR20030080849A (ko) 2003-10-17

Family

ID=32378565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019679A KR20030080849A (ko) 2002-04-11 2002-04-11 박막트랜지스터 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20030080849A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802879B1 (ko) * 2005-06-07 2008-02-14 가부시키가이샤 고베 세이코쇼 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395920A (ja) * 1989-09-07 1991-04-22 Canon Inc 結晶性の改良方法
KR19990009393A (ko) * 1997-07-09 1999-02-05 주승기 다결정 실리콘 박막 트랜지스터의 제조방법
KR20000031709A (ko) * 1998-11-09 2000-06-05 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법
KR20000074451A (ko) * 1999-05-21 2000-12-15 구본준 박막 트랜지스터와 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395920A (ja) * 1989-09-07 1991-04-22 Canon Inc 結晶性の改良方法
KR19990009393A (ko) * 1997-07-09 1999-02-05 주승기 다결정 실리콘 박막 트랜지스터의 제조방법
KR20000031709A (ko) * 1998-11-09 2000-06-05 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법
KR20000074451A (ko) * 1999-05-21 2000-12-15 구본준 박막 트랜지스터와 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802879B1 (ko) * 2005-06-07 2008-02-14 가부시키가이샤 고베 세이코쇼 디스플레이 장치

Similar Documents

Publication Publication Date Title
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
TW533599B (en) Transistor device and multilayer film device and manufacturing method of same
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
KR100606448B1 (ko) ２마스크를 적용한 액정표시소자 제조방법
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
KR100486718B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
WO2016201778A1 (zh) 阵列基板及其制造方法
US20150263050A1 (en) Pixel Structure and Manufacturing Method thereof
KR100474385B1 (ko) 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR20030080849A (ko) 박막트랜지스터 액정표시장치의 제조방법
US7585712B2 (en) Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate
CN109192783A (zh) 薄膜晶体管及其制作方法
KR20070088886A (ko) 표시 기판 및 이의 제조 방법
CN107170835B (zh) 薄膜晶体管及其制备方法和阵列基板
KR101731914B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100527629B1 (ko) Ｆａｌｃ 공정을 이용한 다결정 실리콘 ｔｆｔ-ｌｃｄ어레이 기판 제조 방법
CN111048593A (zh) 一种薄膜晶体管及其制造方法
WO2017020345A1 (zh) 阵列基板及其制作方法
CN110676267A (zh) 一种显示面板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application