KR20060127794A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20060127794A
KR20060127794A KR1020060050401A KR20060050401A KR20060127794A KR 20060127794 A KR20060127794 A KR 20060127794A KR 1020060050401 A KR1020060050401 A KR 1020060050401A KR 20060050401 A KR20060050401 A KR 20060050401A KR 20060127794 A KR20060127794 A KR 20060127794A
Authority
KR
South Korea
Prior art keywords
film
transparent conductive
alloy
conductive film
contact
Prior art date
Application number
KR1020060050401A
Other languages
English (en)
Other versions
KR100802879B1 (ko
Inventor
도시히로 구기미야
가츠후미 도미히사
아야 히노
가츠토시 다카기
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20060127794A publication Critical patent/KR20060127794A/ko
Application granted granted Critical
Publication of KR100802879B1 publication Critical patent/KR100802879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Conductive Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본원에는, Al 합금보다 낮은 전기 저항률을 갖는 Cu 합금막, 및 투명 전도막을 포함하는 상호접속-전극이 내화금속 박막에 의해서가 아니라 직접 접속되어(여기서, Cu 합금막이 총량 기준으로 0.1 내지 3.0원자%의 Zn 및/또는 Mg, 또는 총량 기준으로 0.1 내지 0.5원자%의 Ni 및/또는 Mn을 함유한다), 이로써 Cu 합금막과 투명 전극 사이의 낮은 저항률에서 차단 금속(barrier metal)을 사용하지 않고 직접적인 접속을 가능하게 하여, 예를 들어 액정 디스플레이에 적용하는 경우 높은 디스플레이 품질을 얻는 디스플레이 장치에 대해 개시되어 있다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명의 실시태양은 하기 도면을 기초로 세밀히 기술될 것이다.
도 1은 액정 디스플레이 상에 탑재된 액정 디스플레이 구조의 예를 도시한 개략적인 설명 단면도이고;
도 2는 박막 트랜지스터의 단면 구조의 예를 도시한 확대된 설명 단면도이고;
도 3은 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 4는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 5는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 6는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 7는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 8는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 9는 박막 트랜지스터 구조를 연속적으로 형성하는 단계를 설명한 확대된 설명 단면도이고;
도 10은 예에 사용된 여러 개의 표본에서 열처리 온도와 전기 저항률 사이의 관계를 도시한 그래프이고;
도 11은 예에 사용된 여러 개의 표본에서 열처리 온도와 공극 밀도 사이의 관계를 도시한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 박막 트랜지스터 어레이 기판 1a : 절연 유리 기판
2 : 1의 대향 기판 3 : 액정층
4 : 박막 트랜지스터 5 : 투명 전도막(픽셀 전극)
6 : 상호접속부 7 : 공통전극
8 : 컬러 필터 9 : 광 스크린막
10(a) 및 10(b) : 편광판 11 : 배향막
12 : 탭 테이프 13 : 드라이버 회로
14 : 제어 회로 15 : 스페이서
16 : 밀봉 재료 17 : 보호박
18 : 확산판 19 : 프리즘시트
20 : 광 전도판 21 : 반사판
22 : 백라이트 23 : 지지대
24 : 인쇄 기판 25 : 주사선
26 : 게이트 전극 27 : 게이트 절연막
28 : 소스 전극 29 : 드레인 전극
본 발명은 박막 디스플레이 장치에 관한 것이고, 더욱 상세히는, 본 발명은 구성 소자로서 낮은 전기 저항률의 상호접속부의 구조를 포함하는 신규한 디스플레이 장치에 관한 것이며, 상기 디스플레이 장치에서 투명 전도막 및 Cu 합금막은 직접 접속되고, 상기 디스플레이 장치는 예를 들어, 액정 디스플레이, 반사막, 광학 부품 등과 같은 액티브 및 패시브의 매트릭스형 평판 디스플레이(FPD)에 사용된다.
액정 디스플레이를 비롯한 FPD에 대해, 최근에 낮은 전기 저항률의 상호접속 재료에 대한 요구가 증가되어 왔다. 특히, 액정 디스플레이에서 구동 픽셀(pixel)에 대한 박막 트랜지스터(TFTs)의 게이트선 및 신호선(소스 및 드레인(drain)선)에 대한 전기 저항률을 줄이는 것이 강하게 요구되어 왔고, 현재 Al-Nd와 같은 열저항성 Al 합금이 사용되어 왔다.
그러나, 액정 디스플레이 TV 세트용과 같은 40 이상의 유형인 대형 패널의 출현에 따라, 게이트선 및 신호선에서의 신호 지연의 문제의 관점에서 Ag 및 Cu는 Al 합금보다 낮은 전기 저항률의 재료로서 관심을 끌어 왔다. 그러나, Ag 및 Cu는 액정 디스플레이에 적용하는데 몇 가지 문제점을 갖고 있다. 예를 들어, 순수한 Ag의 경우 유리 기판 및 SiN 절연막과의 접착, 습식 에칭에 의한 상호접속부의 가공성, Ag 원소의 응집력 등과 같은 문제점이 있다. 또한, 예를 들어 순수한 Cu 금속 또는 Cu 합금을 사용하는 예는 일본특허출원 제 2003-58079 호 및 제 2003-297584 호에 공지되어 있고, 이들은 전술된 바와 같이 Ag에서와 같은 몇 가지 문제점을 갖고 있음에도 불구하고 일부 하이 엔드 모니터(high end monitor)에 이미 실제로 사용되고 있다.
Cu 금속 및 Cu 합금에 대해 지적된 문제점 중의 하나는 이들이 쉽게 산화된다는 것이다. 현재 일반적으로 사용되는 Al 합금 상호접속부의 경우에는, 게이트 상호접속부 및 소스/드레인 상호접속부 둘다가 인듐주석산화물(ITO)로 제조된 바와 같이 투명 전극과 접속시, 이들 사이에 Mo, Cr 또는 이들의 합금과 같은 차단 금속으로 지칭되는 내화금속에 의해 접속된다. 이는 ITO가 Al에 직접 접속해 있을 경우, Al과 ITO 사이의 경계에서 형성된 Al 산화물막 때문에 전기적 접속이 불가능하게 되거나 전기 접속 저항률이 증가하기 때문이다.
또한, 상기 문제는 순수한 Cu 또는 Cu 합금막을 사용하는 경우에도 발생한다. 이는 Cu막의 표면이 대기에서 쉽게 산화되어 Cu 산화물막을 형성하고, 상기 Cu 표면은 또한 레지스트 스트리핑(resist stripping)에 사용되는 산소 플라즈마 애싱 단계(oxygen plasma ashing step)에서 쉽게 산화되기 때문이다. 또한, 투명 전극으로서, Cu막 및 ITO막의 전기 접속용으로 Cu막의 표면 상에 스퍼터링하여 ITO막 등을 형성하는 경우에는, ITO막이 형성되는 동안 대상 재료로부터 발생된 산소 때문에, 또는 막이 형성되는 동안 첨가된 산소 때문에 Cu막의 표면 상에 ITO/Cu 경계로서 산화물 박막이 형성된다. 이 산화물막은 Cu 상호접속부와 투명 전극 사이의 접속 저항률을 증가시켜, 액정 디스플레이의 그레이데이션(gradation)과 같이 디스플레이 품질을 떨어뜨린다.
Al 합금막과 투명 전극 사이에 지금까지 사용된 Mo과 같은 차단 금속은 Al 합금막의 표면 상에 산화를 방지하고 Al 합금막과 투명 전극 사이의 전기 저항률을 유리하게 유지시키는 효과를 갖고, Al 합금 대신에 Cu 또는 Cu 합금을 사용하는 경우에도, 차단 금속의 사용은 역시 효과적이다.
그러나, 상기 현행 방법에서는, Mo과 같은 차단 금속층을 형성하기 위한, 차단 금속 형성용 스퍼터링 막-형성실이 필요하기 때문에, 설치 비용이 증가될 뿐만 아니라, 막 형성 동안 택트 타임(tact time)의 증가로 인한 생산성의 감소 및 비용의 증가를 야기한다. 본 발명은 상기 상황의 측면에서 달성되었고, 투명 전극막과의 접속을 위해 Al 합금의 전기 저항률보다 더 낮은 전기 저항률을 갖는 Cu 합금막을 사용하고, 차단 금속층을 사용하지 않고 투명 전극에 비해 상대적으로 낮은 전기 저항률에서 직접적인 접속을 할 수 있으며, 예를 들어 액정 디스플레이에 적용할 경우에 높은 디스플레이 품질을 보장할 수 있는 디스플레이 장치를 제공하는데 목적이 있다.
이런 문제점을 해결하기 위해, 본 발명의 양태는 Cu 합금막이 총량 기준으로 0.1 내지 3.0원자%의 Zn 및/또는 Mg, 또는 총량 기준으로 0.1 내지 0.5원자%의 Ni 및/또는 Mn을 함유하고, 또한 Cu 합금막이 전술된 원소뿐만 아니라 총량 기준으로 0.02 내지 1.0원자%의 Fe 및/또는 Co, 0.005 내지 0.5원자%의 P를 함유하며, Cu 합금막 및 투명 전도막을 포함하는 상호접속-전극이 내화금속 박막에 의해서가 아니라 직접 접속되는 디스플레이 장치에 초점이 맞추어져 있다.
본 발명의 양태의 디스플레이 장치에서, 인듐주석산화물(ITO) 또는 인듐아연산화물(IZO)이 투명 전도막으로서 바람직하고, 탭(tab) 접속 전극과 같이 전술된 특정 원소를 함유하는 Cu 합금막에 투명 전도막을 적층함으로써 형성된 인듐주석산화물 및 인듐아연산화물은 예를 들어, 낮은 전기 접속 저항률 및 높은 디스플레이 품질의 액정 디스플레이로서 극히 유용하다.
본 발명의 양태는 낮은 접촉 저항에서 Cu 합금막과, ITO 또는 IZO와 같은 투명 전도막 사이가 직접 접촉되게 할 수 있어 차단 금속층을 사용하지 않아도 되는 고성능 디스플레이 장치를 감소된 비용으로 제공할 수 있다.
전술된 본 발명의 양태에 따르면, 투명 전도막 및 Cu 금속막이 서로 접촉하는 경우에는, Zn, Mg, Ni 및 Mn으로부터 선택된 1종 이상의 원소가 Cu 금속막 내에 소량으로 함유되기 때문에, Cu 금속막의 표면 상에 형성된 Cu 산화물막의 성장을 억제하여 접촉 저항을 낮고 안정한 상태로 제어할 수 있고, 따라서 액정 디스플레이 등의 디스플레이 품질을 높은 수준으로 유지하면서 공정단계의 수 및 제조 비용을 현저히 감소시키는 것이 가능하다.
바람직한 실시태양의 세부적 기술
본 발명에 따른 디스플레이 장치의 바람직한 실시태양은 도면을 참조하여 액티브 매트릭스형(active matrix type) 디스플레이 장치의 예로서 특정되어 기술될 것이나, 본 발명은 예시된 실시태양에 제한되지 않고 전후 기술된 본 발명의 요지에 합치할 수 있는 적절한 범위 내에서 수행될 수 있다.
도 1은 본 발명이 적용되는 액정 디스플레이 장치 상에 탑재된 액정 디스플레이 구조의 개략적인 확대된 설명 단면도이다.
도 1에 도시된 액정 디스플레이는 박막 트랜지스터(TFT) 어레이 기판(1), TFT 어레이 기판(1)에 대향하는 대향 기판(2), 및 이들 사이에 배치되고 광 변조층으로서 기능을 하는 액정층(3)을 포함한다. TFT 어레이 기판(1)은 절연 유리 기판(1a) 상에 배치된 박막 트랜지스터(TFT)(4), 투명 전도막(픽셀 전극)(5), 및 주사선 및 신호선을 포함하는 상호접속부(6)를 포함한다.
대향 기판(2)은 TFT 어레이 기판(1)의 면 상의 전체 표면 상에 형성된 공통전극(7), 투명 전도막(5)에 대향하는 위치에 배치된 컬러 필터(8), 및 TFT 어레이 기판(1) 상의 박막 트랜지스터(TFT)(4) 또는 상호접속부(6)와 대향하는 위치에 배치된 광 스크린막(9)을 포함한다.
또한, 편광판(10(a) 및 10(b))은 TFT 어레이 기판(1) 및 대향 기판(2)을 구성하는 절연 기판의 외부 표면 상에 배치되고, 미리 결정된 방향으로 액정층(3)에 함유된 액정 분자를 배향하기 위한 배향막(11)은 대향 기판(2) 쪽에 배치된다.
상기 구조의 액정 디스플레이에서, 액정층(3) 내의 액정 분자의 배향 방향은 대향 기판(2)과 투명 전도막(픽셀 전극)(5) 사이에 형성된 전기장에 의해 제어되고, TFT 어레이 기판(1)과 대향 기판(2) 사이의 액정층(3)을 통과하는 빛은 변조되고, 이에 의해 대향 기판(2)를 투과하는 투과광의 양이 디스플레이 상으로 제어된다.
또한, TFT 어레이는 TFT 어레이의 외면인 탭 테이프(12)에 의해 드라이버 회로(13)와 제어 회로(14)에 의해 구동된다.
도면에서, 각각 스페이서(spacer)(15), 밀봉(seal) 재료(16), 보호막(17), 확산판(18), 프리즘시트(19), 광 전도판(20), 반사판(21), 백라이트(22), 지지대(23) 및 인쇄 기판(24)이 도시되어 있다.
도 2는 본 발명에 채택된 어레이 기판에 적용되는 TFT부를 위한 구조의 예를 도시한 확대된 설명 단면도이다. 도 2에서 도시된 바와 같이, 주사선(25)은 유리 기판(1a) 상의 Cu 금속막에 의해 형성되고, 주사선(25)의 일부는 박막 트랜지스터에 대한 온-오프 제어를 수행하는 게이트 전극(26)으로서 기능을 한다. 또한, 신호선은 게이트 절연막(27)에 의해 주사선(25)과 교차하도록 Cu 금속막에 의해 형성되고, 신호선 부분은 박막 트랜지스터의 소스 전극(28)으로서 기능을 한다. 이는 일반적으로 바닥 게이트(bottom gate) 유형으로 불린다.
게이트 절연막(27) 상의 픽셀 영역에서, 예를 들어, 투명 전도막(5)은 In2O3 내 약 10질량%의 SnO가 혼합된 ITO막으로 형성된다. Cu 합금막으로 형성된 박막 트랜지스터인 드레인 전극(29)은 투명 전도막(5)와 직접 접촉하여 전기적으로 접속된다.
게이트 전압이 주사선(25)에 의해 게이트 전극(26)으로부터 TFT 어레이 기판까지 인가될 경우, 박막 트랜지스터는 전원이 켜지고, 미리 신호선에 공급된 구동 전압이 드레인 전극(29)에 의해 소스 전극(28)으로부터 투명 전도막(5)까지 공급된다. 그 후, 미리 결정된 수준의 구동 전압이 투명 전도막(5)에 인가될 때, 반대 전극(2)과의 전위차가 발생하고, 액정층(3)에 함유된 액정 분자는 방향성을 갖게 되어 광 변조를 수행한다(도 1 참조).
그 후, TFT 어레이 기판의 제조 단계의 개요가 도 3 내지 도 9의 예를 참조하여 기술될 것이다. 본 실시태양에서 스위칭 소자(switching element)로서 형성된 박막 트랜지스터의 예에는 반도체층으로서 수소화된 무정형 실리콘을 사용한 무정형 실리콘 TFT가 있다. 먼저, 약 200nm 두께의 Cu 박막이 스퍼터링에 의해 유리 기판(1a) 상에 형성되었고, Cu 박막은 습식 에칭에 의해 패턴화되어 게이트 전극(26) 및 주사선(25)이 형성된다(도 3). 그 후, 도 4에 도시된 바와 같이, 약 300nm 두께의 게이트 절연막(실리콘 질화물막: SiNx)(27)이 플라즈마 CVD 방법 등에 의해 약 350℃의 기판 온도에서 형성된다. 약 150nm 두께의 수소화된 무정형 실리콘막(a-SiH), 및 P가 도핑된 약 50nm 두께의 n+-수소화된 무정형 실리콘막(n+ a- SiH)이 약 300℃의 기판 온도에서 그 위로 연속적으로 형성된다(도 5).
연속적으로, 도 6에 도시된 바와 같이, 수소화된 무정형 실리콘막(a-SiH), 및 n+-수소화된 무정형 실리콘막(n+ a-SiH)은 건식 에칭에 의해 패턴화된다. 그 후, 도 7에 도시된 바와 같이, 약 50nm 두께의 Mo층(하층), 및 약 200nm 두께의 Cu 금속층이 적층되어 형성되고, Cu/Mo 적층막은 습식 에칭에 의해 패턴화되어, 신호선과 통합된 소스 전극, 및 ITO 투명 전도막과 접촉한 드레인 전극이 형성된다. 또한, n+ 무정형 실리콘막(n+ a-SiH)은 마스크로서 소스 전극 및 드레인 전극을 사용한 건식 에칭에 의해 제거된다.
그 후, 도 8에 도시된 바와 같이, 실리콘 질화물막(SiNx)이 약 300nm의 두께로 형성되어, 플라즈마 CVD 장치에서 보호막이 형성된다. 막은 통상 막 형성 온도, 예를 들어 약 250℃에서 형성된다. 그 후, 실리콘 질화물막(SiNx)은 패턴화되고 접촉 구멍은 건식 에칭에 의해 실리콘 질화물막(SiNx)으로 형성된다. 또한, 산소 플라즈마 애싱에 의한 중합체 제거 단계를 통해, 포토레지스트용 스트리핑 처리, 예를 들어 비-아민형 스트리핑 용액을 적용한 후, 산소 플라즈마 애싱에 의해 형성된 Cu 산화물막은 희석된 불화수소산으로 제거된다.
최종적으로, 도 9에 도시된 바와 같이, 예를 들어 약 150nm 두께의 ITO 투명 전도막이 실온에서 스퍼터링에 의해 형성되고 습식 에칭에 의해 패턴화되어 픽셀 전극(ITO 투명 전도막)(5)이 형성되어, TFT 어레이 기판이 완성된다.
상기 제조 단계에 따라 형성된 TFT 어레이 기판에서, ITO 투명 전도막(픽셀 전극)(5), 및 Cu 금속막으로 형성된 드레인 전극은 서로 직접 접촉되어 있다. 또한, ITO 투명 전도막(5)은 또한 게이트 전극과 접속된 주사선의 탭부와 직접 접촉되어 있다. 본 발명의 디스플레이 장치는 전술된 단계에 의해 제조되고 본 발명의 가장 현저한 특징은 상호접속부에서 사용되는 Cu 합금막으로서의 Cu에 대해 미리 결정된 양으로 각각의 선택된 특정 원소를 혼합하는 것이며, 상기 특징은 이하 기술될 것이다.
Cu 합금막에 함유된 원소로서 Zn 및/또는 Mg, 또는 Ni 및/또는 Mn이 선택된다. 전술된 원소는 Cu 금속에 고체용해가능(solid soluble)하나 Cu 산화물막에는 고체용해가능하지 않은 원소로서 선택된다. 전술된 원소가 고체용해가능한 상기 Cu 합금이 산화될 경우, 원소(Zn, Ni, Mn 및 Mg)가 Cu 산화물막에 고체용해가능하지 않기 때문에, 상기 원소는 제거되고 산화에 의해 형성된 Cu 산화물막의 경계 아래에서 두꺼워지며, 또한 Cu 산화물막의 성장이 두꺼워진 층에 의해 억제된다. 따라서, Cu 산화물막의 성장은 또한 산소 애싱에서, 또는 ITO 투명 전도막과의 적층막 형성 단계에서 최소화된다. 특히, ITO 적층 및 막 형성에서, Cu 합금막 및 투명 전도막은 유리한 전기적 접촉 상태로 유지된다.
낮은 접촉 저항률, 예를 들어 상기 두꺼워진 층의 형성에 의한 10-5 내지 10-4Ω·cm2의 값을 수득하기 위해, 전술된 Zn, Ni, Mn 및 Mg으로부터 선택된 원소 중 1종 이상은 전체 기준으로 바람직하게는 0.1원자% 이상, 더욱 바람직하게는 0.2원자% 이상이 함유되고, 이들 원소에 의해 차단 금속의 개재 없이 직접적인 접속에 의해 충분한 전도성이 확보될 수 있으며, 액정의 그레이데이션 디스플레이와 같이 디스플레이 성능이 떨어지는 것이 방지될 수 있다. 그 결과, 차단 금속막의 형성 단계를 생략함으로써 택트 타임을 짧게 하여 생산성이 주목할 만큼 향상될 수 있다.
또한, 열처리에 의해 전기 저항률이 감소되는 것을 고려하면서, Cu 합금막에 혼합된 원소의 양은 Zn 및/또는 Mg의 경우에 전체 기준으로 3.0원자% 이하, 더욱 바람직하게는 2.0원자% 이하로 억제되고, Ni 및/또는 Mn의 경우에 전체 기준으로 0.5원자% 이하, 더욱 바람직하게는 0.4원자% 이하로 억제된다.
상기 Cu 금속막은 때때로 다음 단계의 열처리에 의해 야기된 인장강도 때문에 공극으로 지칭되는 과립 경계 균열과 같은 결점을 발생시킨다. 그러나, 전술된 Zn, Ni, Mn 및 Mg 중 1종 이상을 Fe 및 P, 또는 Co 및 P와 혼합할 경우에는, 이들은 열처리 동안 FeP 또는 CoP 화합물로서 과립 경계에 미세하게 침전되고, 공극의 발생을 억제하여 과립 경계를 강화하는 효과를 준다. 따라서, 막 형성 후 300℃를 초과하는 고온에서 열 이력이 발생하는 경우에는, 전체 기준으로 0.02 내지 1.0원자%의 Fe 및/또는 Co, 및 0.005 내지 0.5원자%의 P를 첨가하는 것이 바람직하다.
투명 전도막으로서, 전술된 바와 같이 인듐주석산화물(ITO)이 흔히 사용되고, 인듐아연산화물(IZO)도 물론 사용될 수 있다.
또한, 디스플레이 장치의 바람직한 실시태양에서는 투명 전도막이 Cu 합금막에 적층되어 탭 접속 전극으로서 사용된다.
[실시예]
본 발명의 구성, 기능 및 효과는 실시예를 참조하여 구체적으로 기술될 것이나, 본 발명이 하기 실시예에 의해 제한되지는 않는다.
실시예
복합 스퍼터링 대상을 사용함으로써 각각 300nm 두께의 박막 표본을 형성하였고, 여기서 하기 표 1 내지 표 13에 도시된 합금 원소의 칩(크기: 5mm×5mm×1mm 두께)을 순수한 Cu로 제조된 스퍼터링 대상(크기: 직경 101.6mm×두께 5mm)에 미리 결정된 개수로 스퍼터링 장치(HSM-552, 시마즈 세이사쿠쇼(Shimazu Seisakusho)에서 제조됨)를 사용하여, 유리 기판(#1737, 코닝 코포레이션(Corning Co.,)에서 제조됨, 전기 저항률 및 내열성 평가용 크기: 직경 50.8mm×두께 0.7mm, 접촉 저항률 평가용 크기: 직경 101.6mm×두께 0.7mm) 상에 DC 마그네트론 스퍼터링 방법(기초 압력: 0.27×10-3Pa 이하, Ar 기압: 0.27Pa, Ar 기체 유속: 30sccm, 스퍼터링 전력: DC200W, 전극간 거리: 50.4mm, 기판 온도: 실온)으로 각각 배열하였다.
순수한 Cu(표본 번호 1)
Cu-Zn 합금(표본 번호 2 내지 6),
Cu-Mg 합금(표본 번호 7 내지 11),
Cu-Mn 합금(표본 번호 12 내지 16),
Cu-Ni 합금(표번 번호 17 내지 21),
Cu-Zn-Fe-P 합금(표본 번호 22 내지 26),
Cu-Mg-Fe-P 합금(표본 번호 27 내지 31),
Cu-Mn-Fe-P 합금(표본 번호 32 내지 36),
Cu-Ni-Fe-P 합금(표본 번호 37 내지 41),
Cu-Zn-Mg 합금(표본 번호 42 내지 45),
Cu-Mn-Ni 합금(표본 번호 46 내지 49),
Cu-Zn-Co-P 합금(표본 번호 50 내지 54),
Cu-Mg-Co-P 합금(표본 번호 55 내지 59),
Cu-Mn-Co-P 합금(표본 번호 60 내지 64), 및
Cu-Ni-Co-P 합금(표본 번호 65 내지 69).
그 후, 평가용 박막의 금속 조성물을 ICP(유도 커플링된 플라즈마) 방사 분광기 또는 ICP 질량 분광계에 의해 검사하고, 전기 저항률, 접촉 저항률, 및 내열성을 하기 방법에 의해 평가하였다.
전기 저항률
유리 기판(#1737, 코닝 코포레이션에서 제조됨, 크기: 직경 50.8mm×두께 0.7mm) 상에 형성된 각각의 Cu 박막을 전기 저항률을 평가하기 위해 포토리소그래피 및 습식 에칭에 의해 100μm의 너비 및 10mm의 길이의 선으로 패턴화하였다. 이 경우에는, 황산:질산:아세트산 = 50:10:10인 혼합산을 포함하는 액체 혼합물을 습식 부식제로서 사용하였다. 그 후, 진공 열처리 장치(진공도: 0.27×10-3Pa 이하)에 의해 250℃×30분 또는 350℃×30분의 열처리 온도를 적용하였고, 진공 열처 리 전후의 각각의 표본의 전기 저항률을 실온에서 DC4-프로브 방법에 의해 측정하였다. 각각의 Cu 박막의 전기 저항률을 후술된 단계에 의해 측정하였다. 전기 저항률의 경우 250℃×30분에서 열처리 후 5.0μΩ·cm 미만의 전기 저항률을 갖는 표본에 대해서는 "합격"(○), 5.0μΩ·cm 이상의 전기 저항률을 갖는 표본에 대해서는 "불합격"(×), 350℃×30분의 열처리 후 4.0μΩ·cm 미만의 전기 저항률을 갖는 표본에 대해서는 "합격"(○), 4.0μΩ·cm 이상의 전기 저항률을 갖는 표본에 대해서는 "불합격"(×)으로 합격/불합격 판단을 하였다.
표 1 및 표 2는 250℃×30분 또는 350℃×30분의 열처리 후 측정된 전기 저항률을 보여준다. 표로부터 명백하듯이, 목적하는 전기 저항률값(250℃×30분의 열처리 후 5.0μΩ·cm, 또는 350℃×30분의 열처리 후 4.0μΩ·cm)은 Zn 및 Mg의 총량이 3.0원자% 미만인 경우, 또는 Ni 및 Mn의 총량이 0.5원자% 미만인 경우에 만족되었다. 또한, 목적하는 전기 저항률값(250℃×30분의 열처리 후 5.0μΩ·cm, 또는 350℃×30분의 열처리 후 4.0μΩ·cm)은 Fe 또는 Co의 총 함량이 1.0원자% 이하인 경우, 및 P 함량이 0.5원자% 이하인 경우에 만족되었다.
Figure 112006039620976-PAT00001
Figure 112006039620976-PAT00002
[접촉 저항률 - 건식 에칭 공정]
에칭 공정에 대한 접촉 저항률의 의존성을 검사하기 위해, 건식 에칭 공정에 의해 형성된 접촉 구멍에 대해서 접촉 저항률을 측정하였다. 접촉을 형성하는 공정에 대한 세부사항은 하기 기술된 바와 같다.
유리 기판 상에 형성된 각각의 Cu 박막에 대해 플라즈마 CVD 장치에 의해서 SiN의 박막을 300nm의 두께로 형성하였다. 기판 가열 온도는 250℃ 또는 350℃로 설정하였고, 유리 기판 및 CVD 처리를 위한 예비 가열을 포함한 순 열처리 시간은 0.5시간으로 설정하였다.
그 후, 접촉 구멍용 포토리소그래피를 수행하였고 접촉 구멍(10×10μm2: 1)을 ICP형 건식 부식제을 사용한 건식 에칭에 의해 SiN으로 형성하였다. 그 후, 산소로 애싱하고 비-아민 레지스트 스트리핑 용액 중에 침지함으로써 레지스트를 제거하였고, 접촉 바닥 표면을 완충된 불화수소산으로 세척하였다. 그 후, ITO막을 DC 마그네트론 스퍼터링 방법에 의해 형성하였고, 100μm의 너비 및 400μm의 길이의 선의 켈빈(Kelvin) 패턴으로 ITO 박막을 제조하였다. 이 경우에는, 나가세 켐텍스(Nagase Chemtex)에서 제조된 ITO 에칭 용액을 습식 부식제로서 사용하였다. 저항률을 4-프로브 방식에 의해 측정하였고, Cu/ITO 경계의 접촉 부위에서 전압 하강값에 기초하여 접촉 저항값을 측정하였으며, 공지된 접촉 구멍 면적 및 접촉 저항값에 기초하여 단위 면적당 접촉 저항률을 계산하였다.
전술된 단계를 이용하여, 각각의 Cu 박막과 ITO 박막 사이의 접촉 저항을 측정할 수 있는 켈빈 패턴을 제조하여 접촉 저항을 측정하였다. 접촉 저항의 합격/불합격 판단에 대해, 100개의 측정 지점 중에서 최대값 5개 지점 및 최소값 5개 지점을 제외한 총 90개 지점에 대해 5×10-4Ω·cm2 미만의 평균 접촉 저항률을 보여주는 표본을 "합격"(○)으로 평가하였고, 전술된 값보다 큰 값을 보여주는 표본을 "불합격"(×)으로 평가하였다. 또한, 산란의 평가에 대해, 5×10-4Ω·cm2를 초과하는 접촉 저항률을 보여주는 비율(불합격률)이 100개 지점에 대한 측정의 결과 중에서 10% 미만인 표본을 "합격"(○)으로 평가하였고, 비율이 10% 이상인 표본을 "불합격"(×)으로 평가하였다.
CVD막 형성 및 열처리를 250℃ 또는 350℃에서 수행하였고, 건식 공정에 의한 접촉 구멍이 형성된 표본의 접촉 저항률에 대한 평가 결과는 하기 표 3 내지 표 5, 및 표 6 내지 표 8에 도시되어 있다. 표 3 내지 표 8로부터 볼 수 있는 바와 같이, 어떤 순수한 Cu 및 Cu 합금도 평균 접촉 저항의 합격 기준을 만족하였다. 그러나, Zn, Ni, Mn 및 Mg으로부터 선택된 원소 중 1종 이상의 총 함량이 0.1원자% 이상인 Cu-(Zn, Ni, Mn, Mg) 합금막, 및 Cu-(Zn, Ni, Mn, Mg)-(Fe, Co)-P 합금막은 접촉 저항률에 대해 더 적은 산란을 보여주고, 순수한 Cu와 비교할 경우 고도로 신뢰성 있는 낮은 접촉 저항률이 수득된다.
[접촉 저항률 - 습식 에칭 공정]
에칭 공정에 대한 접촉 저항률의 의존성을 검사하기 위해, 습식 에칭 공정에 의해 형성된 접촉 구멍에 대한 접촉 저항률을 측정하였다. 접촉을 형성하는 공정에 대한 세부사항은 하기 기술된 바와 같다.
유리 기판 상에 형성된 각각의 Cu막에 대해 플라즈마 CVD 장치에 의해서 SiN의 박막을 300nm의 두께로 형성하였다. 기판 가열 온도는 250℃ 또는 350℃로 설정하였고, 유리 기판 및 CVD 처리를 위한 예비 가열을 포함한 순 열처리 시간은 0.5시간으로 설정하였다.
그 후, 접촉 구멍용 포토리소그래피를 수행하였고 접촉 구멍(10×10μm2: 1)을 습식 에칭에 의해 SiN으로 형성하였다. 습식 부식제로서 완충된 불화수소산을 사용하였다. 그 후, DC 마그네트론 스퍼터링 방법에 의해 ITO막을 형성하였고, ITO 박막을 포토리소그래피 및 습식 에칭에 의해 100μm의 너비 및 400μm의 길이의 선의 켈빈 패턴으로 제조하여, 접촉 저항값을 측정하였다. 이 경우에는, 나가세 켐텍스 코포레이션에서 제조된 ITO 에칭 용액을 습식 부식제로 사용하였다. 동일 형상의 패턴을 사용하여 4-프로브 방법으로 저항률을 측정하였고, Cu/ITO 경계의 접촉 부위에 대한 전압 하강값에 기초하여 접촉 저항값을 측정하였으며, 공지된 접촉 구멍 면적 및 접촉 저항값에 기초하여 단위 면적당 접촉 저항률을 계산하였다.
전술된 단계를 이용하여, Cu 박막과 ITO 박막 사이의 접촉 저항을 측정할 수 있는 켈빈 패턴을 제조하여 접촉 저항을 측정하였다. 접촉 저항의 합격/불합격 판단에 대해, 100개의 측정 지점 중에서 최대값 5개 지점 및 최소값 5개 지점을 제외한 총 90개 지점에 대해 5×10-4Ω·cm2 미만의 평균 접촉 저항률을 보여주는 표본을 "합격"(○)으로 평가하였고, 전술된 값보다 큰 값을 보여주는 표본을 "불합격"(×)으로 평가하였다. 또한, 산란의 평가에 대해, 5×10-4Ω·cm2를 초과하는 접촉 저항률을 보여주는 비율(불합격률)이 100개 지점에 대한 측정의 결과 중에서 10% 미만인 표본을 "합격"(○)으로 평가하였고, 비율이 10% 이상인 표본을 "불합격"(×)으로 평가하였다.
CVD막 형성 및 열처리를 250℃ 또는 350℃에서 수행하였고, 습식 공정에 의한 접촉 구멍이 형성된 표본의 접촉 저항률에 대한 평가 결과는 하기 표 3 내지 표 5, 및 표 6 내지 표 8에 도시되어 있다. 상기 표로부터 볼 수 있는 바와 같이, 어떤 순수한 Cu 및 Cu 합금도 평균 접촉 저항의 합격 기준을 만족하였다. 그러나, Zn, Ni, Mn 및 Mg으로부터 선택된 원소 중 1종 이상의 총 함량이 0.1원자% 이상인 Cu-(Zn, Ni, Mn, Mg) 합금막, 및 Cu-(Zn, Ni, Mn, Mg)-(Fe, Co)-P 합금막은 접촉 저항률에 대해 더 적은 산란을 보여주고, 순수한 Cu와 비교할 경우 고도로 신뢰성 있는 낮은 접촉 저항률이 수득된다.
[접촉 저항률 - 접촉 신뢰도 시험]
전술된 바와 동일한 방법으로 습식 에칭에 의해 접촉을 형성한 후, 접촉 신뢰도 시험을 양전기 적용 산소 애싱(positively applying oxygen ashing)으로 수행하였다. 이는 Cu 및 Cu 합금막이 대기 중에 저장되는 경우 대기에 의한 산화를 모의실험 한 것이고, 접촉을 형성하는 공정에 대한 세부사항은 하기 기술된 바와 같다.
유리 기판 상에 형성된 각각의 Cu 박막에 대해, 포토리소그래피 및 습식 에칭을 적용하여 상호 접속부를 제조하였다. 습식 부식제으로서, 황산:질산:아세트산 = 50:10:10을 포함하는 혼합산을 사용하였다. 그 후, SiN 박막을 플라즈마 CVD 장치에 의해 300nm의 두께로 형성하였다. 기판 가열 온도를 250℃ 또는 350℃로 설정하였고, 유리 기판 및 CVD 처리를 위한 예비 가열을 포함한 순 열처리 시간은 0.5시간으로 설정하였다.
그 후, 접촉 구멍에 포토리소그래피를 적용하였고 SiN에 대한 접촉 에칭을 습식 에칭으로 수행하였다. 습식 부식제로서, 완충된 불화수소산을 사용하였다. 그 후, 애싱 장치를 사용함으로써 산소 분위기에서 애싱 처리를 수행하여 접촉 바닥면을 산화시켰다. 그 후, 전술된 표본에 대해, ITO막을 각각 100nm의 두께로 형성한 후, 포토리소그래피 및 습식 에칭을 적용하여 애싱 시간에 따른 접촉 저항값의 의존성을 평가하였다. 100개 지점에 대해 동일한 형상의 패턴을 사용한 4-프로브 방법에 의해 저항률을 측정하였고, Cu/ITO 경계의 접촉 부위에 대한 전압 하강값에 기초하여 접촉 저항값을 측정하였으며, 공지된 접촉 구멍 면적, 및 접촉 저항값에 기초하여 단위 면적당 접촉 저항률을 계산하였다.
전술된 단계를 이용하여, 각각의 Cu 박막과 ITO 박막 사이의 접촉 저항을 측정할 수 있는 켈빈 패턴을 제조하여 접촉 저항을 측정하였다. 접촉 저항의 합격/불합격 판단에 대해, 100개의 측정 지점 중에서 최대값 5개 지점 및 최소값 5개 지점을 제외한 총 90개 지점에 대해 5×10-4Ω·cm2 미만의 평균 접촉 저항률을 보여주는 표본을 "합격"(○)으로 평가하였고, 전술된 값보다 큰 값을 보여주는 표본을 "불합격"(×)으로 평가하였다. 또한, 산란의 평가에 대해, 5×10-4Ω·cm2를 초과하는 접촉 저항률을 보여주는 비율(불합격률)이 100개 지점에 대한 측정의 결과 중에서 10% 미만인 표본을 "합격"(○)으로 평가하였고, 비율이 10% 이상인 표본을 "불합격"(×)으로 평가하였다.
CVD막 형성 및 열처리를 250℃ 또는 350℃에서 수행하였고, 습식 공정에 의한 접촉 구멍을 형성한 후 10분 동안 애싱 처리가 적용된 표본의 접촉 저항률에 대한 평가 결과는 하기 표 3 내지 표 8에 도시되어 있다. 표 3 내지 표 8에서 볼 수 있는 바와 같이, 순수한 Cu는 높은 접촉 저항률 및 큰 산란을 보여준다. 반면에, Zn, Ni, Mn 및 Mg으로부터 선택된 원소 중 1종 이상의 총 함량이 0.1원자% 이상인 Cu-(Zn, Ni, Mn, Mg) 합금막, 및 Cu-(Zn, Ni, Mn, Mg)-(Fe, Co)-P 합금막은 순수한 Cu와 비교하여 보다 낮은 평균 접촉 저항률, 및 보다 적은 산란을 보여주어, 유리한 접촉을 달성하였다. 이는 Cu 합금을 사용하면 대기에 의한 산화가 덜 발생하고, 공정 단계 동안 공정 마진을 향상시킨다는 것을 보여준다.
Figure 112006039620976-PAT00003
Figure 112006039620976-PAT00004
Figure 112006039620976-PAT00005
Figure 112006039620976-PAT00006
Figure 112006039620976-PAT00007
Figure 112006039620976-PAT00008
[내열성]
포토 레지스트 현상 용액을 제조하는 회사와 동일한 회사에서 제조된 포토레지스트 및 "AZ 현상액"으로서, 클라리안트 재팬 코포레이션(Clariant Japan Co.)에서 제조된 "AZ P4110"을 사용하여 포토리소그래피를 수행하였고(단계: 포토레지스트 코팅 → 예비-베이킹(pre-baking) → 노광 → 포토레지스트 현상 → 물 세정 → 건조), 황산:질산:아세트산 = 50:10:10을 포함하는 습식 부식제를 사용함으로써 습식 에칭을 수행하였으며(단계: 습식 에칭 → 물 세정 → 건조 → 포토레지스트 스트리핑 → 건조), 각각의 평가용 Cu 박막을 스트라이프 패턴(선 너비/선 피치 = 10μm/10μm)으로 제조하였다. 그 후, 각각의 Cu 박막에 대해 350℃에서 30분 동안 진공 열처리(진공도: 0.27×10-3Pa 이하)를 적용하였고, 열처리 후 표본의 표면 상에 습식 부식제를 사용함으로써 약 10nm로 가벼운 에칭을 수행하였으며, 각각의 Cu 박막의 내열성을 평가하였다.
Cu막에서는, 열처리가 적용될 경우, 상호접속부의 상면 및 측면 상에 오목한 결점(공극)이 형성되었다. 그 후, 열처리에 의해 형성된 공극을 열처리 후 Cu 표면을 가볍게 에칭함으로써 강화시켜 광학 현미경으로 관찰하고 단위 면적당 공극 밀도를 측정하였다. 그 후, 1.0×10-8N/m2 이하의 공극 밀도를 갖는 표본을 "우수"(◎)로, 1.0×10-8N/m2 이상 및 1.0×1010N/m2 이하의 공극 밀도를 갖는 표본을 "양호"(○)로((◎) 및 (○) 둘다 : "합격"), 1.0×1010N/m2를 초과하는 공극 밀도를 갖는 표본을 "불합격"(×)으로 평가하였다.
상기 결과는 표 9 및 표 10에 도시한 바와 같다. 350℃×30분 동안 진공 하에서 열처리를 적용한 경우에는, 순수한 Cu에 대한 내열성은 불충분한 반면에, 총 함량이 Zn, Ni, Mn 및 Mg으로부터 선택된 원소 중 1종 이상을 함유한 Cu-(Zn, Ni, Mn, Mg) 합금막은 충분한 내열성을 가졌다. 또한, Fe 또는 Co, 및 P를 함유한 Cu-(Zn, Ni, Mn, Mg)-(Fe, Co)-P 합금막이 더욱 우수한 내열성을 가졌다고 볼 수 있을 것이다.
Figure 112006039620976-PAT00009
Figure 112006039620976-PAT00010
전술된 실험에서 수득된 합격/불합격 판단에 대한 결과는 전체적으로 표 11 내지 표 13에 도시되어 있다. 표로부터 명확하듯이, Cu에 함유된 미리 결정된 합금 원소의 함량이 불충분한 경우에는, 접촉 저항률이 감소하는 효과가 불충분해 지는 경향이 있었다. 반면에, 함량이 과도한 경우에는, Cu 합금막 그 자체의 전기 저항률은 증가하고, 상기 경우 둘다 본 발명의 목적을 만족하지 않았다.
Cu에 첨가된 합금 원소의 종류 및 양을 적절히 제어함으로써, 본 발명에 따른 디스플레이 장치에서 Cu 합금막과 투명 전도막 사이의 경계에서 산화물막이 형성된 공정 환경에서 조차도, 낮은 저항률에서의 직접적인 접속이 가능하였다. 또한, Fe 또는 Co, 및 P가 복합 첨가된 표본의 내열성은 특히 만족스러웠고 고온에서 열 이력을 겪는 경우 적합하였다. 따라서, 픽셀 전극(투명 전극)과 직접적인 상호접속부 사이의 접촉 저항의 증가 및 산란이 전술된 TFT 어레이 기판을 갖는 평판 디스플레이 장치로서의 액정 디스플레이 장치에서 최소화될 수 있기 때문에, 디스플레이 스크린의 품질에 바람직하지 않은 효과를 방지하는 것이 가능하고, 디스플레이 품질을 주목할 만큼 개선시킬 수 있다.
Figure 112006039620976-PAT00011
Figure 112006039620976-PAT00012
Figure 112006039620976-PAT00013
도 10은 전술된 실험에서 전형적인 표본에 대해 열처리 온도와 전기 저항률 사이의 관계를 도시한 그래프이다. 그래프로부터 볼 수 있는 바와 같이, 전기 저항률은 각각의 표본에 대해 100℃와 400℃ 사이의 열 이력에서 명확히 감소한다. 액정 디스플레이를 제조하는 일반적인 단계에서는, Cu 상호접속부 형성 후 약 250 내지 350℃의 열처리 온도를 적용한다.
도 11은 전술된 실험에서 전형적인 표본에 대해 열처리 온도와 공극 밀도 사이의 관계를 도시한 그래프이다. 250℃의 열처리 온도에서, Zn, Mg, Mn 및 Ni로부터 선택된 원소 중 1종 이상을 첨가함으로써 공극의 발생을 억제할 수 있다. 또한, 더욱 높은 350℃의 온도에서 열 이력을 겪는 경우에는, 공극의 발생이 Fe 및 P를 첨가한 Cu 합금을 사용함으로써 크게 억제될 수 있다는 것을 알 수 있다.
상기 실험의 결과로부터 명백하듯이, 본 실시예와 같이 차단 금속을 사용하지 않은 본 발명에 따른 디스플레이 장치에서는 Cu 합금막과 투명 전도막 사이의 경계에서 낮은 저항률에서의 직접적인 접속이 가능할 것이다. 따라서, TFT 어레이 기판을 갖는 평판 디스플레이 장치로서의 액정 디스플레이 장치에서 접촉 저항의 증가는 픽셀 전극(투명 전극막)과 상기 연결 상호접속부 사이에서 최소화될 수 있기 때문에, 디스플레이 스크린의 품질에 바람직하지 않은 효과를 방지하여 디스플레이 품질을 주목할 만 하게 개선시킬 수 있다.
본 발명에 의해 Cu 합금막과 투명 전도막 사이의 직접 접촉이 가능하고, 차단 금속층이 필요 없는 고성능 디스플레이 장치를 저렴한 가격으로 제공할 수 있다.

Claims (8)

  1. Cu 합금막 및 투명 전도막을 포함하는 상호접속-전극이 내화금속 박막에 의해서가 아니라 직접 접속되고, 상기 Cu 합금막이 총량 기준으로 0.1 내지 3.0원자%의 Zn 및/또는 Mg을 함유하는 디스플레이 장치.
  2. Cu 합금막 및 투명 전도막을 포함하는 상호접속-전극이 내화금속 박막에 의해서가 아니라 직접 접속되고, 상기 Cu 합금막이 총량 기준으로 0.1 내지 0.5원자%의 Ni 및/또는 Mn을 함유하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    Cu 합금막이 총량 기준으로 0.02 내지 1.0원자%의 Fe 및/또는 Co, 및 0.005 내지 0.5원자%의 P를 함유하는 디스플레이 장치.
  4. 제 2 항에 있어서,
    Cu 합금막이 총량 기준으로 0.02 내지 1.0원자%의 Fe 및/또는 Co, 및 0.005 내지 0.5원자%의 P를 함유하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    투명 전도막이 인듐주석산화물(ITO) 또는 인듐아연산화물(IZO)인 디스플레이 장치.
  6. 제 2 항에 있어서,
    투명 전도막이 인듐주석산화물(ITO) 또는 인듐아연산화물(IZO)인 디스플레이 장치.
  7. 제 1 항에 있어서,
    투명 전도막이 Cu 합금막 상에 적층되어 탭 접속 전극을 형성하는 디스플레이 장치.
  8. 제 2 항에 있어서,
    투명 전도막이 Cu 합금막 상에 적층되어 탭 접속 전극을 형성하는 디스플레이 장치.
KR1020060050401A 2005-06-07 2006-06-05 디스플레이 장치 KR100802879B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00167185 2005-06-07
JP2005167185 2005-06-07
JPJP-P-2005-00272643 2005-09-20
JP2005272643A JP4542008B2 (ja) 2005-06-07 2005-09-20 表示デバイス

Publications (2)

Publication Number Publication Date
KR20060127794A true KR20060127794A (ko) 2006-12-13
KR100802879B1 KR100802879B1 (ko) 2008-02-14

Family

ID=37494483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050401A KR100802879B1 (ko) 2005-06-07 2006-06-05 디스플레이 장치

Country Status (5)

Country Link
US (1) US20060275618A1 (ko)
JP (1) JP4542008B2 (ko)
KR (1) KR100802879B1 (ko)
SG (1) SG128578A1 (ko)
TW (1) TWI336803B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2481608C1 (ru) * 2009-04-30 2013-05-10 Шарп Кабусики Кайся Способ изготовления жидкокристаллической панели, стеклянная подложка для жидкокристаллической панели и жидкокристаллическая панель, включающая в себя стеклянную подложку

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2008170744A (ja) * 2007-01-12 2008-07-24 Tohoku Univ 液晶表示装置及びその製造方法
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5207120B2 (ja) * 2008-02-05 2013-06-12 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
KR101163329B1 (ko) * 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5368867B2 (ja) * 2008-04-23 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR101980167B1 (ko) * 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101361303B1 (ko) 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP5142223B2 (ja) 2009-09-03 2013-02-13 国立大学法人東北大学 電子装置用配線基板、その製造方法及びタッチパネル
EP3550604A1 (en) * 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
EP2570506B1 (en) 2010-05-14 2016-04-13 Mitsubishi Materials Corporation Copper alloy for electronic device, method for producing this alloy, and copper alloy rolled material for this device
JP5638369B2 (ja) * 2010-07-07 2014-12-10 株式会社Ｓｈカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5903832B2 (ja) * 2011-10-28 2016-04-13 三菱マテリアル株式会社 電子機器用銅合金、電子機器用銅合金の製造方法、電子機器用銅合金圧延材及び電子機器用部品
JP5903838B2 (ja) * 2011-11-07 2016-04-13 三菱マテリアル株式会社 電子機器用銅合金、電子機器用銅素材、電子機器用銅合金の製造方法、電子機器用銅合金塑性加工材及び電子機器用部品
JP5903842B2 (ja) * 2011-11-14 2016-04-13 三菱マテリアル株式会社 銅合金、銅合金塑性加工材及び銅合金塑性加工材の製造方法
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
JP5805708B2 (ja) * 2013-06-05 2015-11-04 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
JP2016149183A (ja) * 2013-06-07 2016-08-18 コニカミノルタ株式会社 透明導電体及びその製造方法
DE102013014501A1 (de) * 2013-09-02 2015-03-05 Kme Germany Gmbh & Co. Kg Kupferlegierung
TWI691045B (zh) * 2017-02-20 2020-04-11 友達光電股份有限公司 電子組件、電子組件的製造方法及微元件的轉置方法
TWI751416B (zh) 2019-05-17 2022-01-01 元太科技工業股份有限公司 顯示裝置及薄膜電晶體陣列基板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124254A (ja) * 1982-01-20 1983-07-23 Nippon Mining Co Ltd 半導体機器のリ−ド材用銅合金
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JPH0372045A (ja) * 1989-08-14 1991-03-27 Nippon Mining Co Ltd 酸化膜密着性に優れた高力高導電性銅合金
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH10307303A (ja) 1997-05-06 1998-11-17 Hitachi Ltd 液晶表示基板、その製造方法および液晶表示装置
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
US6686661B1 (en) * 1999-10-15 2004-02-03 Lg. Philips Lcd Co., Ltd. Thin film transistor having a copper alloy wire
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
DE10124986B4 (de) * 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
US6934000B1 (en) * 2000-09-20 2005-08-23 Hitachi, Ltd. Liquid crystal display
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US6961101B2 (en) * 2001-10-25 2005-11-01 Lg. Philips Lcd Co., Ltd. Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR20030080849A (ko) * 2002-04-11 2003-10-17 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4065959B2 (ja) * 2004-08-31 2008-03-26 国立大学法人東北大学 液晶表示装置、スパッタリングターゲット材および銅合金
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2481608C1 (ru) * 2009-04-30 2013-05-10 Шарп Кабусики Кайся Способ изготовления жидкокристаллической панели, стеклянная подложка для жидкокристаллической панели и жидкокристаллическая панель, включающая в себя стеклянную подложку
US8582073B2 (en) 2009-04-30 2013-11-12 Sharp Kabushiki Kaisha Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same

Also Published As

Publication number Publication date
SG128578A1 (en) 2007-01-30
JP4542008B2 (ja) 2010-09-08
US20060275618A1 (en) 2006-12-07
TW200700866A (en) 2007-01-01
JP2007017926A (ja) 2007-01-25
KR100802879B1 (ko) 2008-02-14
TWI336803B (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100802879B1 (ko) 디스플레이 장치
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
TWI405336B (zh) 使用鋁合金之低接觸電性阻抗型電極及其之製造方法以及顯示裝置
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TW200910459A (en) Method for manufacturing display apparatus
KR20060092145A (ko) 디스플레이 장치 및 그의 제조용 스퍼터링 타겟
JP5060904B2 (ja) 反射電極および表示デバイス
US20070228575A1 (en) Wiring material and wiring board using the same
KR20110065564A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
TW200830558A (en) Al alloy film for display device, display device, and sputtering target
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2010053183A1 (ja) 有機ｅｌディスプレイ用の反射アノード電極および配線膜
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
WO2009131169A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010225586A (ja) 有機ｅｌディスプレイ用の反射アノード電極および配線膜
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR20090031441A (ko) 배선용 적층막 및 배선 회로
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
KR20080068906A (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP4886285B2 (ja) 表示デバイス
CN100412661C (zh) 显示装置
JP2009010053A (ja) 表示装置およびスパッタリングターゲット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 13