JP2023040706A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳｉＣ基板の裏面の金属膜に対するレーザアニールによってオーミック電極として金属シリサイド膜を形成するときのレーザ光のエネルギ密度を小さくすることが可能な製造方法を提供する。
【解決手段】ＳｉＣ基板１の裏面１ｂに金属膜を形成する前に、ＳｉＣ基板１の裏面１ｂに対して、希ガスを用いたイオン注入を行って、アモルファス層２２を形成する。その後、ＳｉＣ基板１の裏面１ｂに金属膜を形成し、金属膜に対するレーザアニールによって金属シリサイド膜を形成する。アモルファスの状態の方が、結晶の状態と比べて、シリサイド反応がしやすくなる。このため、シリサイド反応に必要なエネルギを低減することができ、シリサイド反応のために照射するレーザ光のエネルギ密度を小さくすることができる
【選択図】図５

Description

本発明は、炭化珪素（以下「ＳｉＣ」という）半導体装置の製造方法に関する。

特許文献１には、ＳｉＣ基板の主表面側に素子構造を形成した後、ＳｉＣ基板の裏面側にイオン注入によって不純物領域を形成し、金属膜を含むレーザ吸収膜をＳｉＣ基板の裏面に形成し、レーザ吸収膜をレーザ光の照射によって加熱することが記載されている。ＳｉＣ半導体装置がＭＯＳＦＥＴである場合、イオン注入では、ＳｉＣ基板の導電型と同じ導電型の不純物がイオン注入種として用いられる。ＳｉＣ半導体装置がバイポーラトランジスタである場合、イオン注入では、ＳｉＣ基板の導電型と異なる導電型の不純物がイオン注入種として用いられる。また、レーザ光の照射による加熱は、レーザアニールと呼ばれる。レーザアニールでは、ＳｉＣ半導体装置がＭＯＳＦＥＴ、バイポーラトランジスタのどちらの場合でも、不純物領域の活性化のために、レーザ吸収膜が１６００℃以上に加熱される。

特開２０１４－１４６７５７号公報

ところで、ＳｉＣ基板の裏面にＳｉＣとオーミック接触をなすオーミック電極を備える半導体装置の製造方法において、オーミック電極の形成を、ＳｉＣ基板の裏面の金属膜に対するレーザアニールによる金属シリサイドの形成によって行うことが知られている。金属シリサイドは、ＳｉＣに対してコンタクト抵抗が低いというオーミック性を有する。このため、オーミック電極として、金属シリサイドで構成された金属シリサイド膜が、ＳｉＣ基板の裏面に形成される。

金属シリサイド膜は、金属膜の金属元素とＳｉＣのＳｉ元素との反応であるシリサイド反応によって形成される。シリサイド反応を生じさせるために必要な金属膜に与えるエネルギは、特許文献１に記載の不純物領域の活性化の場合よりも小さいが、シリサイド反応を進めるためには、照射するレーザ光のエネルギ密度をある程度大きくすることが必要である。

しかし、照射するレーザ光のエネルギ密度が大きいことは、製造コストの増大につながるため、好ましくない。

本発明は、上記の点に鑑み、ＳｉＣ基板の裏面にオーミック電極を備えるＳｉＣ半導体装置の製造方法であって、ＳｉＣ基板の裏面の金属膜に対するレーザアニールによってオーミック電極として金属シリサイド膜を形成するときのレーザ光のエネルギ密度を小さくすることが可能な製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、
主表面（１ａ）および主表面の反対側の裏面（１ｂ）を有する炭化珪素基板（１）の主表面側にＭＯＳＦＥＴの一部を構成する表面側構造部（２、１０）が形成され、炭化珪素基板の裏面にＭＯＳＦＥＴの他の一部を構成するオーミック電極が形成された炭化珪素半導体装置の製造方法であって、
炭化珪素基板の主表面側に、表面側構造部を形成することと、
炭化珪素基板の裏面側の一部を除去し、炭化珪素基板を薄板化することと、
薄板化した後の炭化珪素基板の裏面に対して、注入イオン種として希ガスを用いたイオン注入を行って、炭化珪素基板の裏面を含む裏面側の領域にアモルファス層（２２）を形成することと、
シリサイド反応が可能な金属元素を含む金属膜（２３）を裏面に形成することと、
炭化珪素基板の裏面側からのレーザ光の照射によって金属膜を加熱して、アモルファス層に含まれるＳｉ元素と金属膜に含まれる金属元素とを反応させて、オーミック電極として金属シリサイドで構成された金属シリサイド膜（１２）を形成することと、を含む。

これによれば、ＳｉＣ基板の裏面に金属膜を形成する前に、ＳｉＣ基板の裏面側の領域にアモルファス層を形成する。アモルファスの状態の方が、結晶の状態と比べて、シリサイド反応がしやすくなる。このため、シリサイド反応に必要なエネルギを低減することができ、シリサイド反応のために照射するレーザ光のエネルギ密度を小さくすることができる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

実施形態に係るＳｉＣ半導体装置を示す断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示す断面図である。 図２に続くＳｉＣ半導体装置の製造工程を示す断面図である。 図３に続くＳｉＣ半導体装置の製造工程を示す断面図である。 図４に続くＳｉＣ半導体装置の製造工程を示す断面図である。 図５に続くＳｉＣ半導体装置の製造工程を示す断面図である。 図６に続くＳｉＣ半導体装置の製造工程を示す断面図である。 図７に続くＳｉＣ半導体装置の製造工程を示す断面図である。 イオン注入ありとイオン注入なしの場合における表面粗さとレーザ光のエネルギ密度との関係を示す図である。

（実施形態）
実施形態に係るＳｉＣ半導体装置の製造方法について説明する前に、ＳｉＣ半導体装置について、図１を参照して説明する。以下では、例えばインバータに適用すると好適であるプレーナ型の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置を代表例として説明する。

〔ＳｉＣ半導体装置〕
縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置は、図１に示すように、ＳｉＣ基板として、ｎ^＋型ＳｉＣ基板１を用いて形成されている。ｎ^＋型ＳｉＣ基板１は、ＳｉＣの単結晶で構成されており、主表面１ａおよび主表面１ａの反対側の裏面１ｂを有する半導体基板である。ｎ^＋型ＳｉＣ基板１としては、不純物濃度が１×１０^１８ｃｍ^－３以上のものが用いられる。

ｎ^＋型ＳｉＣ基板１の主表面１ａ上には、ｎ^＋型ＳｉＣ基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ^－型エピタキシャル層（以下、ｎ^－型エピ層という）２が積層されている。

ｎ^－型エピ層２の表層部における所定領域には、所定深さを有するｐ^－型ベース領域３ａ、３ｂが互いに離れて形成されている。このｐ^－型ベース領域３ａ、３ｂは、一部厚さが厚くなったディープベース層３０ａ、３０ｂを備える。ディープベース層３０ａ、３０ｂは、後述するｎ^＋型ソース領域４ａ、４ｂとは重ならない部分に形成されている。ｐ^－型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みの厚くなった部分は、ディープベース層３０ａ、３０ｂが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層３０ａ、３０ｂを形成することによって、ｎ^＋型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの間の電界強度を高くすることができ、この位置でアバランシェ・ブレークダウンをさせ易くすることができる。

ｐ^－型ベース領域３ａの表層部における所定領域には、当該ｐ^－型ベース領域３ａよりも浅いｎ^＋型ソース領域４ａが形成されている。また、ｐ^－型ベース領域３ｂの表層部における所定領域には、当該ｐ^－型ベース領域３ｂよりも浅いｎ^＋型ソース領域４ｂが形成されている。

また、ｐ^－型ベース領域３ａ、３ｂ、ｎ^＋型ソース領域４ａ、４ｂの表面部には凹部６ａ、６ｂが形成されており、凹部６ａ、６ｂの底部ではｐ型不純物濃度が濃いディープベース層３０ａ、３０ｂが露出している。

さらに、ｎ^－型エピ層２とｎ^＋型ソース領域４ａおよびｎ^＋型ソース領域４ｂとの間におけるｐ^－型ベース領域３ａ、３ｂの表面部をチャネル領域として、少なくともこのチャネル領域上には、シリコン酸化膜などで構成されるゲート絶縁膜７が形成されている。ゲート絶縁膜７は、チャネル領域を含めてｎ^－型エピ層２およびｎ^＋型ソース領域４ａ、４ｂの上面に形成されている。また、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８はシリコン酸化膜などで構成される絶縁膜９により覆われている。

そして、ｎ^＋型ＳｉＣ基板１の主表面１ａ側において、絶縁膜９の上を覆うようにソース電極１０が形成され、ｎ^＋型ソース領域４ａ、４ｂおよびｐ^－型ベース領域３ａ、３ｂに接続されている。

また、ｎ^＋型ＳｉＣ基板１の裏面１ｂにドレイン電極１１が形成されている。ドレイン電極１１は、ＮｉＳｉ膜１２と、ＭｏＣ膜１３と、実装用金属膜１４とが積層された構造を有する。

ＮｉＳｉ膜１２は、金属シリサイドであるＮｉＳｉ（ニッケルシリサイド）で構成された金属シリサイド膜である。ＮｉＳｉ膜１２は、ｎ^＋型ＳｉＣ基板１の裏面１ｂに接している。ＮｉＳｉ膜１２は、ｎ^＋型ＳｉＣ基板１の裏面１ｂに対してオーミック接触を形成するオーミック電極である。すなわち、ＮｉＳｉ膜１２は、ｎ^＋型ＳｉＣ基板１の裏面１ｂに対するコンタクト抵抗が低いオーミック性を有する。ＮｉＳｉ膜１２に、不純物が含まれてもよい。

ＭｏＣ膜１３は、金属カーバイドであるＭｏＣ（モリブデンカーバイド）で構成された金属カーバイド膜である。ＭｏＣ膜１３は、ＮｉＳｉ膜１２のｎ^＋型ＳｉＣ基板１から離れた側に接している。

実装用金属膜１４は、ＭｏＣ膜１３のｎ^＋型ＳｉＣ基板１から離れた側に接している。この実装用金属膜１４を介して、図示しない金属板もしくは回路基板との電気的接続が行われる。実装用金属膜１４は、はんだ付け等の接合に適した材料で構成される。例えば、実装用金属膜１４は、バリアメタルとなるＴｉで構成された膜と、はんだ付け時の共晶材料Ｎｉで構成された膜と、酸化保護剤となるＡｕで構成された膜とが順に積層された構造を有する。

ドレイン電極１１は、ＮｉＳｉ膜１２、ＭｏＣ膜１３および実装用金属膜１４に加えて、他の膜を含んでいてもよい。また、ドレイン電極１１は、ＭｏＣ膜１３を含んでいなくてもよい。このように、ドレイン電極１１は、少なくともＮｉＳｉ膜１２を含んで構成されていればよい。

なお、ドレイン電極１１は、ＮｉＳｉ膜１２に替えて、ＮｉＳｉ以外の金属シリサイドで構成された金属シリサイド膜を含んで構成されてもよい。ＮｉＳｉ以外の金属シリサイドとしては、ＭｏＳｉ（モリブデンシリサイド）、ＴｉＳｉ（チタンシリサイド）等が挙げられる。また、ドレイン電極１１は、ＭｏＣ膜１３に替えて、ＭｏＣ以外の金属カーバイドで構成された金属カーバイド膜を含んで構成されてもよい。

以上が、ＳｉＣ半導体装置の基本的な構成である。このように、ＳｉＣ半導体装置は、ｎ^＋型ＳｉＣ基板１の主表面１ａ側に縦型ＭＯＳＦＥＴの一部を構成する表面側構造部が形成されている。表面側構造部は、ｎ^－型エピ層２、ｐ^－型ベース領域３ａ、３ｂ、ｎ^＋型ソース領域４ａ、４ｂ等の半導体部と、ゲート絶縁膜７等の酸化膜と、ゲート電極８およびソース電極１０の電極部とを含む。ｎ^＋型ＳｉＣ基板１の裏面１ｂに縦型ＭＯＳＦＥＴの他の一部を構成するオーミック電極としてのＮｉＳｉ膜１２形成されている。

〔製造方法〕
次に、図１の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置の製造方法について説明する。

まず、図２に示すように、ウェハ状態のｎ^＋型ＳｉＣ基板１の主表面１ａ側に、表面側構造部を形成することが行われる。図２には、表面側構造部の代表として、ｎ^－型エピ層２と、チップ化される前の複数のＳｉＣ半導体装置が備えるソース電極１０とが、簡略化されて示されている。この工程では、厚みが３５０μｍであるｎ^＋型ＳｉＣ基板１が用意される。ｎ^＋型ＳｉＣ基板１の主表面１ａに、ｎ^－型エピ層２をエピタキシャル成長させた後、イオン注入によって、図１に示されるｐ^－型ベース領域３ａ、３ｂ、ディープベース層３０ａ、３０ｂ、ｎ^＋型ソース領域４ａ、４ｂが形成される。さらに、ゲート絶縁膜７、ゲート電極８、絶縁膜９、およびソース電極１０が形成される。

続いて、図３、４に示すように、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の一部を除去し、ｎ^＋型ＳｉＣ基板１を薄板化することが行われる。この工程では、図３に示すように、支持板２１に、ｎ^＋型ＳｉＣ基板１の主表面１ａ側が固定される。その後、図４に示すように、研削、研磨等によって、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の一部が除去される。これによって、ｎ^＋型ＳｉＣ基板１の厚さが、５０μｍ以上、２５０μｍ以下とされる。特性を良くするために、このように薄くされる。

続いて、図５に示すように、薄板化した後のｎ^＋型ＳｉＣ基板１の裏面１ｂに対して、イオン注入を行って、ｎ^＋型ＳｉＣ基板１の裏面１ｂを含む裏面１ｂ側の領域にアモルファス層２２を形成することが行われる。アモルファス層２２は、結晶構造を持たない層である。アモルファスは、非晶質とも呼ばれる。イオン注入によって、結晶構造が崩れることで、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の領域に、アモルファス層２２が形成される。

アモルファス層２２が形成されていることは、断面ＴＥＭ画像、薄膜ＸＲＤ測定等によって確認可能である。イオン注入された領域の断面ＴＥＭ画像が、イオン注入される前のその領域の断面ＴＥＭ画像に対して変化していることで、アモルファス層が形成されたことがわかる。

イオン注入では、注入イオン種として、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）などの希ガスが用いられる。希ガスは、不活性の元素である。希ガスが用いられるのは、ｐ型またはｎ型の不純物領域の形成が目的ではなく、アモルファス層２２の形成が目的だからである。注入イオン種として、希ガスのうちＡｒが用いられることが好ましい。

イオン注入では、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の領域へのダメージを小さく抑えるために、注入温度を、１０℃以上、５０℃以下とすることが好ましい。注入温度とは、ｎ^＋型ＳｉＣ基板１の温度である。また、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の領域のアモルファス化のために、イオン注入の注入濃度を、１×１０^１５ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下とすることが好ましい。

また、イオン注入の注入深さを、５０ｎｍ以上、５００ｎｍ以下とすることが好ましい。このような注入深さとすることで、後述する金属シリサイド膜を形成するときのシリサイド反応でアモルファス層２２を消滅させることができる。製造後のＳｉＣ半導体装置に、アモルファス層２２が残っていると、ＳｉＣ半導体装置の抗折強度が低下し、アモルファス層２２を起点とする割れが生じる恐れがある。製造後のＳｉＣ半導体装置に、アモルファス層２２を残さないことで、抗折強度の低下を回避することができる。

続いて、図６に示すように、金属膜２３をｎ^＋型ＳｉＣ基板１の裏面１ｂに形成することが行われる。金属膜２３は、スパッタ法などの物理的気相成長法によって成膜される。金属膜２３は、他の方法によって成膜されてもよい。

金属膜２３は、Ｍｏで構成されたＭｏ膜２４と、Ｎｉで構成されたＮｉ膜２５とが、この記載順に、ｎ^＋型ＳｉＣ基板１側から積層された構造である。Ｍｏは、Ｃ（炭素）と反応して金属カーバイドの形成が可能な金属元素である。Ｎｉは、シリサイド反応が可能な金属元素である。Ｎｉ膜２５の厚さは、シリサイド反応に必要な厚さであればよく、例えば、５０ｎｍ以上、２５０ｎｍ以下であることが好ましい。このように、金属膜２３は、シリサイド反応が可能な金属元素を含む。

なお、金属膜２３は、Ｎｉ膜２５のみで構成されていてもよい。また、金属膜２３は、Ｎｉ以外のシリサイド反応が可能な金属元素で構成された膜を含んで構成されていてもよい。金属膜２３は、１つの膜のみで構成されたり、複数の膜の積層構造とされたりしてもよい。どちらの場合でも、金属膜２３は、Ｎｉ以外のシリサイド反応が可能な金属元素で構成された膜を含んでいればよい。１つの膜または複数の膜のうちの１つの膜に、シリサイド反応が可能な金属元素が複数含まれていてもよい。Ｎｉ以外のシリサイド反応が可能な金属元素としては、Ｍｏ（モリブデン）、Ｔｉ（チタン）等が挙げられる。

続いて、図７に示すように、金属膜２３に対してレーザアニールが行われる。すなわち、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側からのレーザ光の照射によって金属膜２３を加熱して、アモルファス層２２に含まれるＳｉ元素と金属膜２３に含まれる金属元素とを反応させて、金属シリサイドで構成された金属シリサイド膜を形成することが行われる。レーザアニールによって、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側への局所加熱を行うことで、表面側構造部が高温で加熱されることを回避することができる。

この工程では、例えば、ＬＤ励起固体レーザなどの固体レーザを用いて、スキャニングしながらＸ－Ｙ平面上において金属膜２３が形成されたｎ^＋型ＳｉＣ基板１を走査し、レーザ光をｎ^＋型ＳｉＣ基板１の裏面１ｂ側に照射する。例えば、スポット径が７５μｍ、スポット照射時のオーバーラップ率、つまり、レーザ光を走査したときに連続するスポットの径に対する重複長さの割合が５０～７０％となるようにする。このとき、ＸＹ方向それぞれの走査方向でオーバーラップ率が同じであってもよいし、Ｘ方向では５０％、Ｙ方向では５０％～７０％という具合に異なっていてもよい。

また、この工程では、照射するレーザ光のエネルギ密度を、１．０Ｊ／ｃｍ^２以上、２．０Ｊ／ｃｍ^２未満とする。このような大きさとすることで、アモルファス層２２の全部をシリサイド反応させて、アモルファス層２２を無くすことができる。また、レーザ光が照射される金属膜２３の表面温度は、１２００℃よりも低い温度とされる。金属膜２３の表面温度は、１１００℃以下とされることが好ましい。

レーザアニールが行われることで、まず、Ｍｏ膜２４のＭｏとアモルファス層２２のＣとの反応によってＭｏＣが形成される。さらに、Ｎｉ膜２５のＮｉとアモルファス層２２のＳｉとの反応によってＮｉＳｉが形成される。これにより、図８に示すように、ｎ^＋型ＳｉＣ基板１の裏面１ｂに接して、ＮｉＳｉで構成されたＮｉＳｉ膜１２が形成される。ＭｏＣで構成されたＭｏＣ膜１３は、ＮｉＳｉ膜１２よりもｎ^＋型ＳｉＣ基板１から離れた側に形成される。

金属膜２３がＮｉ以外のシリサイド反応が可能な金属元素で構成された膜を含んでいる場合においても、レーザアニールが行われることで、金属シリサイド膜が形成される。なお、金属膜２３に含まれるシリサイド反応が可能な金属元素の全部がシリサイド反応せず、それらの一部の元素で構成される金属層が残っていてもよい。

その後、図示しないが、実装用金属膜１４を形成することが行われる。これらにより、ドレイン電極１１が形成される。さらに、ドレイン電極１１側にダイシングテープを貼り付けて支持板から剥離した後、ダイシングを行ってチップ単位に分割することで、ＳｉＣ半導体装置が完成する。

以上が、縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置の製造方法である。

上記したＳｉＣ半導体装置の製造方法によれば、ｎ^＋型ＳｉＣ基板１の裏面１ｂに金属膜２３を形成する前に、ｎ^＋型ＳｉＣ基板１の裏面１ｂ側の領域にアモルファス層２２を形成する。アモルファスの状態の方が、結晶構造の状態と比べて、シリサイド反応がしやすくなる。このため、シリサイド反応に必要なエネルギを低減することができ、シリサイド反応のために照射するレーザ光のエネルギ密度を小さくすることができる。

シリサイド反応のために必要なレーザ光のエネルギ密度が小さいので、レーザ光を照射する装置の構造を簡素化することができ、製造コストを低減することができる。また、シリサイド反応のために必要なレーザ光のエネルギ密度が小さいことで、レーザ光の照射範囲を広げることができ、これによるスループットの向上によっても、製造コストを低減することができる。

ここで、本実施形態と異なり、アモルファス層２２を形成しないで、レーザ光の照射によって金属膜２３を加熱して、ＮｉＳｉ膜１２を形成する場合、ＮｉＳｉ膜１２の形成に必要なレーザ光のエネルギ密度は、２．０Ｊ／ｃｍ^２以上３．０Ｊ／ｃｍ^２以下であった。これに対して、本実施形態によれば、照射するレーザ光のエネルギ密度を、これよりも小さな１．０Ｊ／ｃｍ^２以上２．０Ｊ／ｃｍ^２未満とすることができる。

本発明者は、実施例として、本実施形態と同様に、ＳｉＣ基板の裏面に対してイオン注入した後に、ＳｉＣ基板の裏面に金属膜を形成し、金属膜に対して、レーザ光のエネルギ密度を変えてレーザアニールを行って、イオン注入ありの複数の試験体を得た。このとき、レーザアニールでのスポット照射時のオーバーラップ率を一定とした。そして、イオン注入ありの複数の試験体の表面粗さを計測した。

また、本発明者は、比較例として、ＳｉＣ基板の裏面に対してイオン注入を行わずに、ＳｉＣ基板の裏面に金属膜を形成し、金属膜に対して、レーザ光のエネルギ密度およびオーバーラップ率を変えてレーザアニールを行って、イオン注入無しの複数の試験体を得た。このとき、オーバーラップ率を、イオン注入ありのときのオーバーラップ率の前後の大きさとした。そして、イオン注入無しの複数の試験体の表面粗さを計測した。

それらの結果、図９に示すように、同じ表面粗さのときのエネルギ密度を比較すると、イオン注入ありの方がイオン注入無しと比較して小さい。ここで、シリサイド反応の進み具合と表面粗さとの間には一定の関係がある。シリサイド反応が進むほど、表面粗さが大きくなる。このため、表面粗さが同じであれば、シリサイド反応の進み具合が同じであることが言える。これらのことから、イオン注入することで、イオン注入しない場合と比較して、シリサイド反応の進み具合が同じ状態を得るのに必要なエネルギ密度を小さくできることが確認された。

また、本発明者は、イオン注入ありの複数の試験体のうち表面粗さが所定値以上の試験体について、ＴＥＭ－ＥＤＸを用いて、ＳｉＣの界面付近の元素マッピングを行った。その結果から、コンタクト抵抗が低い特定の組成のＮｉＳｉ化合物が、ＳｉＣの界面を含む領域に生成していることが確認された。このことからも、レーザ光のエネルギ密度を下げても、シリサイド反応が十分に行われていることが確認された。

（他の実施形態）
（１）上記した実施形態の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置の製造方法において、各構成要素の導電型が逆の導電型であってもよい。

（２）上記した実施形態では、プレーナ型の縦型パワーＭＯＳＦＥＴを備えるＳｉＣ半導体装置の製造方法について説明した。しかし、他のＭＯＳＦＥＴを備えるＳｉＣ半導体装置の製造方法に対しても、本発明の適用が可能である。他のＭＯＳＦＥＴとしては、例えば、トレンチゲート型の縦型パワーＭＯＳＦＥＴが挙げられる。

（３）本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能であり、様々な変形例や均等範囲内の変形をも包含する。また、上記した実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の材質、形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の材質、形状、位置関係等に限定される場合等を除き、その材質、形状、位置関係等に限定されるものではない。

１ ＳｉＣ基板
１ａ 主表面
１ｂ 裏面
１２ ＮｉＳｉ膜
２２ アモルファス層
２３ 金属膜

Claims (7)

1. 主表面（１ａ）および前記主表面の反対側の裏面（１ｂ）を有する炭化珪素基板（１）の前記主表面側にＭＯＳＦＥＴの一部を構成する表面側構造部（２、１０）が形成され、前記炭化珪素基板の前記裏面に前記ＭＯＳＦＥＴの他の一部を構成するオーミック電極が形成された炭化珪素半導体装置の製造方法であって、
   前記炭化珪素基板の前記主表面側に、前記表面側構造部を形成することと、
   前記炭化珪素基板の前記裏面側の一部を除去し、前記炭化珪素基板を薄板化することと、
   前記薄板化した後の前記炭化珪素基板の前記裏面に対して、注入イオン種として希ガスを用いたイオン注入を行って、前記炭化珪素基板の前記裏面を含む前記裏面側の領域にアモルファス層（２２）を形成することと、
   シリサイド反応が可能な金属元素を含む金属膜（２３）を前記裏面に形成することと、
   前記炭化珪素基板の前記裏面側からのレーザ光の照射によって前記金属膜を加熱して、前記アモルファス層に含まれるＳｉ元素と前記金属膜に含まれる前記金属元素とを反応させて、前記オーミック電極として金属シリサイドで構成された金属シリサイド膜（１２）を形成することと、を含む、炭化珪素半導体装置の製造方法。
2. 前記炭化珪素基板を薄板化することにおいては、前記炭化珪素基板の厚さを５０μｍ以上、２５０μｍ以下とする、請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記金属膜を形成することにおいては、前記金属膜として、Ｍｏで構成されたＭｏ膜（２４）とＮｉで構成されたＮｉ膜（２５）とが、この記載順に前記炭化珪素基板側から積層された金属膜を形成する、請求項１または２に記載の炭化珪素半導体装置の製造方法。
4. 前記アモルファス層を形成することにおいては、前記イオン注入の注入温度を１０℃以上、５０℃以下とする、請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
5. 前記アモルファス層を形成することにおいては、前記イオン注入の注入濃度を１×１０^１５ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下とする、請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
6. 前記アモルファス層を形成することにおいては、前記イオン注入の注入深さを５０ｎｍ以上、５００ｎｍ以下とする、請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
7. 前記金属シリサイド膜を形成することにおいては、照射するレーザ光のエネルギ密度を１．０Ｊ／ｃｍ^２以上２．０Ｊ／ｃｍ^２未満とする、請求項１ないし６のいずれか１つに記載の炭化珪素半導体装置の製造方法。

Images