JP2022060802A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2022060802A
JP2022060802A JP2020168495A JP2020168495A JP2022060802A JP 2022060802 A JP2022060802 A JP 2022060802A JP 2020168495 A JP2020168495 A JP 2020168495A JP 2020168495 A JP2020168495 A JP 2020168495A JP 2022060802 A JP2022060802 A JP 2022060802A
Authority
JP
Japan
Prior art keywords
silicon carbide
type
semiconductor layer
region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020168495A
Other languages
English (en)
Inventor
真樹 宮里
Maki Miyasato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020168495A priority Critical patent/JP2022060802A/ja
Priority to US17/463,020 priority patent/US11824093B2/en
Publication of JP2022060802A publication Critical patent/JP2022060802A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】キャリア寿命のばらつきを抑え、粒子線照射等により、素子毎に求められるキャリア寿命に制御することができる炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置７０は、第１導電型の炭化珪素半導体基板１と、第１導電型の第１半導体層２０と、第１導電型の第２半導体層２と、第２導電型の第３半導体層６と、第１導電型の第１半導体領域７と、トレンチ１６と、ゲート絶縁膜９と、ゲート電極１０と、層間絶縁膜１１と、を備える。第１半導体層２０および第２半導体層２から構成される第１導電型半導体層２２の第３半導体層６との界面より１μｍ以上深い領域では、アルミニウムの濃度の最大値は、３．０×１０13／ｃｍ3未満である。第１導電型半導体層２２の前記領域では、ホウ素の濃度の最大値は、１．０×１０14／ｃｍ3未満である。【選択図】図１

Description

この発明は、炭化珪素半導体装置に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。
炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。
図１５は、従来の炭化珪素半導体装置の炭化珪素半導体基体の構造を示す断面図である。炭化珪素半導体基体１１８は、不純物濃度が５×１０18／ｃｍ3程度のｎ+型炭化珪素基板１０１のおもて面に、ｎ+型バッファ層１２０、不純物濃度が８×１０15／ｃｍ3程度のｎ-型炭化珪素エピタキシャル層１０２およびｐ型ベース層１０６が順に堆積されている。
トレンチゲート構造の縦型ＭＯＳＦＥＴは、炭化珪素半導体基体１１８にトレンチゲート構造のＭＯＳゲートを有する。トレンチゲート構造のＭＯＳゲートは、ｐ型ベース層１０６、ｎ+型ソース領域（不図示）、ｐ+型コンタクト領域（不図示）、トレンチ（不図示）、ゲート絶縁膜（不図示）およびゲート電極（不図示）で構成される。なお、ｐ+型コンタクト領域は設けられなくてもよい。また、ｎ+型ソース領域およびｐ+型コンタクト領域と接するソース電極が設けられる。ｎ+型炭化珪素基板１０１の裏面にドレイン電極となる裏面電極が設けられる。
このような構造の縦型ＭＯＳＦＥＴは、ソース－ドレイン間にボディーダイオードとしてｐ型ベース層１０６とｎ-型炭化珪素エピタキシャル層１０２とで形成される寄生ｐｎダイオードを内蔵する。この寄生ｐｎダイオードは、ソース電極に高電位を印加することで動作させることができ、ｐ+型コンタクト領域からｐ型ベース層１０６とｎ-型炭化珪素エピタキシャル層１０２とを経由してｎ+型炭化珪素半導体基板１０１への方向に電流が流れる。このように、ＭＯＳＦＥＴではＩＧＢＴと異なり、寄生ｐｎダイオードを内蔵しているため、インバータに用いる還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）を省略することができ、低コスト化および小型化に貢献する。これ以降、ＭＯＳＦＥＴの寄生ｐｎダイオードを内蔵ダイオードと称する。
ここで、ｐ+型コンタクト領域は少数キャリアであるホール（正孔）が存在し、ｎ+型炭化珪素半導体基板１０１とｎ-型炭化珪素エピタキシャル層１０２には電子が存在する。このため、内蔵ダイオードに電流が流れると、ｐ+型コンタクト領域からホールが注入され、ｎ-型炭化珪素エピタキシャル層１０２またはｎ+型炭化珪素半導体基板１０１中で電子およびホールの再結合が発生する。このとき、ｎ+型炭化珪素半導体基板１０１の結晶に欠陥があると、発生するバンドギャップ相当の再結合エネルギー（３ｅＶ）により、ｎ+型炭化珪素半導体基板１０１に存在する結晶欠陥の一種である基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）が移動し、２つの基底面転位に挟まれるシングルショックレー型積層欠陥（１ＳＳＦ：Ｓｈｏｃｋｌｅｙ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ）が拡張する。
積層欠陥が拡張すると、積層欠陥は電流を流しにくいため、ＭＯＳＦＥＴのオン抵抗および内蔵ダイオードの順方向電圧が上昇する。このような動作が継続すると積層欠陥は累積的に拡張するため、インバータ回路に発生する損失は経時的に増加し、発熱量も大きくなるため、装置故障の原因となる。
このため、図１５のように、ｎ-型炭化珪素エピタキシャル層１０２とｎ+型炭化珪素半導体基板１０１との間にｎ+型バッファ層１２０を設けている。例えば窒素（Ｎ）が１×１０18／ｃｍ3程度の高濃度でドーピングされ、膜厚が１μｍ程度のｎ+型バッファ層１２０のような高ドーピング層を形成することで、ライフタイムキラーを導入し、ｎ-型炭化珪素エピタキシャル層１０２からのホールの再結合を促し、ｎ+型炭化珪素半導体基板１０１に到達するホール濃度を制御して、積層欠陥の発生およびその面積拡大を抑制している。
また、ｎ-型ドリフト領域中へのボロンのオートドープを抑制して、ｎ-型ドリフト領域中のボロン濃度がｎ型不純物濃度よりも十分に低く、かつ例えば１×１０14／ｃｍ3以下程度となるようにし、バイポーラ動作時（ダイオードの順方向動作時）に、ｎ-型ドリフト領域の少数キャリア（ホール）の減少を抑制することができる炭化珪素半導体装置が公知である（下記、特許文献１参照）。
特開２０１９－６７９８２号公報
しかしながら、炭化珪素半導体基体１１８では、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定の結果、ｎ+型炭化珪素半導体基板１０１のおもて面から５μｍ程度までのｎ-型炭化珪素エピタキシャル層１０２およびｎ+型バッファ層１２０では、欠陥密度が高くなっている。これにより、多数キャリア（電子）、少数キャリア（ホール）の寿命（ライフタイム）が短くなっている。
このように、従来の炭化珪素半導体基体１１８では、欠陥密度を制御できていないため、ｎ-型炭化珪素エピタキシャル層１０２およびｎ+型バッファ層１２０の欠陥密度にばらつきがある。このため、粒子線照射等により、素子毎に求められるキャリア寿命に制御することができないという課題がある。特に、欠陥やキャリア寿命に依存する逆回復特性にばらつきが生じるという課題がある。
この発明は、上述した従来技術による課題を解消するため、キャリア寿命のばらつきを抑え、粒子線照射等により、素子毎に求められるキャリア寿命に制御することができる炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第１導電型の第２半導体層が設けられる。前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第３半導体層が設けられる。前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域と前記第２半導体層との間に位置する前記第３半導体層の表面上の少なくとも一部にゲート絶縁膜を介してゲート電極が設けられる。前記第３半導体層および前記第１半導体領域の表面に第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記第１半導体層および第２半導体層から構成される第１導電型半導体層の前記第３半導体層との界面より１μｍ以上深い領域では、アルミニウムの濃度の最大値は、３．０×１０13／ｃｍ3未満である。前記第１導電型半導体層の前記領域では、ホウ素の濃度の最大値は、１．０×１０14／ｃｍ3未満である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、前記第１半導体層より高不純物濃度の第１導電型の第４半導体層をさらに備えることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第４半導体層の不純物濃度は、前記第１半導体層の不純物濃度の３倍以上であり、前記第４半導体層の膜厚は、前記第１半導体層の膜厚の３倍以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１導電型半導体層の前記領域では、アルミニウムの濃度の最大値は、２．０×１０13／ｃｍ3未満であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１導電型半導体層の前記領域では、アルミニウムの濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であり、前記第１導電型半導体層の前記領域では、ホウ素の濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であることを特徴とする。
上述した発明によれば、ｎ型エピタキシャル層（第１導電型半導体層）の深い領域では、膜厚方向のプロファイルにおいて、Ａｌの濃度の最大値は３．０×１０13／ｃｍ3未満であり、Ｂの濃度の最大値は１．０×１０14／ｃｍ3未満である。これにより、ドリフト層であるｎ-型炭化珪素エピタキシャル層（第１導電型の第２半導体層）のキャリア寿命を長くしている。このため、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスに有効である。また、キャリア寿命のばらつきを抑えることができ、粒子線照射等により、素子毎に求められるキャリア寿命に制御することが可能になる。また、ｎ+型高濃度バッファ層（第１導電型の第４半導体層）を設けることで、さらに多数キャリアの寿命および少数キャリアの寿命を長くすることができる。
本発明にかかる炭化珪素半導体装置によれば、キャリア寿命のばらつきを抑え、粒子線照射等により、素子毎に求められるキャリア寿命に制御することができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＡｌ濃度を示すグラフである。 実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＢ濃度を示すグラフである。 実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＡｌ、Ｂ濃度を示す表である。 実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の多数キャリア寿命、少数キャリア寿命、欠陥密度を示す表である。 実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の少数キャリア寿命の測定結果を示すグラフである。 実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の逆回復特性を示す表である。 実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の分析結果を示す表である。 従来の炭化珪素半導体装置の炭化珪素半導体基体の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。
（実施の形態１）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態１においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製（製造）された炭化珪素半導体装置について、トレンチ型ＭＯＳＦＥＴ７０を例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１では、トレンチ型ＭＯＳＦＥＴ７０の主電流が流れる活性領域のみを示している。
図１に示すように、実施の形態１にかかる炭化珪素半導体装置は、不純物濃度が５×１０18／ｃｍ3程度のｎ+型炭化珪素基板（第１導電型の炭化珪素半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ+型バッファ層（第１導電型の第１半導体層）２０と、ｎ-型炭化珪素エピタキシャル層（第１導電型の第２半導体層）２、ｐ型ベース層（第２導電型の第３半導体層）６と、を順に積層してなる炭化珪素半導体基体１８を用いて構成される。
ｎ-型炭化珪素エピタキシャル層２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域５が設けられていてもよい。ｎ型高濃度領域５は、ｎ+型炭化珪素基板１よりも低くｎ-型炭化珪素エピタキシャル層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。
ｎ+型バッファ層２０は、例えば膜厚が１μｍ以上５μｍ以下で、窒素が１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の高濃度でドーピングされた高ドーピング層である。ｎ+型バッファ層２０は、ｎ-型炭化珪素エピタキシャル層２からのホールの再結合を促し、ｎ+型炭化珪素半導体基板１に到達するホール濃度を制御して、積層欠陥の発生およびその面積拡大を抑制している。
ｎ-型炭化珪素エピタキシャル層２は、例えば窒素が８×１０15／ｃｍ3程度の濃度でドーピングされた低濃度ドリフト層である。
従来のｎ型エピタキシャル層（ｎ-型炭化珪素エピタキシャル層１０２およびｎ+型バッファ層１２０）では、膜厚方向のプロファイルにおいて、Ａｌ（アルミニウム）の濃度の最大値は２．０×１０13／ｃｍ3以上であり、Ｂ（ホウ素）の濃度の最大値は１．０×１０14／ｃｍ3以上である。
これに対して、実施の形態１のｎ型エピタキシャル層（第１導電型半導体層）２２では、膜厚方向のプロファイルにおいて、ｐ型ベース層６との界面より１μｍ以上深い領域（以下、深い領域）では、Ａｌの濃度の最大値は３．０×１０13／ｃｍ3未満であり、Ｂの濃度の最大値は１．０×１０14／ｃｍ3未満である。好ましくは、深い領域でＡｌの濃度の最大値は２．０×１０13／ｃｍ3未満である。ｎ型エピタキシャル層２２は、ｎ-型炭化珪素エピタキシャル層２およびｎ+型バッファ層２０を含み、ｎ型高濃度領域５を設ける場合、ｎ型高濃度領域５も含む。ここで、ｐ型ベース層６は、形成する際ＡｌやＢがイオン注入されるため、ｐ型ベース層６との界面より１μｍより浅い領域は、このイオン注入に影響される。このため、ｎ型エピタキシャル層２２のＡｌ，Ｂの濃度を上記のように低くしても、ｐ型ベース層６との界面より１μｍより浅い領域では、ＡｌやＢの濃度が上記の値より高くなっている。
例えば、ｎ型エピタキシャル層２２は、後述するようにエピタキシャル成長により形成される。この際、エピタキシャル成長装置内のＡｌとＢの濃度を下げることにより、実施の形態１のｎ型エピタキシャル層２２を形成することができる。また、ｎ型エピタキシャル層２２を形成後、ＡｌおよびＢの濃度を測定して、上記の範囲を満たすもののみを選別することで実施の形態１のｎ型エピタキシャル層２２を形成することができる。
また、ｎ型エピタキシャル層２２の深い領域では、Ａｌの濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であり、ホウ素の濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であることが好ましい。
このように、実施の形態１では、ｎ型エピタキシャル層２２中のＡｌとＢの濃度を上記の値のように低くしている。これにより、ＤＬＴＳ測定によるＺ1/2センターおよびＥＨ6/7センターの欠陥密度が低くなっている。Ｚ1/2センターおよびＥＨ6/7センターは、ｎ型炭化珪素で観測される代表的な深い順位である。
このため、ドリフト層であるｎ-型炭化珪素エピタキシャル層２のキャリア寿命が長くなっている。例えば、μＰＣＤ（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ）法による測定で、室温（２５℃程度）における多数キャリアの寿命は０．５μｓ以上であり、ＴＲＰＬ（Ｔｉｍｅ Ｒｅｓｏｌｖｅｄ Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）法による測定で、室温における少数キャリアの寿命は５００ｎｓ以上となっている。
ここで、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスを作製するためには、約５μｓ以上のキャリア寿命が必要であり、実施の形態１の炭化珪素半導体基体１８は、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスに有効である。また、実施の形態１では、キャリア寿命を長くすることで、キャリア寿命のばらつきを抑えることができる。このため、粒子線照射等により、素子毎に求められるキャリア寿命に制御することが可能になる。
また、ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体１８の裏面）には、ドレイン電極となる裏面電極（第２電極）１３が設けられている。裏面電極１３の表面には、ドレイン電極パッド（不図示）が設けられている。
炭化珪素半導体基体１８の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体１８の第１主面側）の表面からｐ型ベース層６を貫通してｎ型高濃度領域５（ｎ型高濃度領域５を設けない場合にはｎ-型炭化珪素エピタキシャル層２、以下単に（２）と記載する）に達する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型高濃度領域５（２）およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（後述するソース電極１２が設けられている側）からソース電極１２側に突出していてもよい。
ｎ型高濃度領域５（２）のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体１８の第１主面側）の表面層には、トレンチ１６の間に、第１ｐ+型ベース領域３が設けられている。また、ｎ型高濃度領域５（２）内に、トレンチ１６の底部と接する第２ｐ+型ベース領域４が設けられている。第２ｐ+型ベース領域４は、トレンチ１６の底部と深さ方向（ソース電極１２からドレイン電極１３への方向）に対向する位置に設けられる。第２ｐ+型ベース領域４の幅は、トレンチ１６の幅と同じかそれよりも広い。トレンチ１６の底部は、第２ｐ+型ベース領域４に達してもよいし、ｐ型ベース層６と第２ｐ+型ベース領域４に挟まれたｎ型高濃度領域５（２）内に位置していてもよい。
また、ｎ-型炭化珪素エピタキシャル層２内に、トレンチ１６間の第１ｐ+型ベース領域３よりも深い位置にｎ型高濃度領域５（２）よりピーク不純物濃度が高いｎ+型領域１７が設けられる。なお、深い位置とは、第１ｐ+型ベース領域３よりも裏面電極１３に近い位置のことである。
ｐ型ベース層６の内部には、炭化珪素半導体基体１８の第１主面側にｎ+型ソース領域（第１導電型の第１半導体領域）７が選択的に設けられている。また、ｐ+型コンタクト領域８が選択的に設けられていてもよい。また、ｎ+型ソース領域７およびｐ+型コンタクト領域８は互いに接する。
層間絶縁膜１１は、炭化珪素半導体基体１８の第１主面側の全面に、トレンチ１６に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極（第１電極）１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+型ソース領域７およびｐ型ベース層６に接する。また、ｐ+型コンタクト領域８が設けられる場合、ソース電極１２は、ｎ+型ソース領域７およびｐ+型コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド（不図示）が設けられている。ソース電極１２と層間絶縁膜１１との間に、例えばソース電極１２からゲート電極１０側への金属原子の拡散を防止するバリアメタル１４が設けられていてもよい。
（実施の形態１にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図２～図６は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１は、例えば、不純物濃度が５．０×１０18／ｃｍ3程度である。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできたｎ+型バッファ層２０を、例えば１μｍ以上５μｍ以下の厚さまでエピタキシャル成長させる。ｎ+型バッファ層２０の不純物濃度は例えば１．０×１０17／ｃｍ3以上１．０×１０18／ｃｍ3以下となるように設定してもよい。
次に、ｎ+型バッファ層２０の表面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら下部ｎ-型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。下部ｎ-型炭化珪素エピタキシャル層２ａの不純物濃度が８×１０15／ｃｍ3程度となるように設定する。ここまでの状態が図２に記載される。
次に、下部ｎ-型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入してもよい。これによって、下部ｎ-型炭化珪素エピタキシャル層２ａの内部に、ｎ+型領域１７が形成される。
次に、ｎ+型領域１７を形成するためのイオン注入時に用いたマスクを除去する。次に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の下部第１ｐ+型ベース領域３ａおよび第２ｐ+型ベース領域４を形成する。ｎ+型領域１７を形成した場合の、ｎ+型領域１７のｎ+型炭化珪素基板１と反対側の表面上に、下部第１ｐ+型ベース領域３ａをｎ+型領域１７に重なるように形成する。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、下部ｎ-型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の下部ｎ型高濃度領域５ａを形成してもよい。下部ｎ型高濃度領域５ａの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。ここまでの状態が図３に記載される。
次に、下部ｎ-型炭化珪素エピタキシャル層２ａの表面上に、窒素等のｎ型の不純物をドーピングした上部ｎ-型炭化珪素エピタキシャル層２ｂを、０．５μｍ程度の厚さで形成する。上部ｎ-型炭化珪素エピタキシャル層２ｂの不純物濃度が８×１０15／ｃｍ3程度となるように設定する。以降、下部ｎ-型炭化珪素エピタキシャル層２ａと上部ｎ-型炭化珪素エピタキシャル層２ｂを合わせてｎ-型炭化珪素エピタキシャル層２となる。
次に、上部ｎ-型炭化珪素エピタキシャル層２ｂの表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の上部第１ｐ+型ベース領域３ｂを、下部第１ｐ+型ベース領域３ａに重なるように形成する。上部第１ｐ+型ベース領域３ｂと下部第１ｐ+型ベース領域３ａは連続した領域を形成し、第１ｐ+型ベース領域３となる。上部第１ｐ+型ベース領域３ｂの不純物濃度を例えば５×１０18／ｃｍ3程度となるように設定する。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２炭化珪素エピタキシャル層２の表面領域の一部に、例えば深さ０．５μｍ程度の上部ｎ型高濃度領域５ｂを形成してもよい。上部ｎ型高濃度領域５ｂの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。この上部ｎ型高濃度領域５ｂと下部ｎ型高濃度領域５ａは少なくとも一部が接するように形成され、ｎ型高濃度領域５を形成する。ただし、このｎ型高濃度領域５が基板全面に形成される場合と、形成されない場合がある。ここまでの状態が図４に記載される。
次に、ｎ-型炭化珪素エピタキシャル層２の表面上に、エピタキシャル成長によりｐ型ベース層６を１．１μｍ程度の厚さで形成する。ｐ型ベース層６の不純物濃度は４×１０17／ｃｍ3程度に設定する。ｐ型ベース層６をエピタキシャル成長により形成した後、ｐ型ベース層６にさらにアルミニウム等のｐ型の不純物を、イオン注入してもよい。
次に、炭化珪素半導体基体１８の第１主面層（ｐ型ベース層６の表面層）に、ＭＯＳゲートを構成する所定領域を形成する。具体的には、ｐ型ベース層６の表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部に窒素（Ｎ）、リン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ型ベース層６の表面の一部にｎ+型ソース領域７を形成する。次に、ｎ+型ソース領域７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ型ベース層６の表面の一部にホウ素等のｐ型の不純物をイオン注入し、ｐ+型コンタクト領域８を形成してもよい。ｐ+型コンタクト領域８の不純物濃度は、ｐ型ベース層６の不純物濃度より高くなるように設定する。
次に、イオン注入で形成した全領域を活性化するための熱処理（活性化アニール）を行う。例えば、１７００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、第１ｐ+型ベース領域３、第２ｐ+型ベース領域４、ｎ+型ソース領域７、ｐ+型コンタクト領域８およびｎ+型領域１７の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。ここまでの状態が図５に記載される。
次に、ｐ型ベース層６の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｐ型ベース層６を貫通し、ｎ型高濃度領域５（２）に達するトレンチ１６を形成する。トレンチ１６の底部はｎ型高濃度領域５（２）に形成された第２ｐ+型ベース領域４に達してもよい。次に、トレンチ形成用マスクを除去する。
次に、ｎ+型ソース領域７およびｐ+型コンタクト領域８の表面と、トレンチ１６の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。ここまでの状態が図６に記載される。
次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１６内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１６内部に残すことによって、ゲート電極１０を形成する。
次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を形成する。次に、層間絶縁膜１１を覆うように、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなるバリアメタル１４を形成してもよい。層間絶縁膜１１およびゲート絶縁膜９をフォトリソグラフィによりパターニングしｎ+型ソース領域７およびｐ+型コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。
次に、層間絶縁膜１１を選択的に除去して炭化珪素半導体基体１８の表面に、ニッケル（Ｎｉ）かＴｉの膜を成膜する。次に、表面を保護してｎ+型炭化珪素基板１の裏面側にＮｉかＴｉの膜を成膜する。次に１０００℃程度の熱処理を行い炭化珪素半導体基体１８の表面側とｎ+型炭化珪素基板１の裏面の表面側にオーミック電極を形成する。
次に、上記コンタクトホール内に形成したオーミック電極部分に接触するように、および層間絶縁膜１１上にソース電極１２となる導電性の膜を設け、ｎ+型ソース領域７およびｐ+型コンタクト領域８とソース電極１２とを接触させる。
次いで、ｎ+型炭化珪素基板１の第２主面上に、例えばニッケル（Ｎｉ）膜でできた裏面電極１３を形成する。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ+型炭化珪素基板１と裏面電極１３とをオーミック接合する。
次に、例えばスパッタ法によって、炭化珪素半導体基体１８のおもて面のソース電極１２上および層間絶縁膜１１の開口部に、ソース電極パッド（不図示）となる電極パッドを堆積する。電極パッドの層間絶縁膜１１上の部分の厚さは、例えば５μｍであってもよい。電極パッドは、例えば、１％の割合でシリコンを含んだアルミニウム（Ａｌ－Ｓｉ）で形成してもよい。次に、ソース電極パッドを選択的に除去する。
次に、裏面電極１３の表面に、ドレイン電極パッド（不図示）として例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）をこの順に成膜する。以上のようにして、図１に示す炭化珪素半導体装置が完成する。
以上、説明したように、実施の形態１によれば、ｎ型エピタキシャル層の深い領域では、膜厚方向のプロファイルにおいて、Ａｌの濃度の最大値は３．０×１０13／ｃｍ3未満であり、Ｂの濃度の最大値は１．０×１０14／ｃｍ3未満である。これにより、ドリフト層であるｎ-型炭化珪素エピタキシャル層のキャリア寿命を長くしている。このため、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスに有効である。また、キャリア寿命のばらつきを抑えることができ、粒子線照射等により、素子毎に求められるキャリア寿命に制御することが可能になる。
（実施の形態２）
図７は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態２にかかる炭化珪素半導体装置が実施の形態１にかかる炭化珪素半導体装置と異なるのは、ｎ+型バッファ層２０とｎ-型炭化珪素エピタキシャル層２との間にｎ+型高濃度バッファ層（第１導電型の第４半導体層）２１が設けられていることである。
ｎ+型高濃度バッファ層２１は、ｎ+型バッファ層２０より厚く、不純物濃度が高い。例えば、ｎ+型高濃度バッファ層２１の膜厚は、ｎ+型バッファ層２０の膜厚の３倍以上であり、ｎ+型高濃度バッファ層２１の不純物濃度は、ｎ+型バッファ層２０の不純物濃度の３倍以上である。また、ｎ+型高濃度バッファ層２１は、ｎ+型バッファ層２０とｎ-型炭化珪素エピタキシャル層２と同様に、膜厚方向のプロファイルにおいて、Ａｌの濃度の最大値は３．０×１０13／ｃｍ3未満であり、Ｂの濃度の最大値は１．０×１０14／ｃｍ3未満である。好ましくは、ｎ+型高濃度バッファ層２１のＡｌの濃度の最大値は２．０×１０14／ｃｍ3未満である。これにより、実施の形態２でも、実施の形態１と同様に、ＤＬＴＳ測定によるＺ1/2センターおよびＥＨ6/7センターの欠陥密度が低くなっている。
ここで、図８は、実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＡｌ濃度を示すグラフである。図８において、縦軸はＡｌの濃度を示し、単位は／ｃｍ3である。また、横軸は、ｎ-型炭化珪素エピタキシャル層２とｐ型ベース層６との界面（ｎ型高濃度領域５を設ける場合、ｎ型高濃度領域５とｐ型ベース層６との界面、以下、Ｐ／Ｎ界面と称する。）からの深さを示し、単位は、μｍである。図８は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による計測結果である。
図８に示すように、Ｐ／Ｎ界面から１μｍより浅い領域（図８の点線より原点側）は、ｐ型ベース層６を形成する際のＡｌの影響が出て、Ａｌの濃度が高くなっている。一方、Ｐ／Ｎ界面から１μｍ以上深い領域（図８の点線より原点と反対側）では、従来の炭化珪素半導体基体１１８では、Ａｌの濃度の最大値は６．０×１０13／ｃｍ3程度であるのに対して、実施の形態２の炭化珪素半導体基体１８では、Ａｌの濃度の最大値は２．０×１０13／ｃｍ3未満となっている。なお、実施の形態１の炭化珪素半導体基体１８でも、Ａｌの濃度は図８と同様の結果となる。
また、図９は、実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＢ濃度を示すグラフである。図９において、縦軸はＢの濃度を示し、単位は／ｃｍ3である。また、横軸は、Ｐ／Ｎ界面からの深さを示し、単位は、μｍである。図９は、ＳＩＭＳによる計測結果である。
図９に示すように、Ｐ／Ｎ界面から１μｍより浅い領域は、ｐ型ベース層６を形成する際のＢの影響が出て、Ｂの濃度が高くなっている。一方、Ｐ／Ｎ界面から１μｍ以上深い領域では、従来の炭化珪素半導体基体１１８では、Ｂの濃度の最大値は６．０×１０14／ｃｍ3程度であるのに対して、実施の形態２の炭化珪素半導体基体１８では、Ｂの濃度の最大値は１．０×１０14／ｃｍ3未満となっている。なお、実施の形態１の炭化珪素半導体基体１８でも、Ｂの濃度は図９と同様の結果となる。
図１０は、実施の形態２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のＡｌ、Ｂ濃度を示す表である。図１０は、図８および図９のＳＩＭＳによる計測結果を表にまとめ、実施の形態２および従来のＡｌ、Ｂの濃度の平均値、最大値、最小値、標準偏差（σ）、最大値－最小値を記載している。
図１０に示すように、従来のＢの濃度は、最大値から最小値を引いた値（最大値－最小値）が１．４×１０14／ｃｍ3と大きくなっているが、実施の形態２のＢの濃度は、最大値から最小値を引いた値が１．３×１０13／ｃｍ3と小さくなっている。同様に、従来のＡｌの濃度は、最大値から最小値を引いた値が５．１×１０13／ｃｍ3と大きくなっているが、実施の形態２のＡｌの濃度は、最大値から最小値を引いた値が１．０×１０13／ｃｍ3と小さくなっている。つまり、実施の形態２では、最大値から最小値を引いた絶対値が従来より小さいので不純物量が少ない。このため、絶対値でのばらつきの幅が実施の形態２の方が従来よりも小さい。
図１１は、実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の多数キャリア寿命、少数キャリア寿命、欠陥密度を示す表である。図１１では、複数回測定して、平均値を示している。図１１において、評価深さは、Ｐ／Ｎ界面からの深さで、多数キャリア寿命、少数キャリア寿命、欠陥密度を測定した位置である。
図１１に示すように、多数キャリアおよび少数キャリアの両方とも、従来より実施の形態１，２の方が長くなっており、実施の形態２は、実施の形態１よりも長くなっている。実施の形態１，２では、多数キャリアの寿命は、０．５μｓ以上であり、少数キャリアの寿命は、５００ｎｓ以上であった。また、多数キャリアでは、平均値は１．０μｓ以下であり、さらに最大値も１．０μｓ以下であった。
さらに、図１１に示すように、Ｚ1/2センターの欠陥密度は、従来より実施の形態１，２の方が低くなっている。図１１に示していないが、ＥＨ6/7センターの欠陥密度も、従来より実施の形態１、２の方が低くなっている。このように、ｎ型エピタキシャル層２２のＡｌおよびＢの濃度が低い実施の形態１，２では、欠陥密度は低くなっているが、ｎ+型高濃度バッファ層２１による差は小さくなっている。
図１２は、実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の少数キャリア寿命の測定結果を示すグラフである。図１２において、縦軸は少数キャリアの寿命を示し、単位はｎｓである。また、横軸は、温度を示し、単位は、℃である。図１２は、ｎ-型炭化珪素エピタキシャル層２中の少数キャリアの寿命をＴＲＰＬで計測した結果である。
図１２に示すように、少数キャリアの寿命は、すべての温度範囲で従来より実施の形態１，２の方が長くなっており、実施の形態２は、温度が１００℃以上の領域では実施の形態１よりも長くなっている。このように、ｎ型エピタキシャル層２２のＡｌおよびＢの濃度が低い実施の形態１、２では、少数キャリアの寿命が長くなり、実施の形態２のようにｎ+型高濃度バッファ層２１を設けると少数キャリアの寿命はさらに長くなっている。
図１３は、実施の形態１，２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の逆回復特性を示す表である。図１３では、逆回復特性として逆回復蓄積電荷量Ｑｒｒを示している。評価深さは、Ｐ／Ｎ界面からの深さで、逆回復蓄積電荷量Ｑｒｒを測定した位置である。
図１３に示すように、逆回復蓄積電荷量Ｑｒｒは、従来より実施の形態１，２の方が大きくなっており、実施の形態２は、実施の形態１よりも大きくなっている。このように、ｎ型エピタキシャル層２２のＡｌおよびＢの濃度が低い実施の形態１、２では、逆回復特性が向上し、実施の形態２のようにｎ+型高濃度バッファ層２１を設けると逆回復特性がさらに向上する。
図１４は、実施の形態１、２にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置の分析結果を示す表である。図１４は、図８～図１３の分析結果をまとめた表である。図１４に示すように、ｎ型エピタキシャル層２２のＡｌおよびＢの濃度を低くすることで、欠陥密度が減少し、多数キャリアおよび少数キャリアの寿命が長くなる。また、ｎ+型高濃度バッファ層２１を設けることで、多数キャリアおよび少数キャリアの寿命がさらに長くなる。
実施の形態２では、ｎ+型高濃度バッファ層２１を設けることにより、ｎ+型高濃度バッファ層２１が、界面のキャリアの捕獲確率を低下させるため、実施の形態１よりも多数キャリア寿命および少数キャリア寿命を長くすることができる。このため、実施の形態２の炭化珪素半導体基体１８は、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスに有効である。また、実施の形態２でも、キャリア寿命を長くすることで、キャリア寿命のばらつきを抑えることができる。このため、粒子線照射等により、素子毎に求められるキャリア寿命に制御することが可能になる。
（実施の形態２にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ+型炭化珪素基板１の表面に、ｎ+型バッファ層２０を形成する。次に、ｎ+型バッファ層２０の表面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながらｎ+型高濃度バッファ層２１を、エピタキシャル成長させる。ｎ+型高濃度バッファ層２１の不純物濃度は、例えば８．０×１０18／ｃｍ3程度となるように設定してもよい。
次に、ｎ+型高濃度バッファ層２１の表面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら下部ｎ-型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。この後、実施の形態１の下部ｎ-型炭化珪素エピタキシャル層２ａの内部に、ｎ+型領域１７を形成する工程以降の工程を行うことで、図７に示す炭化珪素半導体装置が完成する。
以上、説明したように、実施の形態２によれば、ｎ+型高濃度バッファ層を設けることで、実施の形態１よりも多数キャリアの寿命および少数キャリアの寿命を長くすることができる。このため、実施の形態２の炭化珪素半導体基体は、耐圧１０ｋＶ級の超高耐圧の高性能ＳｉＣバイポーラデバイスに有効である。また、実施の形態２でも、キャリア寿命を長くすることで、キャリア寿命のばらつきを抑えることができる。このため、粒子線照射等により、素子毎に求められるキャリア寿命に制御することが可能になる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、トレンチゲート型の縦型ＭＯＳＦＥＴを例に説明したが、ＰｉＮダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
１、１０１ ｎ+型炭化珪素基板
２、１０２ ｎ-型炭化珪素エピタキシャル層
２ａ 下部ｎ-型炭化珪素エピタキシャル層
２ｂ 上部ｎ-型炭化珪素エピタキシャル層
３ 第１ｐ+型ベース領域
３ａ 下部第１ｐ+型ベース領域
３ｂ 上部第１ｐ+型ベース領域
４ 第２ｐ+型ベース領域
５ ｎ型高濃度領域
５ａ 下部ｎ型高濃度領域
５ｂ 上部ｎ型高濃度領域
６、１０６ ｐ型ベース層
７ ｎ+型ソース領域
８ ｐ+型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ 裏面電極
１４ バリアメタル
１６ トレンチ
１７ ｎ+型領域
１８、１１８ 炭化珪素半導体基体
２０、１２０ ｎ+型バッファ層
２１ ｎ+型高濃度バッファ層
２２ ｎ型エピタキシャル層
７０ トレンチ型ＭＯＳＦＥＴ

Claims (5)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、
    前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第１導電型の第２半導体層と、
    前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第３半導体層と、
    前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に設けられた第１導電型の第１半導体領域と、
    前記第１半導体領域と前記第２半導体層との間に位置する前記第３半導体層の表面上の少なくとも一部にゲート絶縁膜を介して設けられたゲート電極と、
    前記第３半導体層および前記第１半導体領域の表面に設けられた第１電極と、
    前記炭化珪素半導体基板の裏面に設けられた第２電極と、
    を備え、
    前記第１半導体層および前記第２半導体層から構成される第１導電型半導体層の前記第３半導体層との界面より１μｍ以上深い領域では、アルミニウムの濃度の最大値は、３．０×１０13／ｃｍ3未満であり、
    前記第１導電型半導体層の前記領域では、ホウ素の濃度の最大値は、１．０×１０14／ｃｍ3未満であることを特徴とする炭化珪素半導体装置。
  2. 前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、前記第１半導体層より高不純物濃度の第１導電型の第４半導体層をさらに備えることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第４半導体層の不純物濃度は、前記第１半導体層の不純物濃度の３倍以上であり、
    前記第４半導体層の膜厚は、前記第１半導体層の膜厚の３倍以上であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第１導電型半導体層の前記領域では、アルミニウムの濃度の最大値は、２．０×１０13／ｃｍ3未満であることを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置。
  5. 前記第１導電型半導体層の前記領域では、アルミニウムの濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であり、
    前記第１導電型半導体層の前記領域では、ホウ素の濃度は、最大値から最小値を引いた値が３．０×１０13／ｃｍ3未満であることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
JP2020168495A 2020-10-05 2020-10-05 炭化珪素半導体装置 Pending JP2022060802A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020168495A JP2022060802A (ja) 2020-10-05 2020-10-05 炭化珪素半導体装置
US17/463,020 US11824093B2 (en) 2020-10-05 2021-08-31 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020168495A JP2022060802A (ja) 2020-10-05 2020-10-05 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2022060802A true JP2022060802A (ja) 2022-04-15

Family

ID=80932434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020168495A Pending JP2022060802A (ja) 2020-10-05 2020-10-05 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US11824093B2 (ja)
JP (1) JP2022060802A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769827B2 (en) 2020-12-02 2023-09-26 Wolfspeed, Inc. Power transistor with soft recovery body diode
US11990543B2 (en) * 2020-12-02 2024-05-21 Wolfspeed, Inc. Power transistor with soft recovery body diode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP2019067982A (ja) 2017-10-03 2019-04-25 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US11824093B2 (en) 2023-11-21
US20220109049A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
JP6115678B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JPWO2017064948A1 (ja) 半導体装置および半導体装置の製造方法
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP2020043243A (ja) 半導体装置
JP2019216224A (ja) 半導体装置
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019080035A (ja) 炭化珪素半導体装置およびその製造方法
JPWO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
US11824093B2 (en) Silicon carbide semiconductor device
JP2019129300A (ja) 半導体装置とその製造方法
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2022136894A (ja) 超接合炭化珪素半導体装置の製造方法
CN113410286A (zh) 半导体装置
JP2022136627A (ja) 半導体装置および半導体装置の製造方法
JP6953876B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379880B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913