CN103247521A - 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 - Google Patents
一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 Download PDFInfo
- Publication number
- CN103247521A CN103247521A CN2013102087541A CN201310208754A CN103247521A CN 103247521 A CN103247521 A CN 103247521A CN 2013102087541 A CN2013102087541 A CN 2013102087541A CN 201310208754 A CN201310208754 A CN 201310208754A CN 103247521 A CN103247521 A CN 103247521A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- diffusion
- layer
- oxide layer
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开一种在硅片上实施铝扩散的方法,包含以下步骤:1、硅片上生长氧化层;2、氧化层上光刻注入窗口;3、通过注入窗口注入铝离子;4、去除离子注入后含有铝的氧化层;5、在注入铝的硅和氧化层上生长多晶硅层作为隔离扩散掩蔽层;6、通过隔离扩散掩蔽层对注入铝的硅进行对通隔离扩散铝离子,形成对通隔离环或未对通隔离环;7、通过镓扩散或硼扩散填补隔离扩散铝离子形成的反型层,在硅片中扩散形成基区。本发明克服离子注入铝掺杂量不易控制、重复性差的难点,实现低浓度的深结扩散,提高产品反向击穿电压,提高产品结温特性,减少高温扩散温度时间,实现节能减排,提高少子寿命,提高产品电性能、稳定性,提高芯片的使用面积。
Description
技术领域
本发明涉及一种电力半导体器件领域的工艺技术,具体涉及一种半导体制备过程中的在硅片上实施铝扩散的方法及其制造的晶闸管芯片。
背景技术
在晶闸管,晶体管等半导体器件的制造技术中,隔离扩散一般使用硼作为扩散杂质源,但其扩散时间较长,扩散浓度高,侧向扩散系数大等缺点,导致产品存在稳定性、可靠性较低,漏电流较大,反向阻断电压、通态电流较小,成本较高,温度特性差等缺陷。
研究表明,铝杂质源的扩散系数是硼杂质源的8倍左右,采用铝扩散进行对通隔离,可使扩散温度降低5-25℃、扩散时间缩短70-140h。扩散温度的降低、扩散时间的缩短,减小了扩散对少子寿命的影响,减少扩散缺陷;在相同对通隔离宽度的情况下,采用铝扩散进行对通隔离,可使对通隔离区上下端的横向扩散宽度明显减小,提高了硅片的有效面积;对通隔离区杂质浓度低,提高了产品反向阻断电压。采用“用铝扩散进行对通隔离的工艺”还可以缩短生产周期、降低了成本、减少能耗,为公司产生显著的经济效益,有力地推进公司的发展,增强了产品在市场上的竞争力。
铝在硅内具有杂质浓度低,扩散速度快的优点,能实现高电压,减少了高温扩散的时间,同时铝的原子半径与硅的晶格很匹配,高温扩散后硅内产生的缺陷少。
但至今在硅上进行铝扩散存在两大难点:(一)、没有理想的铝杂质源(没有铝气体源,没有铝液体源,没有成熟的铝固体源),导致铝扩散的工艺技术要么很发杂,但难以精确控制,要么易实现但均匀性和重复性较差;(二)、没有理想的掩蔽膜,在硅片上不能实现铝的选择性扩散。
现有技术中的铝扩散通常使用涂源法和闭管真空扩散法,各有优缺点。
涂源法:
工艺步骤:1、硅片清洗烘干;2、 将高纯Al(NO3)3.9H2O粉末均匀溶解于二氧化硅乳胶源中;3、旋涂法涂覆于干净的硅片表面,烘干;4、装舟;5、进炉;6、烘源;7、扩散;8、出炉;9、泡洗。该方法的优点是工艺流程短、操作方法简单。其缺点在于:单片及片与片之间扩散浓度均匀性差,结深一致性差,生产中炉与炉之间重复性差,不易控制。
闭管真空扩散法:
工艺步骤:在高真空环境下(0.000133~0.0000133Pa),对高纯铝源进行加热蒸发,形成饱和的铝扩散环境,在高温下将铝原子扩散进入硅片体内。该方法的优点是表面浓度高,剂量可达到3E16 平方厘米,重复性好,掺杂较均匀。其缺点在于:1、该方式小剂量的掺杂不易控制;2、对大直径硅片,每个圆片中心和边缘杂质浓度相差较大;3、每次扩散都要抽真空,冲氩气,出炉后换石英管,成本较高。
发明内容
本发明提供一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片,能精确控制掺杂量、便于工艺控制、提高工艺重复性,提高晶闸管的扩散浓度均匀性、以及结深一致性。
为实现上述目的,本发明提供一种在硅片上实施铝扩散的方法,其特点是,该方法包含以下步骤:
步骤1、在硅片上生长氧化层作为离子注入掩蔽层;
步骤2、在氧化层上光刻注入窗口;
步骤3、通过注入窗口对硅片离子注入铝离子;
步骤4、硅片清洗,湿法去除离子注入后含有铝的氧化层;
步骤5、以低压化学汽相淀积生长方式在氧化层和注入铝离子的硅上生长多晶硅层,该多晶硅层作为隔离扩散掩蔽层;
步骤6、通过隔离扩散掩蔽层,在闭管通高纯氩气的环境下对注入铝离子的硅进行对通隔离扩散铝离子,形成隔离环;
步骤7、完成隔离扩散铝离子后,在硅片中形成基区,并填补隔离扩散铝离子所形成的反型层;
步骤7.1、通过湿氧方式对硅片表面残留的多晶硅层进行氧化;
步骤7.2、采用镓扩散或硼扩散的方式,在氧化层下方的硅片上形成器件的基区;同时填补隔离扩散铝离子所形成的反型层。
上述步骤3中,离子注入铝的剂量为8E14平方厘米至5E15平方厘米,能量为60至160 Kev,角度为0至7度。
上述步骤1中,生长氧化层的厚度为1.5至2微米;
上述步骤4中,氧化层的去除量为0.6至1微米,以去除含有铝的氧化层。
上述步骤5中,生长多晶硅层的反应温度为(600±30)℃,反应气体采用硅烷,反应时间为1.5小时,生长多晶硅层的厚度为4000埃至15000埃。
上述步骤6中,扩散温度为1245至1280摄氏度;扩散时间为20至60小时;通氩气0.5至1.5升或通高纯氮气1.0至4.0升,对通隔离环最窄处环宽不大于160微米,未对通隔离环的最短间距不大于8微米。
上述在硅片上实施铝扩散的方法制成的对通隔离环晶闸管芯片,其特点是,该芯片包含:
硅片;
两层氧化层,其分别设置于硅片对称的两面上;
若干注入窗口,其分别设置于硅片两面的氧化层上,分别位于硅片两面的注入窗口一一对应设置;每个注入窗口都穿透氧化层,使氧化层不覆盖各注入窗口所在的硅片表面;
两层多晶硅层,其分别生长在两层氧化层上;该多晶硅层还覆盖各个注入窗口所在的注入铝离子的硅表面;
两层基区,其分别设置于两层氧化层下方的硅片中;以及,
若干对通隔离环,其设置于硅片中,且分别生成于各个注入窗口所对应的区域;该对通隔离环由硅片中注入并隔离扩散铝离子形成;
上述硅片两面对称设置的每一对注入窗口处生成的隔离环相互对通,形成对通隔离环;该对通隔离环最窄处的环宽不大于160微米。
上述的氧化层为二氧化硅。
上述的在硅片上实施铝扩散的方法制成的未对通隔离环晶闸管芯片,其特点是,该芯片包含:
硅片;
两层氧化层,其分别设置于硅片对称的两面上;
若干注入窗口,其分别设置于硅片两面的氧化层上,分别位于硅片两面的注入窗口一一对应设置;每个注入窗口都穿透氧化层,使氧化层不覆盖各注入窗口所在的硅片表面;
两层多晶硅层,其分别生长在两层氧化层上;该多晶硅层还覆盖各个注入窗口所在的注入铝离子的硅表面;
两层基区,其分别设置于两层氧化层下方的硅片中;以及,
若干未对通隔离环,其设置于硅片中,且分别生成于各个注入窗口所对应的区域;该未对通隔离环由硅片中注入并隔离扩散铝离子形成;
上述硅片两面对称设置的每一对注入窗口处生成的两个隔离环相互不对通,形成未对通隔离环,该未对通隔离环的对短间距不大于8微米。
上述的氧化层为二氧化硅。
本发明一种在硅片上实施铝扩散的方法和现有技术的隔离扩散相比,其优点在于,本发明离子注入铝能克服掺杂量不易控制,重复性差的难点。
本发明中,采用铝进行隔离扩散,可实现低浓度的深结扩散,降低结电场,提高产品反向击穿电压,提高产品结温特性;
本发明中,铝扩散速度较快,可减少高温扩散温度时间,实现节能减排同时提高少子寿命,提高产品电性能;
本发明中,铝与硅的原子半径相匹配,减少产品晶格缺陷,提高产品稳定性;
本发明中,铝对通隔离扩散其侧向腐蚀是硼隔离扩散的1/2,可有效提高芯片的使用面积,实现高的反向击穿电压;
本发明中,离子注入深度与注入能量有强相关性,因此可以使用氧化层作为掩蔽膜,,实现铝扩散选择性掺杂。
附图说明
图1为本发明一种在硅片上实施铝扩散的方法的流程图;
图2A -图2I为本发明一种在硅片上实施铝扩散的方法的示意图;
图3为本发明一种对通隔离环晶闸管芯片的结构示意图;
图4为本发明一种未对通隔离环晶闸管芯片的结构示意图。
具体实施方式
以下结合附图,进一步说明本发明的具体实施例。
如图1所示,本发明公开一种在硅片上实施铝扩散的方法的实施例,该方法包含以下步骤:
首先对来料硅片进行微腐蚀,SPM及RCA清洗。
步骤1、如图2A所示,在硅片1上下两面上分别生长氧化层2,生长氧化层2的厚度为1.5至2微米,该氧化层2采用二氧化硅,作为离子注入掩蔽层。
步骤2、如图2B所示,在硅片1两面的氧化层2上分别光刻形成若干注入窗口3。在硅片1两面氧化层2上的各个注入窗口3一一对应设置。
步骤3、如图2C所示,通过注入窗口3对硅片1离子注入铝离子。运用离子注入扩散法将铝电离化后,用电子枪将铝离子通过注入窗口3高速掺入硅片1中。离子注入铝的剂量为8E14平方厘米(cm2)至5E15平方厘米,能量为60至160千电子伏特(Kev),角度为0至7度。铝离子也掺入氧化层2中,使氧化层2上形成含有铝离子的氧化层5。
步骤4、如图2D所示,硅片1清洗,采用湿法去除离子注入后含有铝离子的氧化层5。本实施例中,通过去除的含有铝离子的氧化层5厚度为0.6至1微米。
步骤5、如图2E所示,在(600±30)℃的温度环境下,通1.5小时硅烷反应气体,采用低压化学汽相淀积LPCVD生长方式在氧化层2和注入铝离子的硅4上生长多晶硅,形成厚度为4000埃至15000埃的多晶硅层6。该多晶硅层6即作为隔离扩散掩蔽层。
步骤6、通过隔离扩散掩蔽层(即多晶硅层6),在闭管通高纯氩气的环境下对注入铝离子的硅4进行高温对通隔离扩散铝离子,在硅片1中形成隔离环。扩散温度为1245至1280摄氏度(℃);扩散时间为20至60小时(h);通氩气0.5至1.5升(L)或通高纯氮气1.0至4.0升(L)。
如图2F所示,通过高温对通隔离扩散铝离子在硅片1中每个注入窗口3所对应的区域内都扩散形成一个隔离环。本实施例中,硅片1上下两面设有若干对上下对称的注入窗口3,每对注入窗口3处扩散形成的一对隔离环相互之间未对通,形成未对通隔离环8。未对通隔离环8的最小间距不大于8微米(μm)。同时在硅片1中进行铝扩散时,在未对通隔离环8外形成了反型层9。
如图2G所示,通过高温对通隔离扩散铝离子在硅片1中每个注入窗口3所对应的区域内都扩散形成一个隔离环。本实施例中,硅片1上下两面设有若干对上下对称的注入窗口3,每对注入窗口3处扩散形成的一对隔离环相互之间对通,形成对通隔离环7。对通隔离环7最窄处的环宽不大于160微米(μm)。同时在硅片1中进行铝扩散时,在对通隔离环7外形成了反型层9。
综上,隔离环宽为8微米未穿至160微米穿。
步骤7、如图2H、图2I所示,完成隔离扩散铝离子形成隔离环后,在硅片1中与两层氧化层2的交接处形成P型基区10。
步骤7.1、通过湿氧方式对硅片1表面残留的多晶硅层6进行氧化。
步骤7.2、采用镓扩散或硼扩散的方式,在氧化层2下方的硅片1上形成器件的P型基区10。同时填补隔离扩散铝离子所形成的反型层9。
如图3所示,为通过本发明在硅片上实施铝扩散的方法制成的对通隔离环晶闸管芯片,该芯片包含:硅片1、氧化层2、多晶硅层6、基区9和对通隔离环。
在硅片1上下两面分别生成有氧化层2,该氧化层2采用二氧化硅。
在硅片1两面的氧化层2上分别通过光刻设有若干注入窗口3,每个注入窗口3都穿透氧化层2,使氧化层2不覆盖各注入窗口3所在的硅片1表面。
同时,位于硅片1一面的氧化层2上的各个注入窗口3分别与硅片1另一面的氧化层2上的各个注入窗口3一一对应设置。
在硅片1上下两面的两层氧化层2和上分别生长有多晶硅层6。该多晶硅层6还覆盖各个注入窗口3所在的注入铝离子的硅4表面。多晶硅层6的厚度为4000埃至15000埃。
基区10生成于硅片1中,在氧化层2下方的硅片1上形成器件的P型基区10。
通过每个注入窗口3在硅片1中注入并隔离扩散铝离子形成隔离环,使得硅片1中每个注入窗口3所对应的区域都设有隔离。在硅片1上下两面对称设置的每一对注入窗口3处生成的隔离环相互对通,形成对通隔离环7。该对通隔离环7最窄处的环宽不大于160微米。
如图4所示,为通过在硅片上实施铝扩散的方法制成的未对通隔离环晶闸管芯片,该芯片包含:硅片1、氧化层2、多晶硅层6、基区9和未对通隔离环。
在硅片1上下两面分别生成有氧化层2,该氧化层2采用二氧化硅。
在硅片1两面的氧化层2上分别通过光刻设有若干注入窗口3,每个注入窗口3都穿透氧化层2,使氧化层2不覆盖各注入窗口3所在的硅片1表面。
同时,位于硅片1一面的氧化层2上的各个注入窗口3分别与硅片1另一面的氧化层2上的各个注入窗口3一一对应设置。
在硅片1上下两面的两层氧化层2上分别生长有多晶硅层6。该多晶硅层6还覆盖各个注入窗口3所在的注入铝离子的硅4表面。多晶硅层6的厚度为4000埃至15000埃。
基区10生成于硅片1中,在氧化层2下方的硅片1上形成器件的P型基区10。
通过每个注入窗口3在硅片1中注入并隔离扩散铝离子形成隔离环,使得硅片1中每个注入窗口3所对应的区域都设有隔离。在硅片1上下两面对称设置的每一对注入窗口3处生成的隔离环相互间不对通,形成未对通隔离环8。该未对通隔离环8的最短距离不大于8微米。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1. 一种在硅片上实施铝扩散的方法,其特征在于,该方法包含以下步骤:
步骤1、在硅片(1)上生长氧化层(2)作为离子注入掩蔽层;
步骤2、在氧化层(2)上光刻注入窗口(3);
步骤3、通过注入窗口(3)对硅片(1)离子注入铝离子;
步骤4、硅片(1)清洗,湿法去除离子注入后含有铝的氧化层(5);
步骤5、以低压化学汽相淀积生长方式在注入铝离子的硅(4)和氧化层(2)上生长多晶硅层(6),该多晶硅层(6)作为隔离扩散掩蔽层;
步骤6、通过隔离扩散掩蔽层,在闭管通高纯氩气的环境下对注入铝离子的硅(4)进行对通隔离扩散铝离子,在硅片(1)中形成对通隔离环(7)或未对通隔离环(8);
步骤7、通过镓扩散或硼扩散,填补隔离扩散铝离子所形成的反型层(9)并同时在硅片中形成基区(10)。
2. 如权利要求1所述的在硅片上实施铝扩散的方法,其特征在于,所述步骤3中,离子注入铝的剂量为8E14平方厘米至5E15平方厘米,能量为60至160 Kev,角度为0至7度。
3. 如权利要求1所述的在硅片上实施铝扩散的方法,其特征在于,所述步骤1中,生长氧化层(2)的厚度为1.5至2微米;
所述步骤4中,氧化层(2)的去除量为0.6至1微米,以去除含有铝的氧化层(5)。
4. 如权利要求1所述的在硅片上实施铝扩散的方法,其特征在于,所述步骤5中,生长多晶硅层(6)的反应温度为(600±30)℃,反应气体采用硅烷,反应时间为1.5小时;生长多晶硅层(6)的厚度为4000埃至15000埃。
5. 如权利要求1所述的在硅片上实施铝扩散的方法,其特征在于,所述步骤6中,扩散温度为1245至1280摄氏度;扩散时间为20至60小时;通氩气0.5至1.5升或通高纯氮气1.0至4.0升,对通隔离环(7)最窄处环宽不大于160微米,未对通隔离环(8)的最短间距不大于8微米。
6. 如权利要求1所述的在硅片上实施铝扩散的方法,其特征在于,所述步骤7包含以下步骤:
步骤7.1、通过湿氧方式对硅片表面残留的多晶硅层(6)进行氧化;
步骤7.2、采用镓扩散或硼扩散的方式,在氧化层(2)下方的硅片(1)上形成器件的基区(10);同时填补隔离扩散铝离子所形成的反型层(9)。
7. 一种如权利要求1所述在硅片上实施铝扩散的方法制成的对通隔离环晶闸管芯片,其特征在于,该芯片包含:
硅片(1);
两层氧化层(2),其分别设置于所述硅片(1)对称的两面上;
若干注入窗口(3),其分别设置于所述硅片(1)两面的氧化层(2)上,分别位于硅片(1)两面的注入窗口(3)一一对应设置;每个所述的注入窗口(3)都穿透氧化层(2),使氧化层(2)不覆盖各注入窗口(3)所在的硅片(1)表面;
两层多晶硅层(6),其分别生长在两层所述氧化层(2)上;该多晶硅层(6)还覆盖各个所述注入窗口(3)所在的注入铝离子的硅(4)表面;
两层基区(9),其分别设置于所述两层氧化层(2)下方的硅片(1)中;以及,
若干对通隔离环(7),其设置于硅片(1)中,且分别生成于各个注入窗口(3)所对应的区域;,该对通隔离环(7)由硅片(1)中注入并隔离扩散铝离子形成;
所述硅片(1)两面对称设置的每一对注入窗口(3)处生成的隔离环相互对通,形成对通隔离环(7);该对通隔离环(7)最窄处环宽不大于160微米。
8. 如权利要求7所述的对通隔离环晶闸管芯片,其特征在于,所述的氧化层(2)为二氧化硅。
9. 一种如权利要求1所述在硅片上实施铝扩散的方法制成的未对通隔离环晶闸管芯片,其特征在于,该芯片包含:
硅片(1);
两层氧化层(2),其分别设置于所述硅片(1)对称的两面上;
若干注入窗口(3),其分别设置于所述硅片(1)两面的氧化层(2)上,分别位于硅片(1)两面的注入窗口(3)一一对应设置;每个所述的注入窗口(3)都穿透氧化层(2),使氧化层(2)不覆盖各注入窗口(3)所在的硅片(1)表面;
两层多晶硅层(6),其分别生长在两层所述氧化层(2)上;该多晶硅层(6)还覆盖各个所述注入窗口(3)所在的注入铝离子的硅(4)表面;
两层基区(9),其分别设置于所述两层氧化层(2)下方的硅片(1)中; 以及,
若干未对通隔离环(8),其设置于硅片(1)中,且分别生成于各个注入窗口(3)所对应的区域;该未对通隔离环(8)由硅片(1)中注入并隔离扩散铝离子形成;
所述硅片(1)两面对称设置的每一对注入窗口(3)处生成的两个隔离环相互不对通,形成未对通隔离环(8),该未对通隔离环(8)的最短间距不大于8微米。
10. 如权利要求9所述的未对通隔离环晶闸管芯片,其特征在于,所述的氧化层(2)为二氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102087541A CN103247521A (zh) | 2013-05-30 | 2013-05-30 | 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102087541A CN103247521A (zh) | 2013-05-30 | 2013-05-30 | 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103247521A true CN103247521A (zh) | 2013-08-14 |
Family
ID=48926951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102087541A Pending CN103247521A (zh) | 2013-05-30 | 2013-05-30 | 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103247521A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105633129A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 一种带有七层对通隔离结构的可控硅芯片及其制备方法 |
CN113053736A (zh) * | 2021-03-11 | 2021-06-29 | 捷捷半导体有限公司 | 一种半导体器件制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4940671A (en) * | 1986-04-18 | 1990-07-10 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
JP2005183891A (ja) * | 2003-12-19 | 2005-07-07 | Success International Kk | 双方向ブロック型プレーナデバイスの構造と製法 |
CN101901763A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 可控硅生产工艺 |
CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
CN102986011A (zh) * | 2010-08-12 | 2013-03-20 | 富士电机株式会社 | 半导体器件的制造方法 |
CN103000502A (zh) * | 2012-10-29 | 2013-03-27 | 江苏卡迪诺节能保温材料有限公司 | 一种在硅片上实施铝扩散的方法 |
-
2013
- 2013-05-30 CN CN2013102087541A patent/CN103247521A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4940671A (en) * | 1986-04-18 | 1990-07-10 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
JP2005183891A (ja) * | 2003-12-19 | 2005-07-07 | Success International Kk | 双方向ブロック型プレーナデバイスの構造と製法 |
CN101901763A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 可控硅生产工艺 |
CN102986011A (zh) * | 2010-08-12 | 2013-03-20 | 富士电机株式会社 | 半导体器件的制造方法 |
CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
CN103000502A (zh) * | 2012-10-29 | 2013-03-27 | 江苏卡迪诺节能保温材料有限公司 | 一种在硅片上实施铝扩散的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105633129A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 一种带有七层对通隔离结构的可控硅芯片及其制备方法 |
CN105633129B (zh) * | 2016-03-14 | 2019-01-08 | 江苏捷捷微电子股份有限公司 | 一种带有七层对通隔离结构的可控硅芯片及其制备方法 |
CN113053736A (zh) * | 2021-03-11 | 2021-06-29 | 捷捷半导体有限公司 | 一种半导体器件制作方法 |
CN113053736B (zh) * | 2021-03-11 | 2024-05-03 | 捷捷半导体有限公司 | 一种半导体器件制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0089503A2 (en) | Method for making a high performance bipolar transistor in an integrated circuit | |
Marsh et al. | Ion-implanted junctions and conducting layers in SiC | |
CN108257858B (zh) | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 | |
CN103295890B (zh) | 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法 | |
CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
CN103247521A (zh) | 一种在硅片上实施铝扩散的方法及其制造的晶闸管芯片 | |
CN105217604B (zh) | 一种在半绝缘硅面碳化硅上原位外延生长石墨烯pn结的方法 | |
CN102610634A (zh) | 半导体装置和半导体装置的制造方法 | |
WO2018185850A1 (ja) | 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
CN108257855A (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
CN107527803A (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
CN104662642B (zh) | 掺杂半导体衬底的方法 | |
JP2018082079A (ja) | 炭化珪素半導体装置の製造方法 | |
Finetti et al. | Predeposition through a polysilicon layer as a tool to reduce anomalies in phosphorus profiles and the push-out effect in npn transistors | |
US3041214A (en) | Method of forming junction semiconductive devices having thin layers | |
CN104716044B (zh) | 半导体器件及其形成方法 | |
CN106298868A (zh) | 一种超结mosfet结构及其制备方法 | |
CN108231757A (zh) | 一种半导体器件及其制造方法 | |
CN104022187B (zh) | N型晶体硅太阳能电池的选择性发射结结构的实现方法 | |
CN109841516B (zh) | 一种用于igbt产品的磷扩散方法 | |
CN112599408A (zh) | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 | |
Chang et al. | The application of temperature gradient zone melting to silicon wafer processing | |
CN104392910B (zh) | 一种缓冲层的扩散方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130814 |