CN104662642B - 掺杂半导体衬底的方法 - Google Patents

掺杂半导体衬底的方法 Download PDF

Info

Publication number
CN104662642B
CN104662642B CN201380049480.4A CN201380049480A CN104662642B CN 104662642 B CN104662642 B CN 104662642B CN 201380049480 A CN201380049480 A CN 201380049480A CN 104662642 B CN104662642 B CN 104662642B
Authority
CN
China
Prior art keywords
dopant
semiconductor substrate
concentration
depth
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380049480.4A
Other languages
English (en)
Other versions
CN104662642A (zh
Inventor
P·罗特哈特
A·沃尔夫
T·斯图费尔斯
D·比罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of CN104662642A publication Critical patent/CN104662642A/zh
Application granted granted Critical
Publication of CN104662642B publication Critical patent/CN104662642B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种通过扩散过程掺杂半导体衬底的方法，其中，在第一涂覆阶段中，至少在一些区域中将至少一种掺杂物源沉积在半导体衬底的表面上，然后在驱进阶段中，至少一种掺杂物扩散到半导体衬底中，以及在第二涂覆阶段中，至少在一些区域中再次将至少一种掺杂物源沉积在半导体衬底上，且至少一种掺杂物源同时扩散到半导体衬底中。在所述方法中，可以独立于掺杂物的扩散深度来设置靠近表面的区域中的掺杂浓度。本发明还涉及采用以这种方式掺杂的半导体衬底。

Description

掺杂半导体衬底的方法
技术领域
本发明涉及一种通过扩散过程掺杂半导体衬底的方法，其中，在第一涂覆阶段中，至少在多个区域中将至少一种掺杂物源沉积在半导体衬底的表面上，随后在驱进阶段中，将至少一种掺杂物扩散到半导体衬底中，以及在第二涂覆阶段中，至少在多个区域中再次将所述至少一种掺杂物源沉积在半导体衬底上，且将至少一种掺杂物同时扩散到半导体衬底中。在该方法的情况下，靠近表面的区域中的掺杂物浓度从而是可调整的，而独立于掺杂物的扩散深度。本发明也涉及采用该方式掺杂的半导体衬底。
背景技术
掺杂区域可以承担太阳能电池中的多种不同的任务，此处可以引用掺磷区域作为示例。在p型太阳能电池的情况下，磷掺杂用以形成发射极，而对于n型电池，其可以用作为前面场(FSF)或背面场(BSF)。这些应用中的各应用具有不同要求，例如关于高掺杂的可接触性和载流子复合。出于该原因，也必须改变掺杂分布。
用于掺杂的当前过程通常如下进行：在N2气氛中将晶片引入熔炉中，然后加热到特定温度。然后是约20-40分钟的温度平稳时期，在该温度平稳时期中，除了氮气外，还将反应气体(例如POCl3、BBr3、BCl3、O2和H2O)引入熔炉中(A.Cuevas于1991年在美国内华达州拉斯维加斯举办的第22届IEEE光伏专家会议的公报上发表的“A good recipe to makesilicon solar cells”)。在这个所谓的涂覆阶段中，将硅酸盐玻璃形成在晶片的表面上。在整个过程期间，其用作为掺杂物源。在该第一平稳时期之后，通常跟着往往处于相同温度的第二平稳时期。在该所谓的驱进阶段，不将附加的掺杂前体(例如POCl3或BBr3)供给到气氛。这里，一个方面，掺杂物从硅酸盐玻璃中扩散出来，进入到晶片中。另一方面，而且在涂覆阶段期间已经扩散到晶片中的掺杂物更深地扩散到晶片中。根据所选的过程参数和所用的掺杂物的扩散机制，通常例如形成像高斯或检测函数的分布或者所谓的翘曲和长尾分布(在磷掺杂的情况下)。如果现在希望不同的掺杂分布，则可以改变多种不同的参数，例如温度或气流。然而，对于所有的这些改变来说，即使希望仅改变一个参数，通常也是既改变表面浓度，又改变掺杂分布的深度。
甚至当前的用于在一个高温步骤中共同扩散(即同时产生)p掺杂和n掺杂的方法具有上述限制(B.S.B.Bazer-Bachi、C.Oliver,Y.Pellegrin、M.Gauthier、N.Le Quang、M.Lemiti于2011年在第26届欧洲光伏太阳能展会上发表的“CO-DIFFUSION FROM BORONDOPED OXIDE AND POCL3”)。这里，在扩散过程之前，将含硼的掺杂物源应用在晶片的一侧，然后接着使晶片经受POCl3气氛，这样做的结果是晶片在一侧被掺入硼，在另一侧被掺入磷。因而在氮气或略微氧化性气氛下进行该过程的第一部分。仅在该过程的结尾引入POCl3气氛。因此可以使得产生可用于硼扩散而非用于磷掺杂的更高的热平衡。这是必然的，因为对于硼的有效扩散性远远低于对于磷的有效扩散性。然而甚至这里，仅通过单个涂覆阶段应用掺杂，从而表面浓度和掺杂深度的单独调整是不可能的。
发明内容
从此处开始，本发明的目的是提供一种掺杂方法，利用该方法可以调整表面上的掺杂物浓度和掺杂分布的深度。同时，该过程应当是易于控制的且历时短。而且应当提供如共同扩散过程的可用性。
通过根据本发明的用于掺杂的方法以及通过根据本发明的掺杂的半导体衬底来达到该目的。
根据本发明，提供了一种通过扩散过程掺杂半导体衬底的方法，其中，
a)在第一涂覆阶段中，至少在多个区域中将至少一种掺杂物源沉积在半导体衬底的表面上，
b)在驱进阶段中，将至少一种掺杂物扩散到半导体衬底中，
c)在第二涂覆阶段中，至少在多个区域中再次将所述至少一种掺杂物源沉积在半导体衬底上，且同时将至少一种掺杂物扩散到半导体衬底中。
根据本发明的方法的特定特征因而在于，在第一涂覆阶段中通过掺杂物源的气流来调整掺杂物的扩散深度，并且在第二涂覆阶段中通过掺杂物源的气流来调整半导体衬底的靠近表面的区域中的掺杂物浓度。因此通过气流，可以调整沉积在半导体衬底上的掺杂物源的浓度。优选地，所述半导体衬底的靠近所述表面的所述区域中的所述掺杂物浓度独立于所述掺杂物的扩散深度。
因此，构成本发明的基础构思在于，可以通过在过程的结尾的第二涂覆阶段来实现表面浓度和扩散深度的单独调整。
优选地，半导体衬底由硅组成，基本上对其它半导体的应用也是可以的。
因而第一涂覆阶段发生在过程的开端，这里，将掺杂物源沉积在半导体衬底上。通过改变掺杂物源或掺杂物前体的气流，可以调整在半导体衬底上沉积的掺杂物的量，因此也调整掺杂的深度，而且也调整半导体衬底的总体掺杂。
优选地，在根据本发明的方法中，
a)在半导体衬底的靠近表面的、从表面测量的深度为5nm的区域中，产生高于1.5·1020个原子/cm3(atoms/cm3)的掺杂物浓度，优选地高于3·1020个原子/cm3的掺杂物浓度，
b)在从表面测量的深度为5nm至100nm的区域中，产生高于1017个原子/cm3的掺杂物浓度，以及
c)在从表面测量的深度为100nm至400nm的区域中，产生1020个原子/cm3至1017个原子/cm3的掺杂物浓度，优选地在1019个原子/cm3至1017个原子/cm3的范围中的掺杂物浓度。
优选地在680℃至950℃的范围中的温度下，特别优选地在750℃至850℃的范围中的温度下，进行第一涂覆阶段。由此第一涂覆阶段优选地持续5分钟至50分钟，特别优选地持续10分钟至30分钟。可以使用氧化性气氛，或者甚至惰性气体气氛，例如氮气。
在第一涂覆阶段之后，进行驱进阶段，接着是对半导体衬底的温度处理，使得掺杂物可以进一步扩散到半导体衬底中。因而，在惰性气氛或氧化性气氛中，在30分钟至240分钟的时间段内，在700℃至1000℃的范围中的温度下，实现所述驱进阶段。因而，优选地在800℃至1000℃的范围中的温度下，特别优选地在850℃至950℃的范围中的温度下，进行温度处理。驱进阶段的持续时间优选地在30分钟至240分钟的范围中，特别优选地在45分钟至150分钟的范围中。在驱进阶段期间，也可以使用氧化性气氛和惰性气氛，例如氮气。氧化性气氛由此引起掺杂物源的转换，这可以导致限制进一步扩散到半导体衬底中。这导致在半导体衬底的靠近表面的区域中的掺杂物浓度首先降低，同时可以驱进位于半导体衬底中的掺杂物更深入到半导体衬底中。
随后接着是第二涂覆阶段，在该阶段中，反过来将掺杂物引入气氛中。掺杂物或掺杂物前体扩散穿过已形成的硅酸盐玻璃，到达半导体衬底。因为在该过程结束前不久实现该步骤，所以掺杂物仅具有很少时间来扩散到半导体衬底中，因此保持在半导体衬底的靠近表面的区域中。而且这里，在掺杂物或掺杂物前体的气流的帮助下，首先影响沉积的掺杂物的量，因而也指定在半导体衬底的靠近表面的区域中的掺杂物浓度。
优选地，在第二涂覆阶段中，在700℃至950℃的温度下，特别优选地在800℃至900℃的温度下，进行温度处理。第二涂覆阶段优选地具有5分钟至60分钟的持续时间，特别优选地10分钟至30分钟的持续时间。作为气氛，这里可以使用惰性气氛和氧化性气氛。
由于通过在第一涂覆阶段和第二涂覆阶段中改变气流来调整在半导体衬底的靠近表面的区域中的掺杂物浓度和掺杂物的扩散深度，因此可以保持该过程的热平衡不变。因此，该扩散过程也可以应用在共同扩散过程中，例如利用掺杂的硅酸盐玻璃。
根据本发明的另一变型提供了，在所述驱进阶段中，在熔炉中也通过至少在多个区域中对所述半导体衬底的温度处理来调整所述掺杂物的扩散深度。
根据本发明的另一变型提供了，不变的热平衡不是必需的，出于该原因，于是也可以通过在第二涂覆阶段之前增大热平衡来调整掺杂物的扩散深度。
另一优选变型提供了，在加热半导体衬底期间进行第一涂覆阶段。该加热阶段可以例如从室温升高到700℃至900℃的温度。因此，可以明显缩短过程持续时间，这是因为第一涂覆阶段的全部时间被移到加热阶段中。然而，也可以在达到750℃至850℃的范围中的温度之后进行第一涂覆阶段。
另一优选变型提供了，在将半导体衬底引入扩散熔炉中之前进行掺杂物源的沉积。于是高温过程仅由驱进阶段和第二涂覆阶段组成。
进一步优选地，在各个阶段中，即在涂覆阶段和驱进阶段中，还引入除掺杂物源以外的气体，特别是氮气和/或氧气和/或水蒸气。因此，在氧化性气氛中，掺杂物源可以是掺杂物的前体，从而通过氧化性气氛中的氧进行掺杂物源到掺杂物的转换。
特别地，优选硅作为半导体。对于利用磷的掺杂，优选POCl3和/或PH3作为掺杂物源。对于利用硼的掺杂，从BBr3、BCl3、B2H6及其混合物中选择所述掺杂物源，优选BBr3和/或B2H6作为掺杂物源。
另一优选变型提供了，在第一涂覆阶段之前，在半导体衬底的表面上沉积第一掺杂物，在半导体衬底的相对的表面上沉积与第一掺杂物不同的第二掺杂物。在驱进阶段中，于是将第一掺杂物和第二掺杂物扩散到半导体衬底中。该操作模式可用于利用硼和磷的前侧和后侧掺杂。
根据本发明，也提供了根据前述方法生产的掺杂的半导体衬底。因而
a)在靠近表面的、从表面测量的深度为5nm的区域中，该半导体衬底具有高于1.5·1020个原子/cm3的掺杂物浓度，
b)在从表面测量的深度为5nm至100nm的区域中，该半导体衬底具有高于1017个原子/cm3的掺杂物浓度，以及
c)在从表面测量的深度为100nm至400nm的区域中，该半导体衬底具有1020个原子/cm3至1017个原子/cm3的掺杂物浓度。
优选地，该半导体衬底具有
a)在靠近表面的、从表面测量的深度为5nm的区域中，高于3·1020个原子/cm3的掺杂物浓度，
b)在从表面测量的深度为5nm至100nm的区域中，高于1017个原子/cm3的掺杂物浓度，以及
c)在从表面测量的深度为100nm至400nm的区域中，1019个原子/cm3至1017个原子/cm3的掺杂物浓度。
附图说明
参照后续附图和示例更详细地阐述根据本发明的主题，而不希望将所述主题限制为这里所示的具体实施方式。
图1示出根据现有技术的产生掺杂分布的示意图。
图2示出根据本发明的在第二涂覆阶段调整靠近表面的区域中的掺杂物浓度的示意图。
图3示出根据本发明的在第一涂覆阶段改变掺杂物的扩散深度的示意图。
具体实施方式
在图1中，参照示意图描述了如何同时改变在半导体衬底的靠近表面的多个区域中的掺杂物的浓度和掺杂物在半导体衬底中的扩散深度。通过向掺杂物源(这里是POCl3)增加气流，结果是同时改变靠近表面的多个区域中的掺杂物浓度和掺杂物的扩散深度。因此根据现有技术，这两个参数的单独调整是不可能的。
在图2中，参照示意图示出了按照根据本发明的方法的第二涂覆阶段。由此可以检测出，可以改变靠近表面的多个区域中的掺杂物浓度，而不改变掺杂物的扩散深度。
在图3中，参照示意图示出了根据本发明的方法的第一涂覆阶段。由此可以检测出，通过增大掺杂物源的气流，可以改变掺杂物的扩散深度，而不影响靠近表面的多个区域中的掺杂物浓度。
示例
在氮气气氛下，将例如具有约6英寸的直径和平坦表面的硅晶片引入管式熔炉中。此后，将硅晶片加热到950℃的温度。在斜升的第一部分期间，使硅晶片经受N2、O2和N2-POCl3的气体气氛。在斜升的第二部分期间，然后调整N2-POCl3流。因此气氛由N2和O2组成。在处于950℃的30分钟的平稳时期期间，然后将晶片留在纯氮气气氛中。在平稳时期之后，将温度降低到880℃至830℃。在达到该温度之后，使硅晶片再次经受含N2-POCl3的气氛，在该10分钟至30分钟期间温度保持不变。在完成该第二涂覆之后，冲刷管子并将晶片从熔炉中移出。在去除磷玻璃层之后，通过电容-电压(ECV)分析法测量图示的掺杂分布。

Claims (25)

1.一种通过扩散过程掺杂半导体衬底的方法，其中，
a)在第一涂覆阶段中，至少在多个区域中将至少一种掺杂物源沉积在半导体衬底的表面上，
b)在驱进阶段中，将至少一种掺杂物扩散到所述半导体衬底中，
c)在第二涂覆阶段中，至少在多个区域中再次将所述至少一种掺杂物源沉积在所述半导体衬底上，且同时将至少一种掺杂物扩散到所述半导体衬底中，
其特征在于，在所述第一涂覆阶段中通过所述掺杂物源的气流来调整掺杂物的扩散深度，并且在所述第二涂覆阶段中通过所述掺杂物源的气流来调整在所述半导体衬底的靠近所述表面的区域中的掺杂物浓度。
2.如权利要求1所述的方法，
其特征在于，所述半导体衬底的靠近所述表面的所述区域中的所述掺杂物浓度独立于所述掺杂物的扩散深度。
3.如权利要求1或2所述的方法，
其特征在于，
a)在所述半导体衬底的靠近所述表面的、从所述表面测量的深度为5nm的区域中，产生高于1.5·1020个原子/cm3的掺杂物浓度，
b)在从所述表面测量的深度为5nm至100nm的区域中，产生高于1017个原子/cm3的掺杂物浓度，以及
c)在从所述表面测量的深度为100nm至400nm的区域中，产生1020个原子/cm3至1017个原子/cm3的掺杂物浓度。
4.如权利要求3所述的方法，
其特征在于，在所述半导体衬底的靠近所述表面的、从所述表面测量的深度为5nm的区域中，产生高于3·1020个原子/cm3的掺杂物浓度。
5.如权利要求3所述的方法，
其特征在于，在从所述表面测量的深度为100nm至400nm的区域中，产生在1019个原子/cm3至1017个原子/cm3的范围中的掺杂物浓度。
6.如权利要求1或2所述的方法，
其特征在于，在惰性气氛或氧化性气氛中，在5分钟至50分钟的时间段内，在680℃至950℃的范围中的温度下，实现所述第一涂覆阶段。
7.如权利要求6所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在10分钟至30分钟的时间段内实现所述第一涂覆阶段。
8.如权利要求6所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在750℃至850℃的范围中的温度下实现所述第一涂覆阶段。
9.如权利要求1或2所述的方法，
其特征在于，在惰性气氛或氧化性气氛中，在30分钟至240分钟的时间段内，在700℃至1000℃的范围中的温度下，实现所述驱进阶段。
10.如权利要求9所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在45分钟至150分钟的时间段内实现所述驱进阶段。
11.如权利要求9所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在850℃至950℃的范围中的温度下实现所述驱进阶段。
12.如权利要求1或2所述的方法，
其特征在于，在惰性气氛或氧化性气氛中，在5分钟至60分钟的时间段内，在700℃至950℃的范围中的温度下，实现所述第二涂覆阶段。
13.如权利要求12所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在10分钟至30分钟的时间段内实现所述第二涂覆阶段。
14.如权利要求12所述的方法，
其特征在于，在所述惰性气氛或所述氧化性气氛中，在800℃至900℃的范围中的温度下实现所述第二涂覆阶段。
15.如权利要求1或2所述的方法，
其特征在于，在所述驱进阶段中，在熔炉中也通过至少在多个区域中对所述半导体衬底的温度处理来调整所述掺杂物的扩散深度。
16.如权利要求1或2所述的方法，
其特征在于，在从室温开始加热所述半导体衬底期间，和/或在达到750℃至850℃的范围中的温度之后，实现所述第一涂覆阶段。
17.如权利要求1或2所述的方法，
其特征在于，在各个阶段中，还引入除所述掺杂物源以外的气体。
18.如权利要求17所述的方法，
其特征在于，所述气体是氮气和/或氧气和/或水蒸气。
19.如权利要求18所述的方法，
其特征在于，所述掺杂物源是所述掺杂物的前体，并且由所述氧气产生的氧化性气氛实现所述掺杂物源到所述掺杂物的转换。
20.如权利要求1或2所述的方法，
其特征在于，对于利用磷的掺杂，使用POCl3和/或PH3作为掺杂物源。
21.如权利要求1或2所述的方法，其特征在于，对于利用硼的掺杂，从BBr3、BCl3、B2H6及其混合物中选择所述掺杂物源。
22.如权利要求1或2所述的方法，
其特征在于，在所述第一涂覆阶段之前，在所述半导体衬底的表面上沉积第一掺杂物，在所述半导体衬底的相对的表面上沉积与所述第一掺杂物不同的第二掺杂物，以及在所述驱进阶段中，将所述第一掺杂物和所述第二掺杂物扩散到所述半导体衬底中。
23.如权利要求22所述的方法，
其特征在于，所述第一掺杂物是硼且所述第二掺杂物是磷，或其特征在于，所述第一掺杂物是磷且所述第二掺杂物是硼。
24.一种能够根据权利要求1至23中任一项生产的掺杂的半导体衬底，
其特征在于，
a)在靠近表面的、从所述表面测量的深度为5nm的区域中，所述半导体衬底具有高于1.5·1020个原子/cm3的掺杂物浓度，
b)在从所述表面测量的深度为5nm至100nm的区域中，所述半导体衬底具有高于1017个原子/cm3的掺杂物浓度，以及
c)在从所述表面测量的深度为100nm至400nm的区域中，所述半导体衬底具有1020个原子/cm3至1017cm3个原子/cm3的掺杂物浓度。
25.如权利要求24所述的掺杂的半导体衬底，
其特征在于，
a)在靠近所述表面的、从所述表面测量的深度为5nm的区域中，所述半导体衬底具有高于3·1020个原子/cm3的掺杂物浓度，
b)在从所述表面测量的深度为5nm至100nm的区域中，所述半导体衬底具有高于1017个原子/cm3的掺杂物浓度，以及
c)在从所述表面测量的深度为100nm至400nm的区域中，所述半导体衬底具有1019个原子/cm3至1017cm3个原子/cm3的掺杂物浓度。
CN201380049480.4A 2012-09-21 2013-09-05 掺杂半导体衬底的方法 Expired - Fee Related CN104662642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012018746.7 2012-09-21
DE102012018746.7A DE102012018746A1 (de) 2012-09-21 2012-09-21 Verfahren zur Dotierung von Halbleitersubstraten
PCT/EP2013/068387 WO2014044545A1 (de) 2012-09-21 2013-09-05 Verfahren zur dotierung von halbleitersubstraten

Publications (2)

Publication Number Publication Date
CN104662642A CN104662642A (zh) 2015-05-27
CN104662642B true CN104662642B (zh) 2017-07-07

Family

ID=49117855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380049480.4A Expired - Fee Related CN104662642B (zh) 2012-09-21 2013-09-05 掺杂半导体衬底的方法

Country Status (4)

Country Link
EP (1) EP2898527B1 (zh)
CN (1) CN104662642B (zh)
DE (1) DE102012018746A1 (zh)
WO (1) WO2014044545A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3104397B1 (en) * 2015-06-09 2017-10-11 International Solar Energy Research Center Konstanz E.V. Method for doping silicon wafers
CN108054088A (zh) * 2017-12-15 2018-05-18 浙江晶科能源有限公司 N型硅片硼扩散方法、晶体硅太阳能电池及其制作方法
CN110943136A (zh) * 2018-09-25 2020-03-31 君泰创新（北京）科技有限公司 一种p型硅薄膜和太阳能电池及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903981A (zh) * 2007-12-21 2010-12-01 应用材料股份有限公司 从基板移除表面掺杂
CN202111140U (zh) * 2010-11-11 2012-01-11 陈哲艮 具有同质结和异质结的硅基双结太阳电池

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534574C2 (de) * 1995-09-18 1997-12-18 Fraunhofer Ges Forschung Dotierverfahren zur Herstellung von Homoübergängen in Halbleitersubstraten
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
EP1843389B1 (en) * 2006-04-04 2008-08-13 SolarWorld Industries Deutschland GmbH Method of providing doping concentration based on diffusion, surface oxidation and etch-back steps, and method of producing solar cells
JP5047186B2 (ja) * 2006-09-27 2012-10-10 京セラ株式会社 太陽電池素子とその製造方法
CN103262266A (zh) * 2010-08-02 2013-08-21 森特瑟姆光伏股份有限公司 包括选择性发射极的太阳能电池的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903981A (zh) * 2007-12-21 2010-12-01 应用材料股份有限公司 从基板移除表面掺杂
CN202111140U (zh) * 2010-11-11 2012-01-11 陈哲艮 具有同质结和异质结的硅基双结太阳电池

Also Published As

Publication number Publication date
EP2898527B1 (de) 2019-02-20
CN104662642A (zh) 2015-05-27
WO2014044545A1 (de) 2014-03-27
DE102012018746A1 (de) 2014-03-27
EP2898527A1 (de) 2015-07-29
WO2014044545A8 (de) 2014-06-12

Similar Documents

Publication Publication Date Title
CN104269459B (zh) 一种制备高方阻电池片的减压扩散工艺
TWI480930B (zh) 光伏電池的製造方法
US7846762B2 (en) Integrated emitter formation and passivation
US8163587B2 (en) Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
CN102714148A (zh) 形成具有含硅颗粒的多掺杂结的方法
CN104404626B (zh) 物理冶金多晶硅太阳能电池的磷扩散方法
CN103632934B (zh) N 型硅片的硼扩散方法、晶体硅太阳能电池及其制作方法
JP2012160697A (ja) シリコン基板の製造方法、シリコン基板、太陽電池用シリコン基板、太陽電池素子の製造方法、太陽電池素子及び太陽電池
JP2012507855A (ja) 多重ドープ接合を基板上に形成するための方法
US20120184062A1 (en) Composition for forming n-type diffusion layer, method for forming n-type diffusion layer, and method for producing photovoltaic cell
CN104662642B (zh) 掺杂半导体衬底的方法
CN104600151B (zh) 预湿用组合物
CN103632935A (zh) N 型硅片的硼扩散方法、晶体硅太阳能电池及其制作方法
Ebong et al. High efficiency inline diffused emitter (ILDE) solar cells on mono‐crystalline CZ silicon
TW201419385A (zh) 形成ｐ型擴散層的組合物和ｐ型擴散層的製造方法，及製備光伏電池的方法
CN103714879B (zh) 纳米硅硼浆及其应用于制备全屏蔽硼背场的工艺
Komatsu et al. Homogeneous p+ emitter diffused using boron tribromide for record 16.4% screen-printed large area n-type mc-Si solar cell
TW201505190A (zh) 太陽電池用基板及其製造方法
CN107148681A (zh) 太阳能电池用基板的制造方法及太阳能电池用基板
CN117117043A (zh) N型钝化接触电池的形成方法及其制造系统
CN103094410B (zh) 一种用于太阳能电池硅片的磷扩散控制方法
CN103489932A (zh) 一种纳米硅磷浆及其制备方法和应用
Tang et al. Preparation of n+ emitter on p-type silicon wafer using the spin-on doping method
CN113571602B (zh) 一种二次扩散的选择性发射极及其制备方法和应用
Oates et al. Effect of diffusion parameters on emitter formation in silicon solar cells by proximity rapid thermal diffusion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170707

Termination date: 20210905

CF01 Termination of patent right due to non-payment of annual fee