JP4485153B2 - 半導体装置およびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ダイオード素子が形成された半導体装置およびその製造方法に関し、特に、半導体装置の薄型化に有効な改良に関する。
【０００２】
【従来の技術】
移動体通信機器や高速データ通信機器などを構成する高周波モジュール等においては、小型化、薄型化および軽量化が進められ、それに用いられる可変容量ダイオード、ＰＩＮダイオードおよびショットキーダイオードなどの各種ダイオード素子についても小型化が求められている。従来のダイオード素子は、半導体チップの一方の面にアノード電極が、他方の面にカソード電極が形成された構造を有するが、小型化、薄型化を図るために、フェイスダウンボンディングによって実装する構造にすることが提案されている。
【０００３】
すなわち、アノード電極とカソード電極をともに半導体チップの一主面に配置した構造とすることにより、フェイスダウンボンディングによる実装を可能とするものである（特許文献１参照）。この半導体装置では、限られたチップサイズの範囲内で、カソード領域面積をアノード領域面積よりも可能な限り広く（大きく）し、カソード領域をアノード領域に近接させている。これは、カソード電極とアノード電極に各々形成されるバンプ間の距離を十分に広くした場合の寄生抵抗の増加を抑制して、ダイオードの高周波特性を改善するための構造である。
【０００４】
【特許文献１】
特開２００２−３０５３０９号公報
【０００５】
【発明が解決しようとする課題】
上記従来例の半導体装置のように、高濃度のカソード領域面積を大きくすると、結晶欠陥や歪みが発生し易くなる。その結果、半導体装置の電気的特性に悪い影響が及ぶ。また、高濃度の領域が広いために、高濃度領域以外の領域への不純物汚染の影響が大きくなり、特性のばらつきが大きくなる。
【０００６】
本発明は、半導体基板の一主面にアノード電極とカソード電極とが配置された構造において、各電極のバンプ間距離を十分に確保し、かつカソード領域面積を小さくしながらも、寄生抵抗の増加を抑制した半導体装置を提供することを目的とする。
【０００７】
また、そのような半導体装置のうち、特にショットキー接合を有する半導体装置に適した製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、高濃度第一導電型の半導体基板と、前記半導体基板の前記一主面上に形成された低濃度第一導電型のエピタキシャル層と、前記エピタキシャル層の上部に形成されたアノード電極と、前記アノード電極と前記エピタキシャル層の上面との間に形成されたショットキー接合と、前記アノード電極下部のアノード領域を包囲する配置で前記エピタキシャル層中に選択的に形成された高濃度第一導電型の環状のカソード領域と、前記エピタキシャル層の上部に前記カソード領域と接続させて形成されたカソード電極とを備える。前記カソード領域は、１５μｍ未満の幅で前記エピタキシャル層の表面から前記半導体基板に達する深さを有し、前記カソード電極は、前記カソード領域の上部に前記アノード電極を包囲して配置され前記カソード領域と接続された環状部と、前記環状部の一部において前記カソード領域が存在しない領域まで外方に突出した拡張部とを有し、前記アノード電極および前記カソード電極の上面に各々形成されたアノード電極バンプおよびカソード電極バンプを有する。
【０００９】
本発明の半導体装置の製造方法は、高濃度第一導電型の半導体基板の前記一主面に、低濃度第一導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の表面部に酸化膜を形成する工程と、前記エピタキシャル層の酸化膜をパターニングしたマスクを介して、前記エピタキシャル層の表面から前記半導体基板に達する高濃度第一導電型で１５μｍ未満の幅の環状のカソード領域を選択的に形成する工程と、前記エピタキシャル層の酸化膜における、前記カソード領域により包囲されたアノード領域の上部および前記カソード領域の上部に各々開口部を形成する工程と、前記開口部内にショットキーメタル層を形成する工程と、前記各開口部内のショットキーメタル層に接続されるように、アノード電極およびカソード電極を形成する工程とを有する。前記カソード電極を、前記カソード領域の上部に前記アノード電極を包囲して配置され前記カソード領域と接続された環状部と、前記環状部の一部において前記カソード領域が存在しない領域まで外方に突出した拡張部とを有するように形成し、前記アノード電極および前記カソード電極の上面にアノード電極バンプおよびカソード電極バンプを各々形成する。
【００１０】
【発明の実施の形態】
本発明の半導体装置は、半導体基板の一主面にアノード電極とカソード電極がともに配置された構造を有する。半導体基板は高濃度第一導電型であり、その一主面上に低濃度第一導電型のエピタキシャル層が形成される。エピタキシャル層には選択的に、その表面から半導体基板に達する深さの高濃度第一導電型のカソード領域が形成される。
【００１１】
この構成においては、電流はアノード電極からアノード領域を経由して低抵抗な半導体基板を通り、高濃度第一導電型のカソード領域を経てカソード電極に到達するため、寄生抵抗が低減される。したがって、カソード領域を小さくしても低抵抗を維持することが可能である。高濃度のカソード領域を小さくすることにより、高濃度不純物の拡散における結晶欠陥や歪みを低減できる。
【００１２】
本発明の半導体装置ではさらに、カソード電極が、カソード領域よりも大きな面積を有し、アノード電極に隣接した端部においてカソード領域と接続される。それにより、カソード領域の面積を小さくしても、アノード電極上に形成されるバンプとカソード電極上に形成されるバンプ間の距離を長くすることができ、実装の際の電極間のショートの発生が減少する。
【００１３】
また、カソード領域が、アノード電極下部のアノード領域を実質的に包囲する形状により、アノード領域からカソード領域までの距離を、どの位置においても一定とすることができ、寄生抵抗の低減が容易となる。
【００１５】
上記の構成において、カソード電極バンプは、カソード電極におけるアノード電極から離間した側の端部に配置されていることが好ましい。それにより、寄生抵抗を増大させることなく、アノード電極およびカソード電極のバンプ間距離を最も有効に広げることができる。
【００１７】
本発明の半導体装置の製造方法によれば、半導体基板の一主面にエピタキシャル層を形成し、エピタキシャル層にカソード領域を選択的に形成した後、カソード領域およびアノード領域の双方の上部に各々開口部を形成する。開口部内にショットキーメタル層を形成した後、アノード電極およびカソード電極を形成する。それにより、上記構成の半導体装置を容易に作製できるともに、アノード領域とカソード領域双方の上部に開口部を同時に形成しショットキーメタル層を成膜するので、後の電極の形成工程では、ショットキーメタル層上への電極メタルの成膜を良好な条件で行うことが可能となる。すなわち、形成されたショットキーメタル層が汚染される機会が減少するので、ショットキーメタル層に対する電極メタルの付着が不具合になったり、ショットキー接合部分が汚染されて特性が悪化することが回避される。
【００１８】
以下に、本発明の実施の形態について、図面を参照して具体的に説明する。図１は、本発明の一実施の形態における半導体装置の構成を示す断面図である。本実施の形態は、ダイオード素子としてショットキーダイオードが形成された場合の例である。図２は、図１の半導体装置の平面図である。
【００１９】
高濃度第一導電型（Ｎ⁺）の半導体基板１上に、低濃度（Ｎ^-）エピタキシャル層２が形成されている。エピタキシャル層２には選択的に、高濃度第一導電型（Ｎ⁺）の不純物層（リン）からなるカソード領域３と、第二導電型（Ｐ⁺）の不純物層（ボロン）４が形成されている。カソード領域３は、エピタキシャル層２の表面から半導体基板１まで達する深さを有する。第二導電型の不純物層４は、エピタキシャル層２の表面近傍に浅い環状に形成されて、アノード領域５を包囲している。カソード領域３は、図２に示すように、第二導電型の不純物層４を環状に囲んだ形状を有する。
【００２０】
エピタキシャル層２の上面には酸化膜６が形成され、そのカソード領域３、第二導電型の不純物層４およびアノード領域５の上部に開口が設けられている。アノード領域５には、エピタキシャル層２の上面及び第二導電型の不純物層４と接するショットキーメタル層７が形成されている。カソード領域３上及びショットキーメタル層７に各々接続させて、金属電極からなるアノード電極８およびカソード電極９が酸化膜６上に形成されている。アノード電極８およびカソード電極９の上面にはそれぞれ、アノード電極バンプ１０およびカソード電極バンプ１１が形成されている。
【００２１】
カソード電極９は、カソード領域３に比べて十分に大きな面積を有し、アノード電極８に隣接した端部においてカソード領域３と接続されている。したがって、小面積のカソード領域３がアノード領域５に近接して配置されても、カソード電極バンプ１１を、カソード電極９の上面で、アノード電極バンプ１０から十分に離間させて配置することが可能である。そのためには、カソード電極バンプ１１を、カソード電極９におけるアノード電極８から離間した側の端部に配置することが望ましい。
【００２２】
本実施の形態においては、カソード電極バンプ１１は、カソード電極９における、カソード領域３の上部も含めた範囲に形成されているが、カソード領域３の上部を含まない範囲にカソード電極バンプ１１を形成可能な程度まで、カソード電極９の面積を大きくすることも可能である。それにより、カソード電極バンプ１１とアノード電極バンプ１０の間の距離を容易に確保することができる。
【００２３】
この半導体装置においては、電流は、アノード電極８から低抵抗な半導体基板１を通り、低抵抗のカソード領域３を経てカソード電極に到達するため、寄生抵抗は低い。したがって、カソード領域３が小面積でも低抵抗であり、高濃度のカソード領域３を小さくすることにより、高濃度不純物の拡散における結晶欠陥や歪みを低減できる。また、カソード領域３の面積を小さくしても、上述のとおりアノード電極バンプ１０とカソード電極バンプ１１の間の距離を十分に長くすることができる。
【００２４】
上述の作用を考慮すると、実用的には、カソード領域３の幅は１５μｍ未満とすることが望ましい。１５μｍを超えると、高濃度不純物の拡散における結晶欠陥や歪みに起因する素子特性の劣化が、実用上の影響を与える程度に大きくなる。より好ましくは、カソード領域３の幅は１０μｍ以下とし、通常１０μｍ程度が適当である。また、カソード領域３での抵抗を小さくするために、不純物濃度は大きい方がよい。実用的には、半導体基板と同程度とすればよい。
【００２５】
本実施の形態における半導体装置を製造する方法について、図３Ａ〜図３Ｃを参照して説明する。この製造方法の工程は、上記構成を有するショットキーダイオードを形成する場合を例として説明するが、他のダイオードを形成する場合でも、一部変更すれば同様に適用可能である。なお、図面は、見易さを考慮して一部を省略した構成で示す。
【００２６】
まず、図３Ａ（ａ）に示すように、高濃度第一導電型（Ｎ⁺）の半導体基板１上に、低濃度（Ｎ^-）エピタキシャル層２を形成する。一例では、半導体基板１の抵抗率は１５±５ｍΩ・ｃｍ、エピタキシャル層２の抵抗率は１．８±０．２Ωｃｍ、エピタキシャル層２の厚みは６．５μｍとする。エピタキシャル層２の厚み、及び抵抗率（不純物濃度）は、特性に応じて異なる。エピタキシャル層２を形成後さらに、熱酸化により酸化膜２０を形成する。酸化膜２０の厚みは、一例では５５００±５００Åとする。
【００２７】
次に図３Ａ（ｂ）に示すように、レジストパターン（図示せず）をマスクとしたウエットエッチにより、酸化膜２０に開口部２１を形成する。この開口部２１の形成により、酸化膜２０を、カソード領域となる深いＮ⁺層を形成するためのマスクとしてパターニングする。Ｎ⁺層の幅は、上述のような好適な範囲に設定されるが、１０μｍ前後の幅であれば、特性的に大きな変動はない。
【００２８】
次に図３Ａ（ｃ）に示すように、リンを蒸着して不純物源としてリン層２２を形成する。
【００２９】
次に図３Ａ（ｄ）に示すように、加熱によりリンを深く拡散させて、Ｎ⁺層からなるカソード領域３を形成する。このとき、Ｎ⁺層がエピタキシャル層２を貫通して半導体基板１に到達するように拡散を行う。カソード領域３での抵抗を小さくするために、不純物濃度は大きい方がよい。なお、深いＮ⁺層を形成するためには、この実施の形態のように拡散を用いることに限定されず、イオン注入により形成してもよい。
【００３０】
次に図３Ａ（ｅ）に示すように、レジストパターン（図示せず）をマスクとしたウエットエッチにより、酸化膜２０に開口部２２を形成する。この開口部２２の形成により、酸化膜２０を、アノード領域を包囲する第二導電型の不純物層４であるＰ⁺層（以下Ｐ⁺層４と記す）を形成するためのマスクとしてパターニングする。
【００３１】
次に図３Ｂ（ｆ）に示すように、ボロンを蒸着してボロン層２３を形成する。
【００３２】
次に図３Ｂ（ｇ）に示すように、ボロンの表層を熱酸化させた後、フッ酸（Ｈ₂Ｏ：ＨＦ＝５：１）によりボロンの表層を除去する。
【００３３】
次に図３Ｂ（ｈ）に示すように、加熱によりボロンを拡散させて、Ｐ⁺層４を形成する。Ｐ⁺層の拡散深さはエピタキシャル層２よりも浅い。なお、Ｐ⁺層を形成する方法として、イオン注入を用いてもよい。
【００３４】
次に図３Ｂ（ｉ）に示すように、レジストパターンをマスクとし自然酸化膜をウエットエッチングして、ショットキー接合形成のための第１の開口部２４を形成する。
【００３５】
次に図３Ｂ（ｊ）に示すように、Ｏ₂雰囲気中で熱処理して、薄い熱酸化膜を形成する。さらに、ＣＶＤにより、シリコン酸化膜（２０００Å）と、シリコン酸化膜にリンの不純物が入った酸化膜（４０００Å）を順次堆積して、酸化膜２５を形成する。さらに、酸化膜２５をＮ₂雰囲気中で焼きしめる。
【００３６】
次に図３Ｃ（ｋ）に示すように、レジストパターンをマスクとし酸化膜２５をウエットエッチングすることにより、ショットキー接合形成のための第２の開口部２６を形成する。第２の開口部２６は、第１の開口部２４の内側に形成する。このとき、ＣＶＤで堆積させたシリコン酸化膜とリンが入った酸化膜とではエッチング速度が異なるために、エッチング端がゆるやかな形状となり、後の工程で形成されるショットキーメタル層の断切れが防止される。
【００３７】
次に、フッ酸（Ｈ₂Ｏ：ＨＦ＝１０：１）を用いたディップエッチングにより自然酸化膜を除去した後、蒸着によりショットキーメタル層を形成する。ショットキーメタル層としては、例えばＴｉ層とＮｉ層の積層膜を形成する。ショットキーメタル層の形成は、スパッタにより行ってもよい。
【００３８】
さらに、ショットキーメタル層を、レジストパターンをマスクとしてエッチングすることにより、図３Ｃ（ｌ）に示すようにパターニングする。このように、ショットキーメタル層７は、アノード領域上部だけでなく、カソード領域３の上部にも残す。その後、真空雰囲気中において熱処理することにより、ショットキーメタルを焼結する。
【００３９】
以上のように、アノード領域上部とカソード領域上部の開口部を同時に形成することにより、後述する工程で電極のＡｌを同時に形成することができ、ショットキーメタル層７上へのＡｌ層の形成を良好な条件で行うことが可能となる。これに対して、アノード領域の開口部を先に形成し、ショットキーメタル層７を形成した後、Ａｌ層を形成する工程を行うと、ショットキーメタル層７表面の汚染に起因してショットキーメタル層７に対するＡｌ層の付着が不具合になったり、ショットキー接合部分の汚染が発生して特性が悪化する場合がある。
【００４０】
次に、図３Ｃ（ｍ）に示すように、電極メタルを蒸着しパターニングして、アノード電極８およびカソード電極９を形成する。電極メタルとしては、例えばＡｌを用い、３．０μｍの厚さに蒸着する。蒸着に代えてスパッタを用いてもよい。Ａｌ膜のパターニングは、例えばレジストパターンをマスクとするウエットスピン方式のエッチングにより行う。さらに、電極メタルを焼結する。
【００４１】
次に、図３Ｃ（ｎ）に示すように、プラズマＣＶＤにより窒化シリコン膜２７を形成し、レジストパターンをマスクとするドライエッチングにより、アノード電極８およびカソード電極９上に開口部２８を形成する。開口部２８は、各電極を構成するＡｌ膜の端部よりも内側に配置されるように形成される。さらに、Ｎ₂ガスとＨ₂ガス雰囲気中での熱処理により、窒化シリコン膜２７を焼きしめる。
【００４２】
図示は省略するが、さらに、開口部２８にそれぞれバンプを形成する工程等を経て、半導体装置が作製される。
【００４３】
以上のようにして作製された半導体装置について、より具体的な例を図４に示す。図１との相違は、窒化シリコン膜２７が示されている点である。また、カソード電極９がより大面積に形成され、アノード電極バンプ１０とカソード電極バンプ１１の間に十分な間隔が確保されている。一方、カソード領域３の構造は変更がなく、上述の効果も同様に確保される。
【００４４】
【発明の効果】
本発明の半導体装置によれば、半導体基板の一主面にアノード電極とカソード電極とが配置された構造において、各電極のバンプ間距離を十分に確保し、かつカソード領域面積を小さくしながら、寄生抵抗の増加を抑制することが可能である。
【図面の簡単な説明】
【図１】 本発明の一実施の形態における半導体装置の構成を示す断面図
【図２】 図１の半導体装置の平面図
【図３Ａ】 本実施の形態における半導体装置の製造方法の工程を示す断面図
【図３Ｂ】 図３Ａに続く工程を示す断面図
【図３Ｃ】 図３Ｂに続く工程を示す断面図
【図４】 本実施の形態における半導体装置の具体的な構成例を示す断面図
【符号の説明】
１ 半導体基板
２ エピタキシャル
３ カソード領域
４ 第二導電型の不純物層
５ アノード領域
６ 酸化膜
７ ショットキーメタル層
８ アノード電極
９ カソード電極
１０ アノード電極バンプ
１１ カソード電極バンプ
２０ 酸化膜
２１ 開口部
２２ リン層
２３ ボロン層
２４ 第１の開口部
２５ 酸化膜
２６ 第２の開口部
２７ 窒化シリコン膜
２８ 開口部

Claims (3)

1. 高濃度第一導電型の半導体基板と、
   前記半導体基板の前記一主面上に形成された低濃度第一導電型のエピタキシャル層と、
   前記エピタキシャル層の上部に形成されたアノード電極と、
   前記アノード電極と前記エピタキシャル層の上面との間に形成されたショットキー接合と、
   前記アノード電極下部のアノード領域を包囲する配置で前記エピタキシャル層中に選択的に形成された高濃度第一導電型の環状のカソード領域と、
   前記エピタキシャル層の上部に前記カソード領域と接続させて形成されたカソード電極とを備え、
   前記カソード領域は、１５μｍ未満の幅で前記エピタキシャル層の表面から前記半導体基板に達する深さを有し、
   前記カソード電極は、前記カソード領域の上部に前記アノード電極を包囲して配置され前記カソード領域と接続された環状部と、前記環状部の一部において前記カソード領域が存在しない領域まで外方に突出した拡張部とを有し、
   前記アノード電極および前記カソード電極の上面に各々形成されたアノード電極バンプおよびカソード電極バンプを有する半導体装置。
2. 前記カソード電極バンプは、前記カソード電極における前記拡張部の端部に配置されている請求項１に記載の半導体装置。
3. 高濃度第一導電型の半導体基板の前記一主面に、低濃度第一導電型のエピタキシャル層を形成する工程と、
   前記エピタキシャル層の表面部に酸化膜を形成する工程と、
   前記エピタキシャル層の酸化膜をパターニングしたマスクを介して、前記エピタキシャル層の表面から前記半導体基板に達する高濃度第一導電型で１５μｍ未満の幅の環状のカソード領域を選択的に形成する工程と、
   前記エピタキシャル層の酸化膜における、前記カソード領域により包囲されたアノード領域の上部および前記カソード領域の上部に各々開口部を形成する工程と、
   前記開口部内にショットキーメタル層を形成する工程と、
   前記各開口部内のショットキーメタル層に接続されるように、アノード電極およびカソード電極を形成する工程とを有し、
   前記カソード電極を、前記カソード領域の上部に前記アノード電極を包囲して配置され前記カソード領域と接続された環状部と、前記環状部の一部において前記カソード領域が存在しない領域まで外方に突出した拡張部とを有するように形成し、
   前記アノード電極および前記カソード電極の上面にアノード電極バンプおよびカソード電極バンプを各々形成する半導体装置の製造方法。

Images