TWI845938B - 溝槽式功率半導體裝置及其製造方法 - Google Patents

溝槽式功率半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI845938B
TWI845938B TW111117467A TW111117467A TWI845938B TW I845938 B TWI845938 B TW I845938B TW 111117467 A TW111117467 A TW 111117467A TW 111117467 A TW111117467 A TW 111117467A TW I845938 B TWI845938 B TW I845938B
Authority
TW
Taiwan
Prior art keywords
trench
layer
source polysilicon
polysilicon
semiconductor device
Prior art date
Application number
TW111117467A
Other languages
English (en)
Other versions
TW202345386A (zh
Inventor
王慶森
陳曠舉
劉漢英
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111117467A priority Critical patent/TWI845938B/zh
Priority to CN202210793632.2A priority patent/CN117080265A/zh
Publication of TW202345386A publication Critical patent/TW202345386A/zh
Application granted granted Critical
Publication of TWI845938B publication Critical patent/TWI845938B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種溝槽式功率半導體裝置及其製造方法。溝槽式功率半導體裝置包括基底、半導體磊晶層、絕緣層、源極多晶矽、閘極層與閘氧化層。半導體磊晶層形成於基底上且具有溝槽。絕緣層位於溝槽的側壁和底部且包括第一絕緣部分及第二絕緣部分，第一絕緣部分位於溝槽的上方部分並越接近溝槽的開口越薄，第二絕緣部分位於溝槽的下方部分，第一絕緣部分的表面與第二絕緣部分的頂面間具有傾斜角。源極多晶矽位於溝槽中且包括第一源極多晶矽與第二源極多晶矽；第一源極多晶矽的側壁被第一絕緣部分所圍繞且其厚度越接近溝槽的開口越厚；第二源極多晶矽的側壁被第二絕緣部分所圍繞且其厚度相等。閘極層位於溝槽中並位於源極多晶矽上方。閘氧化層設置於閘極層與源極多晶矽間且設置於閘極層與半導體磊晶層間。

Description

溝槽式功率半導體裝置及其製造方法
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種溝槽式功率半導體裝置及其製造方法。
由於半導體元件尺寸越做越小，溝槽的深寬比也因此越來越大，所以在填溝槽時容易有空隙(seam)產生，此空隙對最終元件的電性可能產生負面的影響。
例如在屏蔽閘極溝槽式金屬氧化物半導體場效電晶體(Shielded Gate Trench MOSFET，SGT MOSFET)的結構與製程中，由於溝槽的高深寬，也就是溝槽相對深、但開口相對小，使得多晶矽的均勻在其中的形成產生困難，常會在填充完成後在其中存在多晶矽空隙(poly seam)，此現象在溝槽深處尤其明顯；尤其是在爐管中長的多晶矽，是沿著溝槽壁上的氧化層所長成的，所以其開口會慢慢封起而形成空隙；再經多晶矽的回蝕刻以形成屏蔽電極後，若這些空隙又剛好位於屏蔽電極的頂面，則會使屏蔽電極的表面產生凹陷與尖角等缺陷，在後續閘極氧化層與閘極電極完成後，在這些尖角部位會有尖端放電的現象產生，造成屏蔽電極(也就是源極多晶矽source poly)與閘極電極之間的短路（gate to source short）現象，甚至造成崩潰電壓的下降。
本發明提供一種溝槽式功率半導體裝置，可改善崩潰電壓降低的問題，提升溝槽式功率半導體裝置的可靠度。
本發明另提供一種溝槽式功率半導體裝置的製造方法，可降地源極多晶矽內形成縫隙或者避免縫隙接近源極多晶矽表面，以避免崩潰電壓降低。
本發明的溝槽式功率半導體裝置，包括基底、半導體磊晶層、絕緣層、源極多晶矽、閘極層以及閘氧化層。半導體磊晶層形成於基底上，且半導體磊晶層具有溝槽。絕緣層位於溝槽的側壁以及溝槽的底部，所述絕緣層包括第一絕緣部分及第二絕緣部分，其中第一絕緣部分位於溝槽的上方部分並且越接近溝槽的開口越薄，第二絕緣部分位於溝槽的下方部分，且第一絕緣部分的表面與第二絕緣部分的頂面間具有傾斜角。源極多晶矽位於溝槽中，且源極多晶矽包括第一源極多晶矽與第二源極多晶矽，其中第一源極多晶矽的側壁被第一絕緣部分所圍繞，且第一源極多晶矽的寬度越接近溝槽的開口越大，其中第二源極多晶矽的側壁被第二絕緣部分所圍繞，且第二源極多晶矽為等寬的結構。閘極層則位於溝槽中並位於源極多晶矽上方，閘氧化層設置於閘極層與源極多晶矽之間以及設置於閘極層與半導體磊晶層之間。
在本發明的一實施例中，上述的溝槽的深度與開口寬度比為1.5~4.0。
在本發明的一實施例中，上述的第一絕緣部分的最薄厚度為其最厚厚度的1/2以下。
在本發明的一實施例中，上述的第二絕緣部分的厚度相同。
在本發明的一實施例中，上述的傾斜角為θ，且90°＜θ＜135°。
在本發明的一實施例中，上述的溝槽具有圓底，且源極多晶矽尚包括第三源極多晶矽，第三源極多晶矽設置於所述圓底上，且第二源極多晶矽位於第一源極多晶矽與第三源極多晶矽之間。
本發明的溝槽式功率半導體裝置的製造方法，包括在基底表面形成半導體磊晶層；於半導體磊晶層中形成溝槽；於溝槽的側壁以及溝槽的底部形成絕緣層；填入光阻於溝槽的下方部分，以露出溝槽的上方部分的絕緣層；以光阻作為蝕刻中止層，蝕刻露出的絕緣層，使位於溝槽的上方部分的絕緣層的厚度越接近溝槽的開口越薄，再移除光阻。於溝槽中形成源極多晶矽並露出部分絕緣層，其中源極多晶矽的頂面高於溝槽的下方部分，隨後移除露出的絕緣層並露出溝槽的部分側壁，再於源極多晶矽的表面及暴露出的側壁上形成閘氧化層。於溝槽內的閘氧化層上形成閘極層。
在本發明的一實施例中，上述形成絕緣層的方法包括爐管熱氧化。
在本發明的一實施例中，上述的光阻的厚度為溝槽的深度的1/2以下。
在本發明的一實施例中，上述蝕刻露出的絕緣層的方法包括濕式蝕刻。
在本發明的一實施例中，上述移除光阻的方法包括使用顯影劑。
在本發明的一實施例中，上述形成源極多晶矽的方法，包括：於上述的溝槽中填入多晶矽，並回蝕刻多晶矽，以形成源極多晶矽。
基於上述，本發明的溝槽式功率半導體裝置中的源極多晶矽中之絕緣層厚度的變化，能提升多晶矽材料的溝填能力，避免縫隙產生在源極多晶矽內部或其上部，進而使源極多晶矽表面尖銳的凹處消失，以避免崩潰電壓降低，提升溝槽式功率半導體裝置的可靠度。此外，在製程中通過濕蝕刻以及直接利用顯影劑將光阻移除等方式，都可以簡化製程，使成本降低，並達到調整絕緣層厚度的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同的符號標示來說明。
此外，關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語，也就是指「包括但不限於」。
應當理解，儘管術語「第一」、「第二」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」、或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
另外，文中所提到的方向性用語，例如「上」、「下」等，僅是用以參考圖式的方向，並非用來限制本發明。
圖1是依照本發明的一實施例的一種溝槽式功率半導體裝置的剖面示意圖。此溝槽式功率半導體裝置10包括基底100、半導體磊晶層110、絕緣層120、源極多晶矽SP、閘極層160與閘氧化層150。
請繼續參照圖1，基底100為半導體材料，可為矽等。半導體磊晶層110形成於基底100上，其材料通常為矽；然而，基底100與半導體磊晶層110的材料並不以此為限，也可改用半導體領域中已知的其它材料。在一實施例中，半導體磊晶層110可依據本領域的現有技術摻雜摻質，以於其中形成具有不同導電特性的摻雜區（未繪示），作為溝槽式功率半導體裝置10的源極、體區等，但本發明不以此為限。舉例來說，基底100可以是N+矽基底、半導體磊晶層110可以是N-磊晶層，且閘極層160兩側的半導體磊晶層110表面可設置N+摻雜區（未繪示）作為源極區。半導體磊晶層110具有溝槽T，此溝槽T具有深度Td與開口寬度Tw，如溝槽T的深度Td可為4.0 µm~ 7.0 µm，且溝槽T的深度Td與開口寬度Tw比為1.5~4.0。
請繼續參照圖1，絕緣層120可為氧化矽，但本發明不以此為限，位於溝槽T的側壁以及溝槽T的底部；也就是說，絕緣層120沿著溝槽T的側壁與底部形成。絕緣層120包括第一絕緣部分120A及第二絕緣部分120B。第一絕緣部分120A位於溝槽T的上方部分，並且越接近溝槽T的開口越薄，其最薄厚度為其最厚厚度的1/2以下，例如1KÅ~6KÅ，而第一絕緣部分120A最厚的厚度可與第二絕緣部分120B的厚度相等。第二絕緣部分120B位於溝槽的下方部分，其厚度相同。第一絕緣部分120A的表面120As與第二絕緣部分120B的頂面120Bt之間具有傾斜角θ，且90°＜θ＜135°。傾斜角θ越大，源極多晶矽SP中越不容易形成縫隙。
請繼續參照圖1，源極多晶矽SP位於溝槽T中，且源極多晶矽SP包括第一源極多晶矽SP1與第二源極多晶矽SP2，其中第一源極多晶矽SP1的側壁被第一絕緣部分120A所圍繞，且在溝槽T的寬度相等以及第一絕緣部分120A越接近溝槽T的開口越薄的情況下，相對使得第一源極多晶矽SP1的寬度越接近溝槽T的開口越大，為一上寬下窄的形狀，其剖面可為倒等邊梯形；而第二源極多晶矽SP2的側壁被第二絕緣部分120B所圍繞，且第二源極多晶矽SP2為等寬的結構。源極多晶矽SP的頂部略低於第一絕緣部分120A的頂面。
請繼續參照圖1，閘極層160位於溝槽T中並位於源極多晶矽SP上方，其中閘極層160的材料例如為多晶矽或金屬。閘氧化層150包括第一閘氧化層150A以及第二閘氧化層150B，其中第一閘氧化層150A設置於閘極層160與源極多晶矽SP之間，而第二閘氧化層150B設置於閘極層160與半導體磊晶層110之間，其中第二閘氧化部分150B可以自溝槽T的側壁延伸至半導體磊晶層110的表面，但本發明並不限於此；在另一實施例中，第二閘氧化部分150B可只形成於溝槽T的側壁。上述閘氧化層150可為氧化矽，但本發明不以此為限。
在本實施例中，溝槽式功率半導體裝置10的絕緣層120之厚度變化提高了源極多晶矽SP的品質，更明確地說，由於第一絕緣部分120A的厚度較第二絕緣部分120B為薄並具有傾斜面，所以可以降低由於溝槽T的深寬比過高，所造成後續材料難以均勻填入，進而產生的縫隙等問題。溝槽T的輪廓尤其可降低源極多晶矽SP內形成縫隙或者避免縫隙接近源極多晶矽SP表面，以避免溝槽式功率半導體裝置10的崩潰電壓降低，提升溝槽式功率半導體裝置10的可靠度。
特別說明的是，源極多晶矽SP的內部可能還有縫隙（未繪示），但僅會形成於其底部較窄的部分，例如第二源極多晶矽SP2內。這樣的縫隙並不影響閘極層160與源極多晶矽SP之間的界面輪廓；也就是說，源極多晶矽SP表面並不會因縫隙而產生尖銳的凹處。在較佳的實施例中，源極多晶矽SP的內部整體都不會有縫隙。這是由於絕緣層120上方的厚度較薄，使得源極多晶矽SP內形成縫隙的現象在同深寬比的溝槽內產生的機率相對較小所帶來的好處。
圖2是依照本發明的另一實施例的一種溝槽式功率半導體裝置的剖面示意圖，其中使用與上述實施例相同的元件符號來表示相同或近似的部分與構件，且相同或近似的部分與構件的相關內容也可參照上述實施例的內容，不再贅述。
在圖2的溝槽式功率半導體裝置20中，由於蝕刻形成溝槽T’的過程中，越接近底部的蝕刻速率越慢，所以溝槽T’ 底部的剖面往往呈現弧形，亦即溝槽T’具有圓底。因此，在本實施例中的源極多晶矽SP除了包含上述所定義之第一源極多晶矽SP1以及第二源極多晶矽SP2之外，尚包括第三源極多晶矽SP3，此第三源極多晶矽SP3設置於溝槽T’的圓底上，且第二源極多晶矽SP2位於第一源極多晶矽SP1與第三源極多晶矽SP3間。
由於溝槽T’的第一源極多晶矽SP1與上一實施例相同，所以即使底部為圓底的溝槽T’，同樣能防止源極多晶矽SP表面因縫隙而產生尖銳的凹處的現象產生，以避免崩潰電壓降低，提升溝槽式功率半導體裝置20的可靠度。
圖3A~3G是依照本發明的再一實施例的一種溝槽式功率半導體裝置的製造流程的剖面示意圖，其中使用與圖1相同的元件符號來表示相同或近似的部分與構件，且相同或近似的部分與構件的相關內容也可參照與圖1相關的內容，於此不再贅述。
首先，請參照圖3A，提供基底100。然後利用磊晶製程於基底100表面形成半導體磊晶層110。在形成半導體磊晶層110的過程中，可依據本領域的現有技術摻雜摻質，使其為N型或P型。然後，在形成半導體磊晶層110之後，也可依據本領域的現有技術摻雜摻質，以於半導體磊晶層110中形成具有不同導電特性的摻雜區（未繪示），作為溝槽式功率半導體裝置10的源極、體區等，但本發明不以此為限。
接著，請繼續參照圖3A，可利用微影及蝕刻等半導體製程於半導體磊晶層110中形成溝槽T；舉例來說，可先在半導體磊晶層110的表面形成硬罩幕層（未繪示），再利用微影製程形成圖案化光阻層（未繪示），並使用前述圖案化光阻層作為罩幕，蝕刻硬罩幕層，將其中的圖案轉移至上述硬罩幕層。然後，使用被圖案化的硬罩幕層作為罩幕，蝕刻半導體磊晶層110，以得到溝槽T。此溝槽T具有深度Td與開口寬度Tw，如溝槽T的深度Td可為4.0 µm~ 7.0 µm，且溝槽T的深度Td與開口寬度Tw比為1.5~4.0。圖3A中的溝槽T底部為平坦的底面，然而本發明並不以此為限，本實施例的製程也可形成具有圓底的溝槽或者各式溝槽形狀。
然後，請參照圖3B，於所述半導體磊晶層110的表面以及溝槽T的側壁和底部形成絕緣層120；形成絕緣層120的方法包括熱氧化，如爐管熱氧化等製程。若半導體磊晶層110如上所述，其材料為磊晶矽，則經爐管熱氧化後所形成之絕緣層120則為沿著暴露之半導體磊晶層110表面所形成之等厚的氧化矽。
接著，請繼續參照圖3B，將光阻130填入溝槽T的下方部分，以露出溝槽T的上方部分的絕緣層120；其中光阻高度h決定後續第一絕緣部分120A的高度，且此光阻高度h可為溝槽T的深度Td的1/2以下，約為0.8µm ~5.0 µm。
接著，如圖3C所示，以光阻130作為蝕刻中止層，蝕刻露出的絕緣層120，以將絕緣層120定義出第一絕緣部分120A與第二絕緣部分120B。此蝕刻方式可為濕式蝕刻，例如可利用BOE(NH 4F:HF)蝕刻液在20℃~50℃下進行1至500秒的蝕刻處理。第一絕緣部分120A位於溝槽T的上方部分，由於蝕刻液對於接近第二絕緣部分120B的絕緣層120的蝕刻速率較接近溝槽T的開口的蝕刻速率要慢，所以第一絕緣部分120A越接近溝槽T的開口越薄，其最薄厚度為其最厚厚度的1/2以下，例如1KÅ~6KÅ，而第一絕緣部分120A最厚的厚度可與第二絕緣部分120B的厚度相等。第二絕緣部分120B位於溝槽的下方部分，其厚度相同。第一絕緣部分120A的表面120As與第二絕緣部分120B的頂面120Bt間具有傾斜角θ，且90°＜θ＜135°。
之後，請參照圖3D，首先可利用浸泡顯影劑等方式將光阻130移除。此一系列的濕蝕刻流程具有製程簡單且成本較低的效果，利於溝槽式功率半導體裝置的製造。接著，於溝槽T中形成源極多晶矽SP並露出部分絕緣層120，其中源極多晶矽SP的頂面高於溝槽T的下方部分，也就是源極多晶矽SP的頂面高於第二絕緣部分120B的頂面120Bt。而此源極多晶矽SP的形成方法例如先沉積形成多晶矽材料(未繪示)並填入溝槽T中；然後再回蝕刻此多晶矽材料，以形成源極多晶矽SP，並在溝槽T中預留高度rh的空間給後續閘極的形成。在一實施例中，上述回蝕刻之前可先以化學機械平坦化（CMP）的方法將溝槽T以外的多晶矽材料先移除，再以乾式蝕刻將溝槽T內多餘的多晶矽材料移除，且使用的蝕刻氣體例如15 sccm~130 sccm的氯氣（Cl 2）或者10 sccm~60 sccm的溴化氫（HBr），蝕刻功率例如150W~600 W。在圖3D中，源極多晶矽SP具有厚度SPt，且此厚度SPt為溝槽T的深度Td減掉預留高度rh和絕緣層120底部的厚度的總和。
由於越靠近溝槽T開口之第一絕緣部分120A越薄的優勢，使得多晶矽材料的填入較同深寬比之溝槽較為容易，也就是說本發明中具厚度漸變之第一絕緣部分120A有助於提升多晶矽材料的溝填能力，能大為減少最終形成之源極多晶矽SP中的縫隙產生，尤其在源極多晶矽SP表面(如第一源極多晶矽SP1)無縫隙的存在，可避免源極多晶矽SP表面產生尖銳凹處，進而避免其導致的崩潰電壓降低問題，提升溝槽式功率半導體裝置的可靠度。特別說明的是，在溝槽T底部之源極多晶矽SP(如第二源極多晶矽SP2)或許還有縫隙(未繪示)的存在，但這樣的縫隙並不會在源極多晶矽SP表面產生尖銳的凹處，對元件電性也不會造成負面的影響。
然後，請參照圖3E，接下來使用源極多晶矽SP作為罩幕，移除露出的絕緣層120，以露出溝槽T的部分側壁。
隨後，請參照圖3F，於源極多晶矽SP的表面及暴露出的溝槽T的側壁上形成閘氧化層150。舉例來說，可進行熱氧化反應，如爐管氧化法，氧化溝槽T露出的半導體磊晶層110，以於源極多晶矽SP的表面形成第一閘氧化層150A，並且在溝槽T的側壁上形成第二閘氧化層150B，其中第二閘氧化層150B可自溝槽T的側壁延伸至半導體磊晶層110的表面，但本發明並不限於此；在另一實施例中，半導體磊晶層110的表面如有其他膜層，則第二閘氧化部分150B可只形成於溝槽T的側壁。因為半導體磊晶層110的材料通常是矽、源極多晶矽SP是多晶矽，所以兩者氧化速率不同，使第一閘氧化層150A的形成厚度大於會比第二閘氧化層150B的形成厚度。
接著，請參照圖3G，於溝槽T內的閘氧化層150上形成閘極層160，其中形成閘極層160的步驟例如先全面地沉積一層金屬或者多晶矽，填滿溝槽T，再進行化學機械平坦化去除溝槽T以外的金屬或者多晶矽。
透過本發明以上如圖3A~3G以及說明之實施例的製造方法，可避免源極多晶矽SP頂部有縫隙形成，並因此解決源極多晶矽SP與閘極層160之間的短路現象，進而提升溝槽式功率半導體裝置的崩潰電壓及可靠度。
綜上所述，本發明藉由溝槽式功率半導體裝置中之絕緣層厚度的變化，提升多晶矽材料的溝填能力，使因高深寬比之溝槽所產生之縫隙而造成之源極多晶矽表面尖銳的凹處消失，以避免崩潰電壓降低，提升溝槽式功率半導體裝置的可靠度。此外，在製程中所使用之絕緣層厚度調整之濕蝕刻以及直接利用顯影劑將光阻移除等方式，都可以簡化製程，使成本降低，利於產品之生產。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:溝槽式功率半導體裝置 100:基底 110:半導體磊晶層 120:絕緣層 120A:第一絕緣部分 120As:表面 120B:第二絕緣部分 120Bt:頂面 130:光阻 150:閘氧化層 150A:第一閘氧化層 150B:第二閘氧化層 160:閘極層 h:光阻高度 rh:預留高度 SP:源極多晶矽 SP1:第一源極多晶矽 SP2:第二源極多晶矽 SP3:第三源極多晶矽 SPt:厚度 T、T’:溝槽 Td:深度 Tw:開口寬度 θ:傾斜角
圖1是依照本發明的一實施例的一種溝槽式功率半導體裝置的剖面示意圖。 圖2是依照本發明的另一實施例的一種溝槽式功率半導體裝置的剖面示意圖。 圖3A~3G是依照本發明的再一實施例的一種溝槽式功率半導體裝置的製造流程的剖面示意圖。
10:溝槽式功率半導體裝置
100:基底
110:半導體磊晶層
120:絕緣層
120A:第一絕緣部分
120As:表面
120B:第二絕緣部分
120Bt:頂面
150:閘氧化層
150A:第一閘氧化層
150B:第二閘氧化層
160:閘極層
SP:源極多晶矽
SP1:第一源極多晶矽
SP2:第二源極多晶矽
T:溝槽
Td:深度
Tw:開口寬度
θ:傾斜角

Claims (10)

  1. 一種溝槽式功率半導體裝置，包括：基底；半導體磊晶層，形成於所述基底上，且所述半導體磊晶層具有溝槽；絕緣層，位於所述溝槽的側壁以及所述溝槽的底部，包括第一絕緣部分及第二絕緣部分，所述第一絕緣部分位於所述溝槽的上方部分並且越接近所述溝槽的開口越薄，所述第二絕緣部分位於所述溝槽的下方部分，所述第一絕緣部分的表面與所述第二絕緣部分的頂面間具有傾斜角；源極多晶矽，位於所述溝槽中，且所述源極多晶矽包括第一源極多晶矽與第二源極多晶矽，其中所述第一源極多晶矽的側壁被所述第一絕緣部分所圍繞，且所述第一源極多晶矽的寬度越接近所述溝槽的所述開口越大，其中所述第二源極多晶矽的側壁被所述第二絕緣部分所圍繞，且所述第二源極多晶矽為等寬的結構；閘極層，位於所述溝槽中並位於所述源極多晶矽上方；以及閘氧化層，設置於所述閘極層與所述源極多晶矽之間以及設置於所述閘極層與所述半導體磊晶層之間，其中所述溝槽的深度與開口寬度比為1.5~4.0。
  2. 如請求項1所述的溝槽式功率半導體裝置，其中所述第一絕緣部分的最薄厚度為所述第一絕緣部分的最厚厚度的1/2以下。
  3. 如請求項1所述的溝槽式功率半導體裝置，其中所述第二絕緣部分的厚度相同。
  4. 如請求項1所述的溝槽式功率半導體裝置，其中所述傾斜角為θ，且90°<θ<135°。
  5. 如請求項1所述的溝槽式功率半導體裝置，其中所述溝槽具有圓底，且所述源極多晶矽更包括第三源極多晶矽，設置於所述圓底上，且所述第二源極多晶矽位於所述第一源極多晶矽與所述第三源極多晶矽之間。
  6. 一種溝槽式功率半導體裝置的製造方法，包括：在基底表面形成半導體磊晶層；於所述半導體磊晶層中形成溝槽；於所述溝槽的側壁以及所述溝槽的底部形成絕緣層；填入光阻於所述溝槽的下方部分，以露出所述溝槽的上方部分的所述絕緣層；以所述光阻作為蝕刻中止層，蝕刻露出的所述絕緣層，使位於所述溝槽的所述上方部分的所述絕緣層的厚度越接近所述溝槽的開口越薄；移除所述光阻；於所述溝槽中形成源極多晶矽，以露出部分所述絕緣層，其中所述源極多晶矽的頂面高於所述溝槽的所述下方部分；移除露出的所述絕緣層並露出所述溝槽的部分側壁；於所述源極多晶矽的表面及暴露出的所述側壁上形成閘氧化 層；以及於所述溝槽內的所述閘氧化層上形成閘極層。
  7. 如請求項6所述的溝槽式功率半導體裝置的製造方法，其中形成所述絕緣層的方法包括爐管熱氧化。
  8. 如請求項6所述的溝槽式功率半導體裝置的製造方法，其中所述光阻的厚度為所述溝槽的深度的1/2以下。
  9. 如請求項6所述的溝槽式功率半導體裝置的製造方法，其中移除所述光阻的方法包括使用顯影劑。
  10. 如請求項6所述的溝槽式功率半導體裝置的製造方法，其中形成所述源極多晶矽的方法，包括：於所述溝槽中填入多晶矽；以及回蝕刻所述多晶矽，以形成所述源極多晶矽。
TW111117467A 2022-05-10 2022-05-10 溝槽式功率半導體裝置及其製造方法 TWI845938B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111117467A TWI845938B (zh) 2022-05-10 2022-05-10 溝槽式功率半導體裝置及其製造方法
CN202210793632.2A CN117080265A (zh) 2022-05-10 2022-07-07 沟槽式功率半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111117467A TWI845938B (zh) 2022-05-10 2022-05-10 溝槽式功率半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW202345386A TW202345386A (zh) 2023-11-16
TWI845938B true TWI845938B (zh) 2024-06-21

Family

ID=88714047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117467A TWI845938B (zh) 2022-05-10 2022-05-10 溝槽式功率半導體裝置及其製造方法

Country Status (2)

Country Link
CN (1) CN117080265A (zh)
TW (1) TWI845938B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340326A (zh) * 2012-03-02 2013-10-01 Alpha & Omega Semiconductor 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽柵極的製備方法
TW201906164A (zh) * 2017-06-30 2019-02-01 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340326A (zh) * 2012-03-02 2013-10-01 Alpha & Omega Semiconductor 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽柵極的製備方法
TW201906164A (zh) * 2017-06-30 2019-02-01 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法

Also Published As

Publication number Publication date
CN117080265A (zh) 2023-11-17
TW202345386A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
JP3976882B2 (ja) トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法
TWI283042B (en) Method for fabricating transistor of semiconductor device
TWI691076B (zh) 半導體結構及其製作方法
US7582532B2 (en) Method for fabricating semiconductor device
JP2009088188A (ja) トレンチゲート型トランジスタ及びその製造方法
US7629242B2 (en) Method for fabricating semiconductor device having recess gate
JP2008085341A (ja) 半導体素子のリセスゲートの製造方法
US7678535B2 (en) Method for fabricating semiconductor device with recess gate
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
TW200830430A (en) Method for fabricating semiconductor device with recess gate
TWI708390B (zh) 半導體結構及其形成方法
TW201712850A (zh) 半導體元件及其製造方法
JP2024091772A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW202114228A (zh) 半導體裝置及其製造方法
US20080160698A1 (en) Method for fabricating a semiconductor device
JP2003068751A (ja) 半導体装置及びその製造方法
TWI360184B (en) Method for fabricating semiconductor device with b
TW200820349A (en) Method of fabricating semiconductor device with recess gate
TWI845938B (zh) 溝槽式功率半導體裝置及其製造方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
JP2010182912A (ja) 半導体装置の製造方法
TWI854227B (zh) 溝槽式功率半導體裝置及其製造方法
US9219148B2 (en) Semiconductor device and fabricating method thereof
TW573333B (en) Semiconductor device and manufacturing method thereof
TW200822359A (en) Method for fabricating semiconductor device including recess gate