JP2894910B2 - 超格子アバランシェフォトダイオードおよびその製造方法 - Google Patents
超格子アバランシェフォトダイオードおよびその製造方法Info
- Publication number
- JP2894910B2 JP2894910B2 JP5016664A JP1666493A JP2894910B2 JP 2894910 B2 JP2894910 B2 JP 2894910B2 JP 5016664 A JP5016664 A JP 5016664A JP 1666493 A JP1666493 A JP 1666493A JP 2894910 B2 JP2894910 B2 JP 2894910B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- superlattice
- ingaas
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、低暗電流・高信頼性を
有する超格子アバランシェフォトダイオードに関する。
有する超格子アバランシェフォトダイオードに関する。
【０００２】
【従来の技術】高速・高感度・高信頼性の光通信システ
ムを構成するには、高速応答、低暗電流、かつ、高信頼
性を有する半導体受光素子が不可欠である。このため、
近年シリカ系ファイバの低損失波長域１．３〜１．６μ
ｍに適応できるＩｎＰ／ＩｎＧａＡｓ系アバランシェフ
ォトダイオード（ＡＰＤ）やｐｉｎフォトダイオード
（ｐｉｎＰＤ）の高速化・高感度化に対する研究が活発
となっている。ＩｎＰ／ＩｎＧａＡｓ系ＡＰＤでは現
在、小受光系化による低容量化、半導体層厚最適化によ
るキャリア走行時間の低減、ヘテロ界面への中間層導入
によるキャリア・トラップの抑制、プレーナ構造の採用
により、利得帯域幅（ＧＢ）積８００ＧＨｚ程度、最大
帯域８ＧＨｚ程度の高速・高信頼性の素子が実用化され
ている。
ムを構成するには、高速応答、低暗電流、かつ、高信頼
性を有する半導体受光素子が不可欠である。このため、
近年シリカ系ファイバの低損失波長域１．３〜１．６μ
ｍに適応できるＩｎＰ／ＩｎＧａＡｓ系アバランシェフ
ォトダイオード（ＡＰＤ）やｐｉｎフォトダイオード
（ｐｉｎＰＤ）の高速化・高感度化に対する研究が活発
となっている。ＩｎＰ／ＩｎＧａＡｓ系ＡＰＤでは現
在、小受光系化による低容量化、半導体層厚最適化によ
るキャリア走行時間の低減、ヘテロ界面への中間層導入
によるキャリア・トラップの抑制、プレーナ構造の採用
により、利得帯域幅（ＧＢ）積８００ＧＨｚ程度、最大
帯域８ＧＨｚ程度の高速・高信頼性の素子が実用化され
ている。
【０００３】しかしながら、この素子構造では、アバラ
ンシェ増倍層であるＩｎＰのイオン化率比β／αが〜２
と小さいため（α：電子のイオン化率、β：正孔のイオ
ン化率比）、ＧＢ積の最大値が８０〜１００ＧＨｚに制
限され、また、過剰雑音指数Ｘ（イオン化率比が小さい
ほど大きくなる）が〜０．７と大きくなり、高速化・低
雑音化・高感度化には限界がある。これは、他のバルク
のIII −Ｖ族化合物半導体をアバランシェ増倍層に用い
た場合も同様であり、高ＧＢ積化（高速応答特性）・低
雑音化を達成するにはイオン化率比α／βを人工的に増
大させる必要がある。
ンシェ増倍層であるＩｎＰのイオン化率比β／αが〜２
と小さいため（α：電子のイオン化率、β：正孔のイオ
ン化率比）、ＧＢ積の最大値が８０〜１００ＧＨｚに制
限され、また、過剰雑音指数Ｘ（イオン化率比が小さい
ほど大きくなる）が〜０．７と大きくなり、高速化・低
雑音化・高感度化には限界がある。これは、他のバルク
のIII −Ｖ族化合物半導体をアバランシェ増倍層に用い
た場合も同様であり、高ＧＢ積化（高速応答特性）・低
雑音化を達成するにはイオン化率比α／βを人工的に増
大させる必要がある。
【０００４】そこでカパッソ（Ｆ．Ｃａｐａｓｓｏ）等
は、アプライド・フィジックス・レター（Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．）、４０（１）巻、ｐ．３８〜４
０、１９９２年で超格子による伝導帯エネルギー不連続
量ΔＥｃを電子の衝突イオン化に利用してイオン化率比
α／βを人工的に増大させる構造を提案し、実際にＧａ
Ａｓ／ＧａＡｌＡｓ系超格子でイオン化率比α／βの増
大（バルクＧａＡｓの〜２に対して超格子で〜８）を確
認した。
は、アプライド・フィジックス・レター（Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．）、４０（１）巻、ｐ．３８〜４
０、１９９２年で超格子による伝導帯エネルギー不連続
量ΔＥｃを電子の衝突イオン化に利用してイオン化率比
α／βを人工的に増大させる構造を提案し、実際にＧａ
Ａｓ／ＧａＡｌＡｓ系超格子でイオン化率比α／βの増
大（バルクＧａＡｓの〜２に対して超格子で〜８）を確
認した。
【０００５】さらに、香川らは、ジャーナル・オブ・ク
ォンタム・エレクトロニクス（Ｊ．Ｑｕａｎｔｕｍ．Ｅ
ｌｅｃｔｒｏｎ．）、２８（６）巻、ｐ．１４１９−１
４２３、１９９２年で、長距離光通信に用いられる波長
１．３〜１．６μｍ帯に受光感度を有するＩｎＧａＡｓ
Ｐ／ＩｎＡｌＡｓ系超格子を用いて同様の構造を形成
し、やはりイオン化率比α／βの増大（バルクＩｎＧａ
Ａｓの〜２に対して超格子層で〜１０）を報告した。そ
の素子構造を図２に示す。図２において、２１はｎ+ 型
ＩｎＰ基板、２２はｎ+ 型ＩｎＰバッファー層、２３は
ｎ- 型ＩｎＧａＡｓＰ／ＩｎＡｌＡｓ超格子アバランシ
ェ増倍層、２４はｐ型ＩｎＰ電界降下層、２５はｐ- 型
ＩｎＧａＡｓ光吸収層、２６はｐ+ 型ＩｎＰキャップ
層、２７はｐ+ 型ＩｎＧａＡｓコンタクト層、２８はｎ
側電極、２９はｐ側電極、２１０はＳｉＮパッシベーシ
ョン膜である。この超格子構造では、伝導帯不連続量Δ
Ｅｃが０．３９ｅＶと価電子帯不連続量ΔＥｖの０．０
３ｅＶより大きく、井戸層に入ったときバンド不連続に
より獲得するエネルギーが電子の方が正孔より大きく、
これによって電子がイオン化しきい値エネルギーに達し
やすくなることで電子イオン化率が増大し、イオン化率
比α／βの増大とそれによる低雑音化が図られている。
ォンタム・エレクトロニクス（Ｊ．Ｑｕａｎｔｕｍ．Ｅ
ｌｅｃｔｒｏｎ．）、２８（６）巻、ｐ．１４１９−１
４２３、１９９２年で、長距離光通信に用いられる波長
１．３〜１．６μｍ帯に受光感度を有するＩｎＧａＡｓ
Ｐ／ＩｎＡｌＡｓ系超格子を用いて同様の構造を形成
し、やはりイオン化率比α／βの増大（バルクＩｎＧａ
Ａｓの〜２に対して超格子層で〜１０）を報告した。そ
の素子構造を図２に示す。図２において、２１はｎ+ 型
ＩｎＰ基板、２２はｎ+ 型ＩｎＰバッファー層、２３は
ｎ- 型ＩｎＧａＡｓＰ／ＩｎＡｌＡｓ超格子アバランシ
ェ増倍層、２４はｐ型ＩｎＰ電界降下層、２５はｐ- 型
ＩｎＧａＡｓ光吸収層、２６はｐ+ 型ＩｎＰキャップ
層、２７はｐ+ 型ＩｎＧａＡｓコンタクト層、２８はｎ
側電極、２９はｐ側電極、２１０はＳｉＮパッシベーシ
ョン膜である。この超格子構造では、伝導帯不連続量Δ
Ｅｃが０．３９ｅＶと価電子帯不連続量ΔＥｖの０．０
３ｅＶより大きく、井戸層に入ったときバンド不連続に
より獲得するエネルギーが電子の方が正孔より大きく、
これによって電子がイオン化しきい値エネルギーに達し
やすくなることで電子イオン化率が増大し、イオン化率
比α／βの増大とそれによる低雑音化が図られている。
【０００６】
【発明が解決しようとする課題】しかしながら、この構
造のアバランシェフォトダイオードは、メサ側壁の半導
体２３，２４，２５／ＳｉＮ表面パッシベーション膜２
１０界面における界面準位、半導体表面の残留酸化膜・
欠陥を介してリーク電流が発生し、実用的な増倍率領域
（１０〜２０）において暗電流が０．８〜数μＡオーダ
程度に増加し、この暗電流による雑音増加がイオン化率
比改善による低雑音効果を打ち消してしまうという欠点
を有する。また、このパッシベーション界面は、従来報
告されているように一般的な信頼性試験の条件（例えば
雰囲気温度２００℃、逆方向電流１００μＡのバイアス
条件）のもとでは経時的に不安定であり、暗電流増加に
よる素子特性の信頼性が十分でないという欠点を有す
る。
造のアバランシェフォトダイオードは、メサ側壁の半導
体２３，２４，２５／ＳｉＮ表面パッシベーション膜２
１０界面における界面準位、半導体表面の残留酸化膜・
欠陥を介してリーク電流が発生し、実用的な増倍率領域
（１０〜２０）において暗電流が０．８〜数μＡオーダ
程度に増加し、この暗電流による雑音増加がイオン化率
比改善による低雑音効果を打ち消してしまうという欠点
を有する。また、このパッシベーション界面は、従来報
告されているように一般的な信頼性試験の条件（例えば
雰囲気温度２００℃、逆方向電流１００μＡのバイアス
条件）のもとでは経時的に不安定であり、暗電流増加に
よる素子特性の信頼性が十分でないという欠点を有す
る。
【０００７】一方、図３に示す、中村等がＥＣＯＣ（Ｅ
ｕｒｏｐｅａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｏｐｔ
ｉｃａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＴｕＣ５−
４、ｐ．２６１−２６４、１９９１年で報告したポリイ
ミド膜３１０をメサパッシベーション膜として用いた超
格子ＡＰＤの構造においても、界面準位、半導体表面の
残留酸化膜・欠陥を介して発生するリーク暗電流・信頼
性の問題は図２の例の場合と本質的に同様である。なお
図３において、３１はｎ+ 型ＩｎＰ基板、３２はｎ+ 型
ＩｎＰバッファー層、３３はｎ- 型ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ超格子アバランシェ増倍層、３４はｐ型ＩｎＡ
ｌＡｓ電界降下層、３５はｐ- 型ＩｎＧａＡｓ光吸収
層、３６はｐ+ 型ＩｎＡｌＡｓキャップ層、３７はｐ+
型ＩｎＧａＡｓコンタクト層、３８はｎ側電極、３９は
ｐ側電極、３１１は反射防止膜である。
ｕｒｏｐｅａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｏｐｔ
ｉｃａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＴｕＣ５−
４、ｐ．２６１−２６４、１９９１年で報告したポリイ
ミド膜３１０をメサパッシベーション膜として用いた超
格子ＡＰＤの構造においても、界面準位、半導体表面の
残留酸化膜・欠陥を介して発生するリーク暗電流・信頼
性の問題は図２の例の場合と本質的に同様である。なお
図３において、３１はｎ+ 型ＩｎＰ基板、３２はｎ+ 型
ＩｎＰバッファー層、３３はｎ- 型ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ超格子アバランシェ増倍層、３４はｐ型ＩｎＡ
ｌＡｓ電界降下層、３５はｐ- 型ＩｎＧａＡｓ光吸収
層、３６はｐ+ 型ＩｎＡｌＡｓキャップ層、３７はｐ+
型ＩｎＧａＡｓコンタクト層、３８はｎ側電極、３９は
ｐ側電極、３１１は反射防止膜である。
【０００８】そこで、本発明の目的は、メサ型ｐｎ接合
フォトダイオードで問題となる表面リーク暗電流を低減
し低暗電流・高信頼な超格子アバランシェフォトダイオ
ードを実現することにある。
フォトダイオードで問題となる表面リーク暗電流を低減
し低暗電流・高信頼な超格子アバランシェフォトダイオ
ードを実現することにある。
【０００９】本発明の他の目的は、このような超格子ア
バランシェフォトダイオードの製造方法を提供すること
にある。
バランシェフォトダイオードの製造方法を提供すること
にある。
【００１０】
【課題を解決するための手段】本発明は、ｐ+ 型ＩｎＰ
基板に、ｐ- 型ＩｎＧａＡｓ光吸収層、ｐ型ＩｎＰ電界
緩和層、アンドープｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａ
Ａｓ超格子増倍層、ｎ+ 型ＩｎＰキャップ層、及び、ｎ
+ 型ＩｎＧａＡｓ（Ｐ）コンタクト層を順次積層した構
造を有する超格子アバランシェフォトダイオードにおい
て、前記アンドープｎ - 型ＩｎＡｌＡｓ／ＩｎＡｌＧａ
Ａｓ超格子増倍層、前記ｎ+ 型ＩｎＰキャップ層、及
び、前記ｎ+ 型ＩｎＧａＡｓ（Ｐ）コンタクト層のみを
エッチング除去して形成したメサを、ｐ- 型ＩｎＰで埋
め込んだ構造を有することを特徴とする。
基板に、ｐ- 型ＩｎＧａＡｓ光吸収層、ｐ型ＩｎＰ電界
緩和層、アンドープｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａ
Ａｓ超格子増倍層、ｎ+ 型ＩｎＰキャップ層、及び、ｎ
+ 型ＩｎＧａＡｓ（Ｐ）コンタクト層を順次積層した構
造を有する超格子アバランシェフォトダイオードにおい
て、前記アンドープｎ - 型ＩｎＡｌＡｓ／ＩｎＡｌＧａ
Ａｓ超格子増倍層、前記ｎ+ 型ＩｎＰキャップ層、及
び、前記ｎ+ 型ＩｎＧａＡｓ（Ｐ）コンタクト層のみを
エッチング除去して形成したメサを、ｐ- 型ＩｎＰで埋
め込んだ構造を有することを特徴とする。
【００１１】本発明の超格子アバランシェフォトダイオ
ードの製造方法は、ｐ+ 型ＩｎＰ基板に、ｐ- 型ＩｎＧ
ａＡｓ光吸収層、ｐ型ＩｎＰ電界緩和層、アンドープｎ
- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、ｎ
+ 型ＩｎＰキャップ層、及び、ｎ+ 型ＩｎＧａＡｓ
（Ｐ）コンタクト層を順次積層し、前記アンドープｎ -
型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、前記
ｎ+ 型ＩｎＰキャップ層、及び、前記ｎ+ 型ＩｎＧａＡ
ｓ（Ｐ）コンタクト層のみをエッチング除去してメサを
形成し、このメサをｐ- 型ＩｎＰで埋め込むことを特徴
とする。
ードの製造方法は、ｐ+ 型ＩｎＰ基板に、ｐ- 型ＩｎＧ
ａＡｓ光吸収層、ｐ型ＩｎＰ電界緩和層、アンドープｎ
- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、ｎ
+ 型ＩｎＰキャップ層、及び、ｎ+ 型ＩｎＧａＡｓ
（Ｐ）コンタクト層を順次積層し、前記アンドープｎ -
型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、前記
ｎ+ 型ＩｎＰキャップ層、及び、前記ｎ+ 型ＩｎＧａＡ
ｓ（Ｐ）コンタクト層のみをエッチング除去してメサを
形成し、このメサをｐ- 型ＩｎＰで埋め込むことを特徴
とする。
【００１２】
【作用】本発明は、上述の構成により従来例より特性を
改善した。図１は本発明の素子構造図である。
改善した。図１は本発明の素子構造図である。
【００１３】図１において、１１はｐ+ 型ＩｎＰ基板、
１２はｐ+ 型ＩｎＰバッファー層、１３はｐ- 型ＩｎＧ
ａＡｓ光吸収層、１４はｐ型ＩｎＰ電界降下層、１５は
アンドープｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格
子アバランシェ増倍層、１６はｎ+ 型ＩｎＰキャップ
層、１７はｎ+ 型ＩｎＧａＡｓコンタクト層、１８はｎ
側電極、１９はｐ側電極であり、１１０はｐ- 型ＩｎＰ
埋め込み層、１１１は反射防止膜である。
１２はｐ+ 型ＩｎＰバッファー層、１３はｐ- 型ＩｎＧ
ａＡｓ光吸収層、１４はｐ型ＩｎＰ電界降下層、１５は
アンドープｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格
子アバランシェ増倍層、１６はｎ+ 型ＩｎＰキャップ
層、１７はｎ+ 型ＩｎＧａＡｓコンタクト層、１８はｎ
側電極、１９はｐ側電極であり、１１０はｐ- 型ＩｎＰ
埋め込み層、１１１は反射防止膜である。
【００１４】この図１と従来例を示す図２，図３を用い
て本発明の作用を説明する。従来構造では、パッシベー
ション膜ＳｉＮ膜２１０、もしくは、ポリイミド膜３１
０と、メサ側壁の半導体の界面には多数の界面準位（２
×１０12ｃｍ-2／ｅＶ以上）が存在する。この界面準位
は、通常の半導体／ＳｉＮ膜（もしくはポリイミド膜）
界面のダングリングボンドと、メサ形成後に生成した半
導体自然酸化膜／半導体界面のダングリングボンド、さ
らには、表面欠陥に起因するもの等が挙げられる。特
に、逆バイアス時に空乏化する半導体層（２３〜２５，
３３〜３５）中で、比較的禁制帯幅の小さなｐ- 型Ｉｎ
ＧａＡｓ光吸収層２５，３５中には前者が、また、自然
酸化されやすいアルミニウム原子を含む超格子増倍層２
３，３３中では後者が多く存在すると考えられる。した
がって、従来構造では、逆バイアスのもとではこれらの
界面準位を介する表面リーク暗電流が発生し、実用的増
倍率を得るような高電界化にはμＡオーダとなってしま
う。また、経時的にもこれらの界面準位や表面欠陥が増
加することで暗電流劣化が生じ、素子の信頼性は十分な
ものが得にくい。
て本発明の作用を説明する。従来構造では、パッシベー
ション膜ＳｉＮ膜２１０、もしくは、ポリイミド膜３１
０と、メサ側壁の半導体の界面には多数の界面準位（２
×１０12ｃｍ-2／ｅＶ以上）が存在する。この界面準位
は、通常の半導体／ＳｉＮ膜（もしくはポリイミド膜）
界面のダングリングボンドと、メサ形成後に生成した半
導体自然酸化膜／半導体界面のダングリングボンド、さ
らには、表面欠陥に起因するもの等が挙げられる。特
に、逆バイアス時に空乏化する半導体層（２３〜２５，
３３〜３５）中で、比較的禁制帯幅の小さなｐ- 型Ｉｎ
ＧａＡｓ光吸収層２５，３５中には前者が、また、自然
酸化されやすいアルミニウム原子を含む超格子増倍層２
３，３３中では後者が多く存在すると考えられる。した
がって、従来構造では、逆バイアスのもとではこれらの
界面準位を介する表面リーク暗電流が発生し、実用的増
倍率を得るような高電界化にはμＡオーダとなってしま
う。また、経時的にもこれらの界面準位や表面欠陥が増
加することで暗電流劣化が生じ、素子の信頼性は十分な
ものが得にくい。
【００１５】これに対して図１に示す本発明の構造で
は、上記の界面準位や表面欠陥の原因となるダングリン
グボンドは基板と格子整合するｐ- 型ＩｎＰ埋め込み層
で終端されるために、これらの界面準位や表面欠陥は著
しく低減される。また、半導体ｐ- 型ＩｎＰ埋め込み層
をメサ側壁に再結晶成長する際、分子線気相成長法（Ｍ
ＢＥ法）では基板加熱もしくは水素ラジカルビームを照
射することで、メサ側壁に生成した自然酸化膜を除去す
ることが可能なため、半導体自然酸化膜／半導体界面の
ダングリングボンドも低減できる。このとき、ｐ- 型Ｉ
ｎＰ埋め込み層は、ｎ+ 型コンタクト層１７、ｎ+ 型キ
ャップ層１６、アンドープｎ- 型超格子増倍層１５との
間でｐｎ接合を形成し、逆バイアス印加により空乏層が
形成されるが、ｐ濃度を１×１０16ｃｍ-3程度にしてお
くことで、逆バイアス電界が印加されてもその電界強度
がＩｎＰのトンネル耐圧、あるいは、アバランシェ耐圧
（両者ともに超格子増倍層の増倍電界強度よりは大き
い）まではリーク電流は数十ｎＡ程度に抑制することが
できる。
は、上記の界面準位や表面欠陥の原因となるダングリン
グボンドは基板と格子整合するｐ- 型ＩｎＰ埋め込み層
で終端されるために、これらの界面準位や表面欠陥は著
しく低減される。また、半導体ｐ- 型ＩｎＰ埋め込み層
をメサ側壁に再結晶成長する際、分子線気相成長法（Ｍ
ＢＥ法）では基板加熱もしくは水素ラジカルビームを照
射することで、メサ側壁に生成した自然酸化膜を除去す
ることが可能なため、半導体自然酸化膜／半導体界面の
ダングリングボンドも低減できる。このとき、ｐ- 型Ｉ
ｎＰ埋め込み層は、ｎ+ 型コンタクト層１７、ｎ+ 型キ
ャップ層１６、アンドープｎ- 型超格子増倍層１５との
間でｐｎ接合を形成し、逆バイアス印加により空乏層が
形成されるが、ｐ濃度を１×１０16ｃｍ-3程度にしてお
くことで、逆バイアス電界が印加されてもその電界強度
がＩｎＰのトンネル耐圧、あるいは、アバランシェ耐圧
（両者ともに超格子増倍層の増倍電界強度よりは大き
い）まではリーク電流は数十ｎＡ程度に抑制することが
できる。
【００１６】以上の効果により、従来のＳｉＮ膜もしく
はポリイミド膜を表面保護膜とするメサ型のフォトダイ
オード構造と比較して、本発明の構造では表面リーク暗
電流が減少する。さらに、もともとｐ- 型ＩｎＰ層／メ
サ側壁の界面の欠陥や界面準位が著しく低減されている
ためにこれらの経時的増加が従来と比較して抑制され、
素子信頼性が向上した半導体受光素子が実現できる。
はポリイミド膜を表面保護膜とするメサ型のフォトダイ
オード構造と比較して、本発明の構造では表面リーク暗
電流が減少する。さらに、もともとｐ- 型ＩｎＰ層／メ
サ側壁の界面の欠陥や界面準位が著しく低減されている
ためにこれらの経時的増加が従来と比較して抑制され、
素子信頼性が向上した半導体受光素子が実現できる。
【００１７】
【実施例】以下、本発明の実施例として、ＩｎＰに格子
整合するＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子アバラ
ンシェフォトダイオードを用いて説明する。
整合するＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子アバラ
ンシェフォトダイオードを用いて説明する。
【００１８】図１に示す本発明である半導体受光素子を
以下の工程によって製作した。ｐ+型ＩｎＰ基板１１上
に、ｐ+ 型ＩｎＰバッファー層１２を０．５μｍ厚に、
キャリア濃度〜２×１０15ｃｍ-3のｐ- 型ＩｎＧａＡｓ
光吸収層１３を１μｍ厚に、キャリア濃度〜５×１０17
ｃｍ-3のｐ+ 型ＩｎＰ電界降下層１４を０．２μｍ、キ
ャリア濃度〜１×１０15ｃｍ-3のアンドープｎ- 型Ｉｎ
ＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層１５を０．２
３μｍ厚に、キャリア濃度〜５×１０18ｃｍ-3のｎ+ 型
ＩｎＰキャップ層１６を０．５μｍ厚に、キャリア濃度
〜１×１０19ｃｍ-3のｎ+ 型ＩｎＧａＡｓコンタクト層
１７を０．１μｍ厚に順次、ガスソース分子線成長法
（ガスソースＭＢＥ）を用いて成長する。
以下の工程によって製作した。ｐ+型ＩｎＰ基板１１上
に、ｐ+ 型ＩｎＰバッファー層１２を０．５μｍ厚に、
キャリア濃度〜２×１０15ｃｍ-3のｐ- 型ＩｎＧａＡｓ
光吸収層１３を１μｍ厚に、キャリア濃度〜５×１０17
ｃｍ-3のｐ+ 型ＩｎＰ電界降下層１４を０．２μｍ、キ
ャリア濃度〜１×１０15ｃｍ-3のアンドープｎ- 型Ｉｎ
ＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層１５を０．２
３μｍ厚に、キャリア濃度〜５×１０18ｃｍ-3のｎ+ 型
ＩｎＰキャップ層１６を０．５μｍ厚に、キャリア濃度
〜１×１０19ｃｍ-3のｎ+ 型ＩｎＧａＡｓコンタクト層
１７を０．１μｍ厚に順次、ガスソース分子線成長法
（ガスソースＭＢＥ）を用いて成長する。
【００１９】次に、通常のフォトリソグラフィーとウエ
ットエッチングの技術を用いて直径５０μｍの円形メサ
を形成する。このメサエッチングのエッチング深さは、
ｐ+型ＩｎＰ電界降下層１４の上面が露出する深さ、す
なわち、０．８３μｍとする。このウェハに、ガスソー
スＭＢＥを用いて、ｐ- 型ＩｎＰ埋め込み層１１０を
０．５μｍ程度再成長する。再成長の前には成長装置内
で半導体表面の自然酸化膜を基板加熱や水素ラジカルビ
ーム処理等の方法で除去しておく。
ットエッチングの技術を用いて直径５０μｍの円形メサ
を形成する。このメサエッチングのエッチング深さは、
ｐ+型ＩｎＰ電界降下層１４の上面が露出する深さ、す
なわち、０．８３μｍとする。このウェハに、ガスソー
スＭＢＥを用いて、ｐ- 型ＩｎＰ埋め込み層１１０を
０．５μｍ程度再成長する。再成長の前には成長装置内
で半導体表面の自然酸化膜を基板加熱や水素ラジカルビ
ーム処理等の方法で除去しておく。
【００２０】以上により、得られたウエハ表面に反射防
止膜１１１をＳｉＮ膜で形成し、ｐ側電極１９をＡｕＺ
ｎで形成する。最後に裏面研磨を行ってからｎ側電極１
８をＡｕＧｅＮｉで形成する。なお、本実施例では、コ
ンタクト層としてＩｎＧａＡｓを用いた例を示したが、
これに限られるものではなく、ＩｎＧａＡｓＰでもよ
い。
止膜１１１をＳｉＮ膜で形成し、ｐ側電極１９をＡｕＺ
ｎで形成する。最後に裏面研磨を行ってからｎ側電極１
８をＡｕＧｅＮｉで形成する。なお、本実施例では、コ
ンタクト層としてＩｎＧａＡｓを用いた例を示したが、
これに限られるものではなく、ＩｎＧａＡｓＰでもよ
い。
【００２１】
【発明の効果】上記の実施例の構造と、従来例のＳｉＮ
膜・ポリイミド膜のいずれかでメサ側壁パッシベーショ
ン膜を施した構造で、その高速応答特性と暗電流特性と
素子信頼性について比較を行った。高速応答特性につい
ては両者の差はなくともに、ＧＢ積１２０ＧＨｚ程度の
高速性が確認されたのに対して、暗電流の初期値として
は、本実施例の素子は、いずれの従来例よりも小さい値
が得られた（同一メサ直径で比較）。さらに、素子信頼
性に関しても、信頼性試験（例えば、雰囲気温度２００
℃、逆方向電流１００μＡのバイアス条件で１０００時
間）の後も、従来例では、暗電流の増加がしばしば観測
されたのに対して、本発明では暗電流増加による素子特
性の劣化はほとんど観測されなかった。
膜・ポリイミド膜のいずれかでメサ側壁パッシベーショ
ン膜を施した構造で、その高速応答特性と暗電流特性と
素子信頼性について比較を行った。高速応答特性につい
ては両者の差はなくともに、ＧＢ積１２０ＧＨｚ程度の
高速性が確認されたのに対して、暗電流の初期値として
は、本実施例の素子は、いずれの従来例よりも小さい値
が得られた（同一メサ直径で比較）。さらに、素子信頼
性に関しても、信頼性試験（例えば、雰囲気温度２００
℃、逆方向電流１００μＡのバイアス条件で１０００時
間）の後も、従来例では、暗電流の増加がしばしば観測
されたのに対して、本発明では暗電流増加による素子特
性の劣化はほとんど観測されなかった。
【００２２】これより、本発明によって、波長１．３〜
１．６μｍ帯に受光感度を有し、高イオン化率比α／β
で低雑音・高速応答特性と同時に、表面リーク暗電流が
小さく、高信頼性を有するアバランシェフォトダイオー
ドを実現することができ、その効果は大きい。
１．６μｍ帯に受光感度を有し、高イオン化率比α／β
で低雑音・高速応答特性と同時に、表面リーク暗電流が
小さく、高信頼性を有するアバランシェフォトダイオー
ドを実現することができ、その効果は大きい。
【図１】本発明の超格子アバランシェフォトダイオード
の構造図である。
の構造図である。
【図２】従来例の超格子増倍層の構造図である。
【図３】従来例の超格子増倍層の構造図である。
【符号の説明】 １１ ｐ+ 型ＩｎＰ基板 １２ ｐ+ 型ＩｎＰバッファー層 １３ ｐ- 型ＩｎＧａＡｓ光吸収層 １４ ｐ型ＩｎＰワイドギャップ電界降下層 １５ アンドープｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡ
ｓ超格子アバランシェ増倍層 １６ ｎ+ 型ＩｎＰキャップ層 １７ ｎ+ 型ＩｎＧａＡｓコンタクト層 １８ ｎ側電極 １９ ｐ側電極 １１０ ｐ- 型ＩｎＰ埋め込み層 １１１ 反射防止膜 ２１ ｎ+ 型ＩｎＰ基板 ２２ ｎ+ 型ＩｎＰバッファー層 ２３ ｎ- 型ＩｎＧａＡｓＰ／ＩｎＡｌＡｓ超格子アバ
ランシェ増倍層 ２４ ｐ型ＩｎＰ電界降下層 ２５ ｐ- 型ＩｎＧａＡｓ光吸収層 ２６ ｐ+ 型ＩｎＰキャップ層 ２７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ２８ ｎ側電極 ２９ ｐ側電極 ２１０ ＳｉＮパッシベーション膜 ３１ ｎ+ 型ＩｎＰ基板 ３２ ｎ+ 型ＩｎＡｌＡｓバッファー層 ３３ ｎ- 型ＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子アバラ
ンシェ増倍層 ３４ ｐ型ＩｎＡｌＡｓ電界降下層 ３５ ｐ- 型ＩｎＧａＡｓ光吸収層 ３６ ｐ+ 型ＩｎＡｌＡｓキャップ層 ３７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ３８ ｎ側電極 ３９ ｐ側電極 ３１０ ポリイミドパッシベーション膜 ３１１ 反射防止膜
ｓ超格子アバランシェ増倍層 １６ ｎ+ 型ＩｎＰキャップ層 １７ ｎ+ 型ＩｎＧａＡｓコンタクト層 １８ ｎ側電極 １９ ｐ側電極 １１０ ｐ- 型ＩｎＰ埋め込み層 １１１ 反射防止膜 ２１ ｎ+ 型ＩｎＰ基板 ２２ ｎ+ 型ＩｎＰバッファー層 ２３ ｎ- 型ＩｎＧａＡｓＰ／ＩｎＡｌＡｓ超格子アバ
ランシェ増倍層 ２４ ｐ型ＩｎＰ電界降下層 ２５ ｐ- 型ＩｎＧａＡｓ光吸収層 ２６ ｐ+ 型ＩｎＰキャップ層 ２７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ２８ ｎ側電極 ２９ ｐ側電極 ２１０ ＳｉＮパッシベーション膜 ３１ ｎ+ 型ＩｎＰ基板 ３２ ｎ+ 型ＩｎＡｌＡｓバッファー層 ３３ ｎ- 型ＩｎＧａＡｓ／ＩｎＡｌＡｓ超格子アバラ
ンシェ増倍層 ３４ ｐ型ＩｎＡｌＡｓ電界降下層 ３５ ｐ- 型ＩｎＧａＡｓ光吸収層 ３６ ｐ+ 型ＩｎＡｌＡｓキャップ層 ３７ ｐ+ 型ＩｎＧａＡｓコンタクト層 ３８ ｎ側電極 ３９ ｐ側電極 ３１０ ポリイミドパッシベーション膜 ３１１ 反射防止膜
Claims (3)
- 【請求項１】メサ型の超格子アバランシェフォトダイオ
ードにおいて、メサを構成するアンドープｎ - 型ＩｎＡ
ｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、ｎ+ 型ＩｎＰ
キャップ層、及び、ｎ+ 型ＩｎＧａＡｓ（Ｐ）コンタク
ト層が、ｐ- 型ＩｎＰで埋め込まれていることを特徴と
する超格子アバランシェフォトダイオード。 - 【請求項２】ｐ+ 型ＩｎＰ基板に、ｐ- 型ＩｎＧａＡｓ
光吸収層、ｐ型ＩｎＰ電界緩和層、アンドープｎ- 型Ｉ
ｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、ｎ+ 型Ｉ
ｎＰキャップ層、及び、ｎ+ 型ＩｎＧａＡｓ（Ｐ）コン
タクト層を順次積層した構造を有する超格子アバランシ
ェフォトダイオードにおいて、 前記アンドープｎ - 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ
超格子増倍層、前記ｎ+ 型ＩｎＰキャップ層、及び、前
記ｎ+ 型ＩｎＧａＡｓ（Ｐ）コンタクト層のみをエッチ
ング除去して形成したメサを、ｐ- 型ＩｎＰで埋め込ん
だ構造を有することを特徴とする超格子アバランシェフ
ォトダイオード。 - 【請求項３】ｐ+ 型ＩｎＰ基板に、ｐ- 型ＩｎＧａＡｓ
光吸収層、ｐ型ＩｎＰ電界緩和層、アンドープｎ- 型Ｉ
ｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍層、ｎ+ 型Ｉ
ｎＰキャップ層、及び、ｎ+ 型ＩｎＧａＡｓ（Ｐ）コン
タクト層を順次積層し、前記アンドープｎ - 型ＩｎＡｌ
Ａｓ／ＩｎＡｌＧａＡｓ超格子増倍層、前記ｎ+ 型Ｉｎ
Ｐキャップ層、及び、前記ｎ+ 型ＩｎＧａＡｓ（Ｐ）コ
ンタクト層のみをエッチング除去してメサを形成し、こ
のメサをｐ- 型ＩｎＰで埋め込むことを特徴とする超格
子アバランシェフォトダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016664A JP2894910B2 (ja) | 1993-02-04 | 1993-02-04 | 超格子アバランシェフォトダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016664A JP2894910B2 (ja) | 1993-02-04 | 1993-02-04 | 超格子アバランシェフォトダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232443A JPH06232443A (ja) | 1994-08-19 |
| JP2894910B2 true JP2894910B2 (ja) | 1999-05-24 |
Family
ID=11922601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5016664A Expired - Lifetime JP2894910B2 (ja) | 1993-02-04 | 1993-02-04 | 超格子アバランシェフォトダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894910B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8916042D0 (en) * | 1989-07-13 | 1989-08-31 | Kodak Ltd | Process of preparing a tabular grain silver bromoiodide emulsion and emulsions produced thereby |
| JPH08152361A (ja) * | 1994-11-29 | 1996-06-11 | Nippon Telegr & Teleph Corp <Ntt> | 光信号波形の測定装置 |
| JP2751846B2 (ja) * | 1994-12-09 | 1998-05-18 | 日本電気株式会社 | 半導体受光素子 |
| JP4010337B2 (ja) * | 1995-02-02 | 2007-11-21 | 住友電気工業株式会社 | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 |
| JP4084958B2 (ja) | 2002-05-24 | 2008-04-30 | 日本オプネクスト株式会社 | 半導体受光装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150382A (ja) * | 1984-08-20 | 1986-03-12 | Fujitsu Ltd | Ｐｉｎダイオ−ド |
| JP2745826B2 (ja) * | 1991-01-16 | 1998-04-28 | 日本電気株式会社 | アバランシェフォトダイオード |
-
1993
- 1993-02-04 JP JP5016664A patent/JP2894910B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232443A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601231B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2762939B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP3141847B2 (ja) | アバランシェフォトダイオード | |
| US4684969A (en) | Heterojunction avalanche photodiode | |
| JP2998375B2 (ja) | アバランシェフォトダイオード | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JPH06232442A (ja) | 半導体受光素子 | |
| JP2894910B2 (ja) | 超格子アバランシェフォトダイオードおよびその製造方法 | |
| JPH08111541A (ja) | 半導体装置 | |
| JP2730471B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2745826B2 (ja) | アバランシェフォトダイオード | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JP3061203B2 (ja) | 半導体受光装置 | |
| JP2751846B2 (ja) | 半導体受光素子 | |
| JPS6049681A (ja) | 半導体受光装置 | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| JPS59163878A (ja) | 半導体受光装置 | |
| US11508869B2 (en) | Lateral interband type II engineered (LITE) detector | |
| JPH0437591B2 (ja) | ||
| JP2819629B2 (ja) | アバランシェ・フォトダイオード | |
| JPH0265279A (ja) | 半導体受光素子 | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JP2671555B2 (ja) | 超格子アバランシェ・フォトダイオード | |
| JPH06244450A (ja) | アバランシェフォトダイオード | |
| JPH06260679A (ja) | アバランシェフォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |