JPS6244869B2 - - Google Patents
Info
- Publication number
- JPS6244869B2 JPS6244869B2 JP56152610A JP15261081A JPS6244869B2 JP S6244869 B2 JPS6244869 B2 JP S6244869B2 JP 56152610 A JP56152610 A JP 56152610A JP 15261081 A JP15261081 A JP 15261081A JP S6244869 B2 JPS6244869 B2 JP S6244869B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- inp
- junction
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 229910052790 beryllium Inorganic materials 0.000 claims description 6
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000031700 light absorption Effects 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910052793 cadmium Inorganic materials 0.000 description 4
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- NRDMFTSWEBBZFK-UHFFFAOYSA-N [P].[Cd] Chemical compound [P].[Cd] NRDMFTSWEBBZFK-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は、１〔μｍ〕帯の波長を有する光を使
用して通信を行なうのに好適なInP／InGaAsP系
の受光素子に関する。
用して通信を行なうのに好適なInP／InGaAsP系
の受光素子に関する。
一般に、アバランシ・フオト・ダイオード
（APD）は、ｐ・ｎ接合にブレイク・ダウン近く
の逆バイアスを印加し、光に依つて生じたキヤリ
ヤをなだれ増倍させるようにしている。InP／
InGaAsP（若しくはInGaAs）系APDにおいて
は、受光用ｐ・ｎ接合に逆バイアスを印加したと
きに生じる漏れ電流を小さくするために、ｐ・ｎ
接合をInGaAsP（若しくはInGaAs）光吸収層上
に成長したInPウインド層内に形成するのが普通
である。即ち、ｐ・ｎ接合からの空乏層を光吸収
層内へ十分拡げて所要の受光波長に対する感度を
得る一方で、ｐ・ｎ接合逆バイアス特性はInP層
で定める訳である。
（APD）は、ｐ・ｎ接合にブレイク・ダウン近く
の逆バイアスを印加し、光に依つて生じたキヤリ
ヤをなだれ増倍させるようにしている。InP／
InGaAsP（若しくはInGaAs）系APDにおいて
は、受光用ｐ・ｎ接合に逆バイアスを印加したと
きに生じる漏れ電流を小さくするために、ｐ・ｎ
接合をInGaAsP（若しくはInGaAs）光吸収層上
に成長したInPウインド層内に形成するのが普通
である。即ち、ｐ・ｎ接合からの空乏層を光吸収
層内へ十分拡げて所要の受光波長に対する感度を
得る一方で、ｐ・ｎ接合逆バイアス特性はInP層
で定める訳である。
このようなAPDでは、通常InP基板上の光吸収
層上のｎ型InP層内にｐ型不純物拡散領域を形成
して前記ｐ・ｎ接合を得ている。そして、ブレイ
ク・ダウンはｐ・ｎ接合の中央部分で生じること
が望ましいのであるが、電界集中の関係でｐ・ｎ
接合の周辺部分で生じ易いことが知られている。
層上のｎ型InP層内にｐ型不純物拡散領域を形成
して前記ｐ・ｎ接合を得ている。そして、ブレイ
ク・ダウンはｐ・ｎ接合の中央部分で生じること
が望ましいのであるが、電界集中の関係でｐ・ｎ
接合の周辺部分で生じ易いことが知られている。
そこで、従来、ｐ・ｎ接合周辺部分の耐圧を高
める為にガード・リングを設けることが行なわ
れ、種々の構造のものが提案されている。次に、
その若干を例示して説明する。
める為にガード・リングを設けることが行なわ
れ、種々の構造のものが提案されている。次に、
その若干を例示して説明する。
第１図に於いて、１はn-型InPウインド層、２
はｎ型領域、３はp+型領域であつて、領域２と
領域３は二重イオン注入に依つて形成する。
はｎ型領域、３はp+型領域であつて、領域２と
領域３は二重イオン注入に依つて形成する。
第２図に於いて、４はn-型InPウインド層、５
はｎ型InP半導体層、６はp+型不純物拡散領域で
あつて、基板４上に半導体層５を形成してからそ
の半導体層５をメサ状にエツチングし、その後で
ｐ型不純物の拡散を行なう。
はｎ型InP半導体層、６はp+型不純物拡散領域で
あつて、基板４上に半導体層５を形成してからそ
の半導体層５をメサ状にエツチングし、その後で
ｐ型不純物の拡散を行なう。
これ等両従来例とも、中央部分ではp+−ｎ−
n-の構成になつているのでなだれ増倍を起し易
く、そして、周辺部分ではp+−n-の構成になつ
ているのでブレイク・ダウンを起し難いものであ
る。
n-の構成になつているのでなだれ増倍を起し易
く、そして、周辺部分ではp+−n-の構成になつ
ているのでブレイク・ダウンを起し難いものであ
る。
しかしがら、第１図従来例では、通常、ｎ型領
域２を形成するのにシリコン（Si）をイオン注入
しているが、シリコンは原子量が大である為、受
光部のしかも高電界が加わる領域に多数の注入ダ
メージが残り、特性に悪影響を及ぼす可能性が大
である。また、第２図従来例では、パツシベーシ
ヨンを行なつて素子安定化をすることが困難であ
る。
域２を形成するのにシリコン（Si）をイオン注入
しているが、シリコンは原子量が大である為、受
光部のしかも高電界が加わる領域に多数の注入ダ
メージが残り、特性に悪影響を及ぼす可能性が大
である。また、第２図従来例では、パツシベーシ
ヨンを行なつて素子安定化をすることが困難であ
る。
また、前記各従来例とは逆の発想で、第３図に
見られるように、基板側のInPウインド層７をｎ
型とし、その上にn-型InP半導体層８を形成し、
その半導体層８にp+型不純物拡散領域９を基板
側InP層７との界面に近接させるか届くように形
成したものも知られている。
見られるように、基板側のInPウインド層７をｎ
型とし、その上にn-型InP半導体層８を形成し、
その半導体層８にp+型不純物拡散領域９を基板
側InP層７との界面に近接させるか届くように形
成したものも知られている。
この従来例では、領域９を形成するのにはカド
ミウム（Cd）を拡散するのであるが、この場
合、n-型半導体層８が或る程度以上厚さ、例え
ば２〜３〔μｍ〕以上でないと周辺部分での接合
の曲率に基因する耐圧の低下が大となり、周辺部
においてブレイク・ダウンしてしまう。
ミウム（Cd）を拡散するのであるが、この場
合、n-型半導体層８が或る程度以上厚さ、例え
ば２〜３〔μｍ〕以上でないと周辺部分での接合
の曲率に基因する耐圧の低下が大となり、周辺部
においてブレイク・ダウンしてしまう。
InP／四元化合物系APDの増倍領域を形成する
為に第３図に示した構造をInPのウインド層内に
形成する場合、四元化合物半導体層上のエピタキ
シヤル成長InP半導体層の厚さは４〜５〔μｍ〕
程度必要となる。現在のLPE〔Liquid Phase
Epitaxy）法では、四元化合物半導体層上にInP
層を３〔μｍ〕以上成長させるとミスフイツト転
位が発生し易いので、この面からエピタキシヤル
成長層の厚さを大にすることについては制限を受
け、従つて、前記構造でガード・リング効果を得
るのは困難である。
為に第３図に示した構造をInPのウインド層内に
形成する場合、四元化合物半導体層上のエピタキ
シヤル成長InP半導体層の厚さは４〜５〔μｍ〕
程度必要となる。現在のLPE〔Liquid Phase
Epitaxy）法では、四元化合物半導体層上にInP
層を３〔μｍ〕以上成長させるとミスフイツト転
位が発生し易いので、この面からエピタキシヤル
成長層の厚さを大にすることについては制限を受
け、従つて、前記構造でガード・リング効果を得
るのは困難である。
本発明は、ｐ・ｎ接合を単純な選択拡散で形成
した場合に周辺部分で起り易い電界集中を緩和す
るためのガード・リングを形成した受光素子であ
つて、結晶がダメージを受けたり、層厚が制限を
受けたりすることのない、特性良好なものを提供
できるようにする。以下これを詳細に説明する。
した場合に周辺部分で起り易い電界集中を緩和す
るためのガード・リングを形成した受光素子であ
つて、結晶がダメージを受けたり、層厚が制限を
受けたりすることのない、特性良好なものを提供
できるようにする。以下これを詳細に説明する。
第４図は本発明一実施例の要部断面図である。
図に於いて、１１はInP／InGaAsP（若しくは
InGaAs）基板であり、実際にはn+型InP基板上
にｎ型InGaAsP（若しくはInGaAs）光吸収層を
エピタキシヤル成長させたものであるが、本発明
の目的とするガードリング効果には関与しないの
で、図では省略してある。１２はｎ型InP層、１
３はn-型InP層、１５はｐ型ガード・リング領
域、１７はp+型不純物拡散領域（受光領域）、１
８は絶縁膜、１９はｐ側電極、２０はｎ側電極を
それぞれ示している。
InGaAs）基板であり、実際にはn+型InP基板上
にｎ型InGaAsP（若しくはInGaAs）光吸収層を
エピタキシヤル成長させたものであるが、本発明
の目的とするガードリング効果には関与しないの
で、図では省略してある。１２はｎ型InP層、１
３はn-型InP層、１５はｐ型ガード・リング領
域、１７はp+型不純物拡散領域（受光領域）、１
８は絶縁膜、１９はｐ側電極、２０はｎ側電極を
それぞれ示している。
本実施例に於けるガード・リング領域１５は、
ベリリウム（Be）をイオン注入することに依つ
て形成する。
ベリリウム（Be）をイオン注入することに依つ
て形成する。
本発明者の実験に依れば、ｎ型InP中にベリリ
ウムをイオン注入することに依つて形成された
ｐ・ｎ接合は、第５図に曲線Ａ，Ｂ，Ｃとして表
わしてあるように傾斜形接合になる。
ウムをイオン注入することに依つて形成された
ｐ・ｎ接合は、第５図に曲線Ａ，Ｂ，Ｃとして表
わしてあるように傾斜形接合になる。
第５図では、縦軸に不純物濃度、横軸に表面か
らの深さをそれぞれ採り、 Ａは、 注入エネルギ：140〔KeV〕 ドーズ量：5.0×1012〔cm-2〕 アニール温度：750〔℃〕 アニール時間：20〔分〕 アニール雰囲気：N2 活性化率：60〔％〕 Xj：2.4〔μｍ〕 Ｂは、 ドーズ量：3.2×1012〔cm-2〕 アニール温度：700〔℃〕 Xj：2.2〔μｍ〕 その他：Ａと同じ Ｃは、 ドーズ量：9.6×1011〔cm-2〕 アニール温度：650〔℃〕 Xj：2.1〔μｍ〕 その他：Ａと同じ の条件で得たものである。また、LSSで指示した
曲線はLSS理論で計算した不純物分布を表わして
いる。
らの深さをそれぞれ採り、 Ａは、 注入エネルギ：140〔KeV〕 ドーズ量：5.0×1012〔cm-2〕 アニール温度：750〔℃〕 アニール時間：20〔分〕 アニール雰囲気：N2 活性化率：60〔％〕 Xj：2.4〔μｍ〕 Ｂは、 ドーズ量：3.2×1012〔cm-2〕 アニール温度：700〔℃〕 Xj：2.2〔μｍ〕 その他：Ａと同じ Ｃは、 ドーズ量：9.6×1011〔cm-2〕 アニール温度：650〔℃〕 Xj：2.1〔μｍ〕 その他：Ａと同じ の条件で得たものである。また、LSSで指示した
曲線はLSS理論で計算した不純物分布を表わして
いる。
この第５図から明らかであるが、ｎ−InPの中
にベリリウムをイオン注入してアニールすると、
理論上の分布からかなり移動することが判る。
にベリリウムをイオン注入してアニールすると、
理論上の分布からかなり移動することが判る。
さて、ｎ−InPの中にカドミウムを熱拡散した
場合の不純物濃度プロフアイルはベリリウムの場
合と全く異なり、第６図に見られるように階段形
接合に近いものとなる。
場合の不純物濃度プロフアイルはベリリウムの場
合と全く異なり、第６図に見られるように階段形
接合に近いものとなる。
第６図に見られるデータは、カドミウム・燐
（CdP2）を拡散源として閉管法によつて熱拡散を
550℃、３時間行つた場合におけるカドミウムの
濃度プロフアイルを表わしている。
（CdP2）を拡散源として閉管法によつて熱拡散を
550℃、３時間行つた場合におけるカドミウムの
濃度プロフアイルを表わしている。
一般に、傾斜形接合と階段形接合の場合とでは
ｐ型領域への空乏層の広がりの差に依つてブレイ
ク・ダウン電圧ＶBにも生ずる。従つて、ＶBが大
である傾斜形の接合でガード・リングを形成すれ
ば周辺部分のブレイク・ダウンを防ぐことができ
る。
ｐ型領域への空乏層の広がりの差に依つてブレイ
ク・ダウン電圧ＶBにも生ずる。従つて、ＶBが大
である傾斜形の接合でガード・リングを形成すれ
ば周辺部分のブレイク・ダウンを防ぐことができ
る。
ところで、イオン注入で不純物領域を形成した
場合、横方向の接合は、イオン注入方向のような
傾斜形接合にはならず、むしろ階段形に近いもの
であると考えられる。従つて横方向の耐圧が小さ
くなり更に接合の曲りの効果も加わるので受光領
域との耐圧差を得ることが困難である。本発明で
は、この点の問題を解消する為、n-型InP層１３
は設けることに依り、横方向の耐圧差を不純物濃
度差で生成させているものである。
場合、横方向の接合は、イオン注入方向のような
傾斜形接合にはならず、むしろ階段形に近いもの
であると考えられる。従つて横方向の耐圧が小さ
くなり更に接合の曲りの効果も加わるので受光領
域との耐圧差を得ることが困難である。本発明で
は、この点の問題を解消する為、n-型InP層１３
は設けることに依り、横方向の耐圧差を不純物濃
度差で生成させているものである。
次に、第７図乃至第１１図を参照しつつ第４図
実施例を製造する場合について説明する。
実施例を製造する場合について説明する。
第７図参照
(1) n+型InP／InGaAsP（若しくはInGaAs）基
板１１上に液相エピタキシヤル成長法にてｎ型
InP層１２、n-型InP層１３をそれぞれ厚さ１
〔μｍ〕、２〔μｍ〕程度に成長させる。尚、こ
の場合、ｎ〓１×1016〔cm-3〕、n-〓１〜５×
1015〔cm-3〕である。これらのエピタキシヤル
成長層はバツフア層や光吸収層と共に全てを連
続成長させるのが実際的である。
板１１上に液相エピタキシヤル成長法にてｎ型
InP層１２、n-型InP層１３をそれぞれ厚さ１
〔μｍ〕、２〔μｍ〕程度に成長させる。尚、こ
の場合、ｎ〓１×1016〔cm-3〕、n-〓１〜５×
1015〔cm-3〕である。これらのエピタキシヤル
成長層はバツフア層や光吸収層と共に全てを連
続成長させるのが実際的である。
第８図参照
(2) スパツタ法に依り二酸化シリコン膜１４を厚
さ例えば5000〔Å〕程度形成する。
さ例えば5000〔Å〕程度形成する。
(3) フオト・レジスト膜１４′を厚さ例えば２
〔μｍ〕程度に形成する。
〔μｍ〕程度に形成する。
(4) フオト・レジスト膜１４′及び二酸化シリコ
ン膜１４をパターニングしてガード・リング領
域形成用窓１４Ａを設ける。
ン膜１４をパターニングしてガード・リング領
域形成用窓１４Ａを設ける。
(5) フオト・レジスト膜１４′等をマスクとして
ベリリウムをイオン注入し、ｐ型ガード・リン
グ領域１５を形成する。この際の注入エネルギ
は150〔KeV〕、ドーズ量は１×1013〔cm-2〕で
ある。
ベリリウムをイオン注入し、ｐ型ガード・リン
グ領域１５を形成する。この際の注入エネルギ
は150〔KeV〕、ドーズ量は１×1013〔cm-2〕で
ある。
第９図参照
(6) フオト・レジスト膜１４′及び二酸化シリコ
ン膜１４を除去してから化学気相成長法にて燐
硅酸ガラスのキヤツプ層１６′を形成し、温度
750〔℃〕で20〔分〕のアニールを行なう。
ン膜１４を除去してから化学気相成長法にて燐
硅酸ガラスのキヤツプ層１６′を形成し、温度
750〔℃〕で20〔分〕のアニールを行なう。
第１０図参照
(7) 燐硅酸ガラスのキヤツプ層１６′を除去して
から化学気相成長法にて窒化シリコン膜１６を
形成し、それをパターニングしてから受光領域
形成用窓１６Ａを形成する。
から化学気相成長法にて窒化シリコン膜１６を
形成し、それをパターニングしてから受光領域
形成用窓１６Ａを形成する。
８ カドミウムを熱拡散し、p+型受光領域１７
を形成する。このときの拡散条件は550〔℃〕、
１時間である。
を形成する。このときの拡散条件は550〔℃〕、
１時間である。
第１１図参照
(9) この後窒化シリコン膜１６を除去してから、
通常の技法を適用して無反射コーテイング或い
はパツシベーシヨン用の絶縁膜１８や電極を形
成して第４図に見られる受光素子を完成する。
通常の技法を適用して無反射コーテイング或い
はパツシベーシヨン用の絶縁膜１８や電極を形
成して第４図に見られる受光素子を完成する。
以上の説明で判るように、本発明に依れば、ベ
リリウムをInP中にイオン注入すると注入方向に
傾斜形接合が得られること、また、横方向に対し
ては階段形接合になつて耐圧が低下するが、これ
はn-型InP層を設けることに依り周辺部の耐圧を
大きくすること等を利用し、特性良好なガード・
リング構造を有する半導体受光素子を得ることが
でき、該素子はイオン注入に依る結晶損傷が受光
領域に残ることもなく、結晶層の厚さに制約を受
けることもないので、特性良好であるとともに設
計・製造が容易である。
リリウムをInP中にイオン注入すると注入方向に
傾斜形接合が得られること、また、横方向に対し
ては階段形接合になつて耐圧が低下するが、これ
はn-型InP層を設けることに依り周辺部の耐圧を
大きくすること等を利用し、特性良好なガード・
リング構造を有する半導体受光素子を得ることが
でき、該素子はイオン注入に依る結晶損傷が受光
領域に残ることもなく、結晶層の厚さに制約を受
けることもないので、特性良好であるとともに設
計・製造が容易である。
第１図乃至第３図は従来例の要部断面図、第４
図は本発明一実施例の要部断面図、第５図及び第
６図は不純物濃度分布を表わす線図、第７図乃至
第１１図は第４図実施例を製造する場合を説明す
る為の工程要所に於ける素子の要部断面図であ
る。 図に於いて、１１は基板、１２はｎ型InP層、
１３はn-型InP層、１５はガード・リング領域、
１７は受光領域、１８は絶縁膜である。
図は本発明一実施例の要部断面図、第５図及び第
６図は不純物濃度分布を表わす線図、第７図乃至
第１１図は第４図実施例を製造する場合を説明す
る為の工程要所に於ける素子の要部断面図であ
る。 図に於いて、１１は基板、１２はｎ型InP層、
１３はn-型InP層、１５はガード・リング領域、
１７は受光領域、１８は絶縁膜である。
Claims (1)
- １ 基板上に形成されたｎ型InGaAsPまたは
InGaAs光吸収層、その上に形成されたｎ型InP半
導体層、さらにその上に形成されたn-型InP半導
体層、該n-型InP半導体層に形成されたp+型受光
領域を囲むようにベリリウムをイオン注入して形
成されたｐ型ガード・リング領域を備えてなるこ
とを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152610A JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152610A JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853867A JPS5853867A (ja) | 1983-03-30 |
| JPS6244869B2 true JPS6244869B2 (ja) | 1987-09-22 |
Family
ID=15544156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152610A Granted JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853867A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0216572B1 (en) * | 1985-09-24 | 1995-04-05 | Kabushiki Kaisha Toshiba | Semiconductor photo-detector having a two-stepped impurity profile |
-
1981
- 1981-09-26 JP JP56152610A patent/JPS5853867A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5853867A (ja) | 1983-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043734B1 (en) | Avalanche photodiodes | |
| US4481523A (en) | Avalanche photodiodes | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| US4949144A (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| JP3996699B2 (ja) | 半導体光検出器 | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| US4141756A (en) | Method of making a gap UV photodiode by multiple ion-implantations | |
| KR910013515A (ko) | 수신용 광전 집적회로 및 그 제조방법 | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| JPS6244431B2 (ja) | ||
| JPS61226973A (ja) | アバランシエホトダイオ−ド | |
| JPS6244869B2 (ja) | ||
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JP2657480B2 (ja) | 半導体受光装置 | |
| JPS58157177A (ja) | 半導体装置の製造方法 | |
| KR970006610B1 (ko) | 매립 메사 애벌런치 포토다이오드(Buried Mesa Avalanche Photodiode)구조 및 제조방법 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0241185B2 (ja) | ||
| JPS61144076A (ja) | 半導体受光素子 | |
| JPH04246867A (ja) | 半導体光検出器 | |
| JPS6259907B2 (ja) | ||
| JP2798927B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS61144077A (ja) | 半導体受光素子の製造方法 | |
| JPH065786B2 (ja) | 半導体装置 |