JPS63211619A - 半導体素子の拡散層形成方法 - Google Patents

半導体素子の拡散層形成方法

Info

Publication number
JPS63211619A
JPS63211619A JP62043567A JP4356787A JPS63211619A JP S63211619 A JPS63211619 A JP S63211619A JP 62043567 A JP62043567 A JP 62043567A JP 4356787 A JP4356787 A JP 4356787A JP S63211619 A JPS63211619 A JP S63211619A
Authority
JP
Japan
Prior art keywords
diffusion layer
mask
forming
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62043567A
Other languages
English (en)
Other versions
JP2573201B2 (ja
Inventor
Fumihiko Kuroda
黒田　文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62043567A priority Critical patent/JP2573201B2/ja
Priority to US07/131,732 priority patent/US4797371A/en
Publication of JPS63211619A publication Critical patent/JPS63211619A/ja
Application granted granted Critical
Publication of JP2573201B2 publication Critical patent/JP2573201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Light Receiving Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子の拡散層形成方法に係り、例えば
逆バイアスされるｐｎ接合が基板表面に終端するブレー
ナ構造の半導体素子のガードリング等の形成に適用して
特に有用な拡散層形成方法に関する。
（従来の技術） アバランシェ・フォト・ダイオード（ＡＰＤ）は、ｐｎ
接合に高い逆バイアスを印加した状態で受光を行ない、
高電界領域での雪崩増倍作用を利用してキャリアの増倍
を行なう受光素子である。
ＡＰＤの信頼性を高めるためには、素子のプレーナ化が
重要である。ブレーナ型ＡＰＤでは、受光部のｐｎ接合
が基板表面に終端するため、受光部周辺のｐｎ接合に小
さい曲率半径の部分が生じる。
この小さい曲率半径の部分は電界が集中するため、受光
部より先に降伏してしまう。これはエツジ・ブレークダ
ウンと呼ばれる。このエツジ・ブレーグダウンを防ぐた
めに従来より、受光部周辺にガードリングを形成するこ
とが行われている。受光部のｐｎ接合は階段接合を形成
するように不純物拡散が行われれるのに対し、ガードリ
ングは不純物を深くなだらかに拡散させて傾斜接合を形
成する。これにより、ガードリング部の受光部に対する
耐圧差をできるだけ大きくとれるようにしている。例え
ば、ＩｎＧａＡＳ／ＩｎＰ系に代表される■−ｖ族化合
物半導体を用いたＡＰＤでは、ｐ型拡敢層の不純物には
Ｃｄが用いられ、ガードリング形成にはＢｅのイオン注
入が一般に用いられる。
しかしながら、一般にイオン注入された不純物は深さ方
向には深く拡散しても、横方向には余り拡散しない。［
３ｅも例外ではない。従ってＢｅのイオン注入によるガ
ードリングでは、横方向の不純物濃度勾配がそれ程なだ
らかにならず、受光部との耐圧差は期待された程のもの
は得られていない。
この様な問題を解決するため、ガードリングの横方向の
不純物濃度分布を等測的になだらかにする構造や方法が
いくつか提案されている。例えば、条件を異ならせた２
回のイオン注入を行なう方法（特開昭６０−１９８７８
６号公報、特開昭６１−１０１０８４号公報等）、イオ
ン注入領域周辺部の基体表面をエツチング除去する方法
（特開昭６０−１９８７８５号公報）、或いはイオン注
入のマスクとなる絶縁膜に所定の膜厚分布を持たせる方
法（特開昭６１−１０１０８５号公報）などである。
しかしこれらの方法も一定の効果が得られるものの、未
だ問題がある。前者では、ガードリング形成にイオン注
入工程が２回必要であり、工程が複雑である。しかも、
イオン注入は少なからず基板結晶に欠陥をもたらすので
、耐圧低下やもれ電流の増加の原因となる。。後者の方
法では、マスクとなる絶縁膜の膜厚分布を正確に制御す
るが難しく、工程も複雑であり、歩留り低下やコスト高
をもたらす。
一方、本発明者らは先に、１ｎＧａＡｓＰ／ＩｎＰ系Ａ
ＰＤのガードリングに不純物としてＭＱを用いることが
有効であるを提案している（ＷＩｔｌ昭６０−２１０４
１９号、特願量ｉ１（６０−２７１５６８号）。ところ
が、ＭＯをイオン注入した後、半導体基体に保護膜を設
けず、雰囲気を調整して基体を構成する元素の解離を抑
えつつ熱処理を行なういわゆるキャップレス・アニール
を行なうと、注入されたＭＱが基体から蒸発く外方拡散
）し、基体表面全体に再拡散されるということが明らか
になった。これは、１０００Ｋ（７２７℃）でのＭＯの
蒸気圧が１２ｔＯｒｒであり、Ｂｅの場合の１０−　Ｔ
　ｔｏｒｒに対し、非常に高いためと考えられる（例え
ば、Ｈｏｎ１ｇ　　ｅｔ　ａｔ“ＶＡＰＯＲＰＲＥＳＳ
ＵＲＥ　　ＤＡＴＡＦＯＲＴＨＥ　　５ＯＬＩＤ　　Ａ
ＮＤＬＩＱＬＪＩＤ　　ＥＬＥＭＥＮＴＳ″、ＲＣＡＲ
Ｅ　Ｖ　Ｉ　ＥＷ、　Ｊｕｎｅ　１９６９　）　。まタ
コノ様す問題が発生するのは、ＭＯのドーズ量が５Ｘ１
０１３／１２以上の場合であることも、明らかになった
。
（発明が解決しようとする問題点） 以上のように従来のブレーナ型ＡＰＤでは、受光部に対
して十分な耐圧差を持つガードリングを形成することは
難しく、またガードリングの横方向不純物分布をなだら
かにするための工程は複・雑で、工程制御も難しいとい
った問題があった。
本発明はこの様な問題を解決した半導体素子の拡散層形
成方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、蒸気圧の高い不純物を基体に導入してキャッ
プレス・アニールを行なった時、導入された不純物は一
旦外方拡散し、再度基体に拡散されるという現象を積楊
的に利用する。即ち本発明は、基体の第１導電型半導体
層表面に選択的に第２導電型拡散層を形成するに当たっ
て、先ず選択的に基体の所定領域に不純物を導入し、次
いで所定の開口をもつマスクが形成された状態で熱処理
を行ない、導入された不純物を外方拡散させ再度マスク
を通して基体に拡散させる。
（作用） この様な方法によれば、得られる拡散層は、直接イオン
注入等により形成される部分と、これに隣接する領域に
基体から一旦外部に拡散した不純物が再度気相から基体
に拡散されて形成される部分とから構成され、横方向に
なだらかな不純物濃度分布を持つ。しかも拡散層形成の
ためのイオン注入工程は１回であり、簡単である。拡散
層のうち雰囲気からの再拡散により形成される部分は、
結晶欠陥が生じることはなく、従って拡散層の耐圧向上
およびもれ電流の防止が図られる。拡散層形成のため、
例えば最初の不純物イオン注入とその後の熱処理工程と
でマスクを２つ用いたとしても、これらはパターンが異
なるのみである。従って、マスクの膜厚を制御してイオ
ン注入深さを部分的に異ならせる方法に比べて、工程制
御は容易である。
特に本発明の方法をガードリングの形成に適用すれば、
理想的な不純物分布をもつガードリングが得ら゛れ、優
れた素子特性を得ることができる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｅ）は、ＩｎＧａＡＳＰ／ＩｎＰ系Ａ
ＰＤに適用した一実施例のガードリング形成工程を示す
。第１図（ａ＞は、ＡＰＤ用エピタキシャル・ウェー八
に、所定の絶縁量７（第１のマスク）を形成し、これに
リング状の開口８を開けた状態である。エピタキシャル
φウェーハは、ｎ＋型１ｎＰ基板１に、ｎ＋型１ｎＰバ
ッフ１層２．ｎ型ＩｎＧａＡＳＰ光吸収１ｉ１３．ｎ型
ＩｎＧａＡＳＰバッフ？層４．ｎ型１ｎＰキャリア増倍
層５および低濃度のｎ−型１ｎＰ層６を順次エピタキシ
ャル成長して得られる。各層の代表的な不純物濃度と厚
みは、・Ｉ　ｎＧａＡｓ光吸収層３が５ｘ１０”　１０
Ｒ３，３μｍ。
ＩｎＧａＡＳＰバッファ層３はｌＸ１０１Ｂ１０１３．
０．５μｍ量　ｎｐキャリア増倍層４は２Ｘ　１０”　
／ｃｒａ”　、　０．８回ｍ、　ｎ−型１ｎＰＩＩ６は
５ｘ　１０”　６／ｃｔａ３．３μｍである。絶縁膜７
はこの実施例では０．５μｍ以上のＣ ＶＤ５　ｉ　０２膜であり、その間口８は後に形成され
るｐ型拡散層の外周部即ちｐｎ接合終端部がその内部に
位置するように、外径ａと内径すが設定されたリング状
をなす。即ち後に拡散形成されるｐ型拡散層の径をｒと
した時、 ｂ≦ｒ＜ａ なる関係を満たす。具体的には、ａ−１２０μｍ、ｂ−
７０μｍとする。この状態で第１図（ｂ）に示すように
ＭＯのイオン注入を行ない、イオン導入１９を形成する
。イオン注入条件は加速電圧１５０ＫｅＶ、ドーズ量１
　Ｘ　１０”　／ａｒｔ２とする。
この後絶縁ｌＩ７を除去し、改めて第１図（Ｃ）に示す
ように絶縁膜（第２のマスク）１０を堆積形成する。こ
の絶縁量１０は、後の熱処理工程を考えるとウェーハの
熱膨張係数との関係でリン・ケイ酸ガラス（ＰＳＧ）Ｉ
Ｉが好ましく、厚みは０．３μｍ以上とする。この絶縁
ｌｌｌ量０に設ける開口量の外径Ｃと内径ｄは先の絶縁
膜７の開口８のそれとの関係で次のような条件ｂ≦ｄ ＜ａ＜ｃ を満たすものとする。具体的には例えば、ｄ−ｂとし、
Ｃはａより２〜５μｍ大きく設定する。
この状態で次に、ウェーハの構成元素の解離を防ぐよう
に調整された雰囲気中で熱処理（キャップレス・アニー
ル）を行なう。具体的には、ＰＨ３を６０００１）ｌ）
Ｉｎ含むＨ２雰囲気中で７５０℃、２０分の熱処理を行
なう。これにより、イオン注入層９のＭＱは一部が一旦
開口量から雰囲気中に外方拡散し、再度開口量からウェ
ーハに拡散して、第１図（ｄ）に示すように横方向に広
がりを持ったｐ型のガードリンク１２が形成される。
即ちガードリング１２は、イオン注入領域で深いｐｎ接
合をもち、その外側に雰囲気からの再拡散により形成さ
れた浅いｐｎ接合をもつ状態になる。
この後、通常の工程に従って第１因（ｅ）に示すように
、受光部を構成するｐ型拡散層１３をＣｄの熱拡散によ
り形成し、パシベーション膜１４を形成する。パシベー
ション！量１４には必要なコンタクト孔を開けてｎ側電
極１５を形成し、ウェーハ裏面にはｎ側電極１６を形成
する。
なお上記説明ではイオン導入層の形成を絶縁膜７を形成
してイオン注入により行なったが、これは絶縁膜を形成
することなしに、イオンビーム描画方式により形成して
もよい。
この実施例によるＡＰＤのｐｎ接合の逆方向電流−電圧
特性を、比較例と共に第２図に示す。第２図の曲線２１
は、Ｃｄの熱拡散による階段接合の基準特性であり、エ
ツジ・ブレークダウンがないようにメサ構造とした場合
、したがってガードリングもない場合の特性である。こ
れに対し、曲線２２および２３はそれぞれ、Ｂｅおよび
ＭＯを不純物として１回のイオン注入とキャップレス・
アニールにより一般的なガードリングを形成した場合で
ある。そして曲線２４は本発明の実施例の場合である。
イオン注入条件は、Ｂｅの場合ドーズ量Ｘ１０”／ｃ量
２とし、ＭＯの場合ドーズ量ＸＩＯ”　／（：ＩＩ”と
した。熱処理はいずれも７５０℃、２０分である。この
データから明らかなように、従来の方法でガードリング
を形成した場合、Ｃｄの熱拡散による階段接合に対して
数十■の耐圧差であるのに対し、この実施例では１００
膜以上の耐圧差が得られている。
第３図（ａ）（ｂ）は、ｔｎｐ層にＭＯをイオン注入し
た時の活性化率を測定した結果である。
第３図（ａ）に示すようにＭＯの活性化率は、加速電圧
１００〜２００ＫｅＶの範囲で大きい値を示す。またド
ーズ量がｌＸｌ０１４／Ｃｍ２を超えると急激に活性化
率が低下することが、第３図（ｂ）から明らかである。
従って、ドーズ量は５ＸＩＯ”　／ｃｔｎ２へ１Ｘ１０
”　／ａｓ２の範囲に選ぶことが望ましい。
第４図は、ＭＱイオン注入層からの蒸発（外方拡散）と
雰囲気からの再拡散により形成されるｐｎ接合の深さを
測定した結果である。イオン注入条件は、ドーズ量Ｘ１
０”　’　／ｓ２、加速電圧１５０ＫｅＶであり、熱処
理温度をパラメータとし、熱処理時間を横軸として拡散
深さを示している。７００℃、１０分以上の熱処理で拡
散層は深く形成され始め、２０分でほぼ２μｍ程度の深
さに飽和する。このデータから、前述の開口外径ａとＣ
の関係は Ｃ−ａ寓２〜５μ雇 程度が適当である。また熱処理温度を８００℃以上にす
ると表面荒れがひどくなり、実用上問題であることが判
明した。
以上のようにこの実施例によれば、ＭＯの蒸気圧が＾い
性質を利用して、簡単な工程で主接合に対して耐圧差の
大きいガードリングを形成することができる。
第５図（ａ）〜（ｄ）は他の実施例のＡＰＤのガードリ
ング形成工程を示す。先の実施例と対応する部分には、
同一符号を付して詳細な説明は省く。この実施例では、
受光部を構成する拡散層とガードリングとを同じ不純物
による１回のイオン注入と熱処理により形成する。ｎ＋
型ＩｎＰ基板１に、ｎ＋型１ｎＰバッファ層からｎ型１
ｎＰ増倍ｌ！１５まで順次エピタキシャル成長させるこ
とは先の実施例と同様である。この後第５図（ａ）に示
すように、受光部の主接合が形成される部分が凸型とな
るように、その周辺を所定深さエッチ°ングにより除去
する。次いでこの周辺部に第５図（ｂ）に示すように低
濃度のｎ−型１ｎＰ層６を埋込み形成する。この後第５
図（Ｃ）に示すように、絶縁ＭＷ（第１のマスク）１７
を形成し、これに開口１８を開ける。この絶縁！量７は
先の実施例と同様ＣＶＤによるＳ　＋　０２　ＩＩとし
、開口１８は径ｅが主接合が形成されるべき領域より大
きい円状とする。そしてこの開口１８を通してＭｇをイ
オン注入し、イオン注入層１９を形成する。この後絶縁
ｌｌ量７をエツチング除去し、第５図（ｄ）に示すよう
に改めて絶縁膜（第２のマスク）２０を形成し、これに
先の開口１８より大きい径ｆの円状の開口２１を設け、
この状態で熱処理する。
絶縁膜２０はやはり先の実施例と同様ＰＳＧ膜とし、熱
処理の条件も先の実施例と同様とする。この結果、第５
図（ｄ）に示すように、ｎ型１ｎＰ１ｉ１５の部分は周
辺より比較的＾濃度であるために階段接合をなすｐ型拡
散層２２となり、その周辺に傾斜接合をなす先の実施例
と同様のガードリンク２３が形成される。
この実施例によれば、先の実施例に比べて少ないイオン
注入工程で先の実施例と同様の耐圧差の大きいガードリ
ング構造が実現される。
本発明は、上記実施例に限られるものではなく、更に種
々変形して実施することが可能である。
第６図（ａ）は、第１図の実施例と同様のＩｎＰ系ＡＰ
Ｄ用ウェーハ３１に第１のマスクを用いてＭｇイオン注
入層３２を形成した後、第２のマスクとなる絶縁ｇ！１
３３を形成した状態である。
この絶縁１３３には同心的に複数のリング状開口３４１
．３４２．３４−３．３４４が形成されている。この状
態で先の実施例と同様の条件で熱処理を行なうと、第６
図（ｂ）に示すようなガードリング３５が形成される。
先の各実施例に比べてガードリンク３５は外に向かって
ｐｎ接合深さが非常に緩やかなものとなり、等測的に大
きい半径をもつガードリングとなる。複数の開口３４１
〜３４４の幅はこの実施例では、図示のように外側程狭
くしているが、同じ幅としても同様の効果が得られる。
第７図は、第２のマスクの開口４１．４２を完全なリン
グ状ではなく、円周上で飛び飛びの開口部の集合として
形成した例である。この様なマスクとしても、その開口
部の間隔を適当に選ぶことにより、先の各実施例と同様
のガードリングを形成することができる。
第２のマスクの開口の内径はイオン注入層の外径より小
さいことは必ずしも必要ではない。例えば、第８図に示
すようにＩｎＰ系のＡＰＤ用つ工−ハ５１に第１のマス
ク（図示せず）を用いて同心的に二つのＭｇイオン注入
１ｉ２５２ｘ　、５２２を形成する。内側のイオン注入
１５２１はガードリングの一部となるものであり、外側
のイオン注入層５２２は単に不純物蒸発源として設けた
ものである。この状態で図示のような第２のマスク５３
を形成する。この第２のマスク５３は、内側のイオン注
入１５２１の僅か外側に一つの開口５４１をもち、外側
のイオン注入層５２２とほぼ一致するもう一つの開口５
４２をもつ。この様な第２のマスク５３を設けて先の実
施例と同様に熱処理を行なうと、イオン注入層５２２の
ＭＱが開口５４２を通して蒸発して、開口５４里を通し
てつ工−ハ５１に再拡散される。これにより先の各実施
例と同様のガードリングが得られる。
以上テハ、１ｎＧａＡｓ／ＩｎＰ型ＡＰＤのＭｇによる
ガードリング形成の実施例を説明したが、他の半導体材
料および不純物の組合わせでも本発明は有効である。例
えば、基体としてＧａＡｓ、Ｇａｒｂ、ＺｎＳ、Ｚｎ５
ｅ。
ＩｎＧａＡｓ、ＩｎＧａＡｓＰなどを用い、不Ｉｉ物と
してＭｇと同様に蒸気圧の高いｚｎやＹｂ。
Ｃｄ、Ｓ、Ｔｅ、Ｓｅ等を用いてガードリングなどの拡
散層を形成する場合に本発明を適用することができる。
Ｉ−Ｖｌ族化合物半導体の場合には、Ｎａをガードリン
グの不純物とする場合に本発明は有用である。更に実施
例では、ガードリング形成の際の第１．第２のマスクと
して絶縁膜を用いたが、金属マスクなど他の材料を用い
てもよいし、またマスクレスで選択イオン注入を行なう
場合も、本発明は有効である。更にまた本発明は、ＡＰ
Ｄに限らず、逆バイアスされるｐｎ接合が基体表面に終
端するブレーナ構造の半導体素子一般に適用することが
可能である。
以上の実施例では、本発明をガードリングの形成に適用
した場合、即ち素子の主接合を構成すべき主拡散層に対
してその周囲に補助的に設けられる拡散層を形成する場
合を専ら説明したが、本発明はこの様な補助拡散層の形
成に限らず、そのまま素子の主接合を構成する拡散層の
形成に利用してもよい。
第９図（ａ）〜（ｅ〉は、本発明をＬＤＤ（Ｌ　ｉｇｈ
ｔｌｙ　　Ｄ　ｏｐｅｄ　　Ｄ　ｒａｉｎ）構造のＭＯ
ＳＦＥＴに適用した実施例を示す。ｐ型基板６１にゲー
ト絶縁量６２を介してゲート量［ｉ６３を形成しくａ）
、次いで全面にＣＶＤ絶縁量６４を堆積する（ｂ）。そ
して反応性イオンエツチング法よりＣＶＤ絶縁量６４を
エツチングしてこれをゲート電極６３の側壁部にのみ残
し、この残された絶縁膜６４とゲート電極６３をマスク
としてイオン注入を行ってソース、ドレイン領域にｎ＋
型量６５．６６を形成する（Ｃ）。この後絶縁膜６４．
６２をエツチング除去してソース、ドレイン領域の基板
面を露出させ、熱処理を行なうことにより、ｎ＋型１６
５．６６の不純物を雰囲気中に拡散させ、再度雰囲気か
らの拡散によりゲート電極６３に近い位置にｎ−型１ｍ
６７．６８を形成する（ｄ）、Ｊｌ後に全面をＣＶＤ絶
縁１６９で覆い、コンタクト孔を開けてソー、ドレイン
のオーミック電橋７０．７１を形成する（ｅ）。
こうしてこの実施例によれば、チャネル領域近傍にイオ
ンダメージを与えることなく、微細素子に有用なＬＤＤ
構造を簡単に形成することができる。
第１０図（ａ）、（ｂ）は本発明をＬＤＤ構造のＭＥＳ
ＦＥＴに適用した実施例である。ｐ型基板８１にまず、
図示のような積層構造のゲート電極８２．８３を形成す
る（ａ＞。下部ゲート電極８２は例えば、基板８１がＩ
ｎＰあるいはＧａＡｓである場合、Ｗ　Ｎ　ｘ等であり
、基板８１との間にショットキー障壁を構成する。上部
ゲート電極８３は下部電極８２とは異種金属であり、上
部電極８３をマスクとして下部電極８２をバターニング
する際に十分にオーバーエツチングすることにより、図
示のようなオーバーハング状態を形成する。そして上部
ゲート電極８３をマスクとし不純物をイオン注入してソ
ース、ドレイン領域にｎ＋型１！８４．８５を形成する
。その後熱処理を加え、ｎ＋型層８４．８５の不純物を
一部外方拡散させ、再度雰囲気から基板に拡散させるこ
とにより、下部ゲート電極８２に隣接してｎ−型層８６
．８７を形成する（ｂ＞。
この実施例によっても、チャネル領域に隣接する部分の
ｎ−型層を直接イオン注入によらず形成することができ
、従って先の実施例と同様の効果が得られる。しかもこ
の実′施例では、イオン注入時は上部ゲート電極８３が
マスクとなり、その後の熱処理工程での不純物再拡散で
は下部ゲート電ｌｆ！８２がマスクとなるので、これら
の工程を通じて、不純物を導入するマスクパターンを変
更する必要がなく、従って工程は簡単である。
その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
［発明の効果コ 以上述べたように本発明によれば、一旦イオン注入した
不純物の蒸発、再拡散を利用して横方向になだらかな不
純物濃度分布を形成した。耐圧の高い拡散層を形成する
ことがきる。特にガードリング形成に利用すれば、主接
合に対する耐圧差の大きいガードリングを得ることがで
きる。しかも本発明ではイオン注入は１回のみで工程は
簡単であり、イオン注入深さの制御のためにマスク厚の
正確な制御を行なう必要もない。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例によるＩｎＰ
系ＡＰＤのガードリング形成工程を示す図、第２図は得
られたガードリングの耐圧特性を従来法によるものと比
較して示す図、第３図（ａ）（ｂ）は同実施例のＭＯの
イオン注入条件と活性化率の関係を示す図、第４図は同
じく熱処理条件と再拡散部の拡散深さの関係を示す図、
第５図（ａ）〜ｌ）は他の実施例のガードリング形成工
程を示す図、第６図（ａ）（ｂ）は更に他の実施例での
ガードリング形成工程の要部を示す図、第７図および第
８図は更に他の実施例での熱処理時のマスク構成例を示
す図、第９図（ａ）〜（ｅ）は本発明をＬＤＤ構造のＭ
ＯＳＦＥＴに適用した実施例を示す図、第１０図（ａ）
（ｂ）ｌｔＬＤＤ構造のＭＥＳＦＥＴに適用した実施例
を示す図である。 ６・・・ｎ−型１ｎＰ層（第１導電型半導体層）、７・
・・絶縁Ｉｌ！（第１のマスク）、８・・・開口、９・
・・ｆｉｌイオン導入層、１０・・・絶縁ｍ＜第２のマ
スク）、量・・・開口、１２・・・ガードリング、１３
・・・ｐ＋ヤ層（第２導電型拡散層）。 出願人代理人　弁理士　鈴江武彦 （ａ） （ｂ） （ｃ） 第１図 （ａ） （ｂ） 第６図

Claims (10)

    【特許請求の範囲】
  1. （１）基体の第１導電型半導体層表面に選択的に第２導
    電型拡散層を形成する方法であって、前記基体に選択的
    に不純物を導入する工程と、前記基体に導入された不純
    物を外方拡散させ所定の開口をもつマスクを通して再度
    基体に拡散させる熱処理工程とを備えたことを特徴とす
    る半導体素子の拡散層形成方法。
  2. （２）前記第２導電型拡散層は、素子の主接合を構成す
    る主拡散層のガードリングとなる補助拡散層である特許
    請求の範囲第１項記載の半導体素子の拡散層形成方法。
  3. （３）前記主接合を構成すべき主拡散層は、前記ガード
    リングを構成すべき補助拡散層形成後に形成される特許
    請求の範囲第２項記載の半導体素子の拡散層形成方法。
  4. （４）前記不純物を導入する工程は、前記基体の素子の
    主接合を構成すべき主拡散層形成領域周辺部に所定の開
    口をもつマスクを形成し、このマスクを通して行なう特
    許請求の範囲第１項記載の半導体素子の拡散層形成方法
    。
  5. （５）前記不純物を導入する工程は所定の開口をもつ第
    １のマスクを通して行ない、前記熱処理工程でのマスク
    を第２のマスクとして、第１のマスクの開口をリング状
    としてその外径をａ、内径をｂ、前記第２のマスクの開
    口をリング状としてその外径をｃ、内径をｄとし、素子
    の主接合を構成すべき主拡散層の径をｒとしたとき、 ｂ≦ｒ＜ａ ｂ≦ｄ＜ａ＜ｃ なる関係に設定される特許請求の範囲第１項記載の半導
    体素子の拡散層形成方法。
  6. （６）前記第１導電型半導体層は低濃度ｎ型ＩｎＰ層で
    あり、前記第２導電型拡散層はＭｇのイオン注入により
    形成されるガードリングとして補助の拡散層であり、こ
    のガードリングに囲まれた領域にＣｄの熱拡散により素
    子の主接合を構成すべき高濃度ｐ型の主拡散層が形成さ
    れる特許請求の範囲第１項記載の半導体素子の拡散層形
    成方法。
  7. （７）前記低濃度ＩｎＰ層は、不純物濃度２×１０＾１
    ＾５／ｃｍ＾３〜１×１０＾１＾８／ｃｍ＾３であり、
    前記Ｍｇのイオン注入条件は加速電圧１００〜３００Ｋ
    ｅＶ、ドーズ量５×１０＾１＾３／ｃｍ＾２〜１×１０
    ＾１＾４／ｃｍ＾２である特許請求の範囲第６項記載の
    半導体素子の拡散層形成方法。
  8. （８）前記熱処理工程は、前記基体を構成する元素の解
    離を防ぐように調整された雰囲気中で行われる特許請求
    の範囲第１項記載の半導体素子の拡散層形成方法。
  9. （９）前記第１導電型半導体層は、主接合を構成すべき
    第２導電型の主拡散層およびガードリングを構成すべき
    第２導電型の補助拡散層形成前に予め前記主拡散層形成
    領域が比較的高濃度でその周囲が低濃度の状態に設定さ
    れており、前記不純物を導入する工程で用いる第１のマ
    スクはその開口が前記主拡散層形成領域を含む円状とし
    、前記熱処理工程で用いる第２のマスクの開口は第１の
    マスクのそれより径の大きい円状として、前記主拡散層
    の形成と補助拡散層形成とを同時に行なうようにした特
    許請求の範囲第１項記載の半導体素子の拡散層形成方法
    。
  10. （１０）前記不純物を導入する工程で用いる第１のマス
    クはその開口をリング状とし、前記熱処理工程で用いる
    第２のマスクはその開口を最も内側のものが第１のマス
    クの開口と一部重なる複数のリング状とした特許請求の
    範囲第１項記載の半導体素子の拡散層形成方法。
JP62043567A 1987-02-26 1987-02-26 半導体素子の拡散層形成方法 Expired - Fee Related JP2573201B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62043567A JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法
US07/131,732 US4797371A (en) 1987-02-26 1987-12-11 Method for forming an impurity region in semiconductor devices by out-diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62043567A JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法

Publications (2)

Publication Number Publication Date
JPS63211619A true JPS63211619A (ja) 1988-09-02
JP2573201B2 JP2573201B2 (ja) 1997-01-22

Family

ID=12667321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62043567A Expired - Fee Related JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法

Country Status (2)

Country Link
US (1) US4797371A (ja)
JP (1) JP2573201B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343055A (en) * 1988-07-27 1994-08-30 British Telecommunications Public Limited Company Avalanche photodiode structure with Mg doping and method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089427A (en) * 1990-12-03 1992-02-18 Motorola Inc. Semiconductor device and method
US5223704A (en) * 1992-03-31 1993-06-29 At&T Bell Laboratories Planar buried quantum well photodetector
JP2001352079A (ja) * 2000-06-07 2001-12-21 Nec Corp ダイオードおよびその製造方法
US6391783B1 (en) * 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
JP3612494B2 (ja) * 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
US20050059260A1 (en) * 2003-09-15 2005-03-17 Haowen Bu CMOS transistors and methods of forming same
KR102320551B1 (ko) * 2015-01-16 2021-11-01 엘지전자 주식회사 태양 전지의 제조 방법
US11769782B2 (en) * 2018-05-02 2023-09-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus
CN110190148B (zh) * 2019-04-30 2024-05-10 武汉光谷量子技术有限公司 一种雪崩光电二极管及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938068B1 (ja) * 1966-11-19 1974-10-15
US3717516A (en) * 1970-10-23 1973-02-20 Western Electric Co Methods of controlling the reverse breakdown characteristics of semiconductors, and devices so formed
DE2104752B2 (de) * 1971-02-02 1975-02-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode
US3765961A (en) * 1971-02-12 1973-10-16 Bell Telephone Labor Inc Special masking method of fabricating a planar avalanche transistor
US3832246A (en) * 1972-05-22 1974-08-27 Bell Telephone Labor Inc Methods for making avalanche diodes
US3886579A (en) * 1972-07-28 1975-05-27 Hitachi Ltd Avalanche photodiode
US4240843A (en) * 1978-05-23 1980-12-23 Western Electric Company, Inc. Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing
JPH065785B2 (ja) * 1984-03-22 1994-01-19 日本電気株式会社 半導体受光素子の製造方法
JPH06101578B2 (ja) * 1984-03-22 1994-12-12 日本電気株式会社 プレーナ型ヘテロ接合アバランシェフォトダイオード
JPH06105795B2 (ja) * 1984-10-24 1994-12-21 日本電気株式会社 ▲ｉｉｉ▼―▲ｖ▼族半導体受光素子の製造方法
JPS61101084A (ja) * 1984-10-24 1986-05-19 Nec Corp 化合物半導体受光素子の製造方法
DE3583472D1 (de) * 1984-08-28 1991-08-22 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode.
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4743569A (en) * 1987-04-20 1988-05-10 Texas Instruments Incorporated Two step rapid thermal anneal of implanted compound semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343055A (en) * 1988-07-27 1994-08-30 British Telecommunications Public Limited Company Avalanche photodiode structure with Mg doping and method

Also Published As

Publication number Publication date
JP2573201B2 (ja) 1997-01-22
US4797371A (en) 1989-01-10

Similar Documents

Publication Publication Date Title
US5144381A (en) Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure
EP0159544B1 (en) Avalanche photodiode and its manufacturing method
US7462889B2 (en) Avalanche photodiode
US5157473A (en) Avalanche photodiode having guard ring
US4949144A (en) Semiconductor photo-detector having a two-stepped impurity profile
US5866936A (en) Mesa-structure avalanche photodiode having a buried epitaxial junction
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
US3805376A (en) Beam-lead electroluminescent diodes and method of manufacture
US3761319A (en) Methods of manufacturing semiconductor devices
US4794439A (en) Rear entry photodiode with three contacts
CA2007670C (en) Semiconductor photodetector device and method of manufacturing the same
JPS63211619A (ja) 半導体素子の拡散層形成方法
US3948694A (en) Self-aligned method for integrated circuit manufacture
JPH02121382A (ja) 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー
JP4401036B2 (ja) フォトダイオードの製造方法
US5506186A (en) Method of manufacturing an optoelectronic device
KR100249819B1 (ko) 3-5족 화합물 반도체의 엔형 오믹접촉 형성방법
JP2736089B2 (ja) 半導体素子及びその製造方法
JPS60164358A (ja) 半導体装置の製造方法
JPH023293A (ja) 半導体素子の製造方法
JPH022690A (ja) 赤外線センサの製造方法
JPS61265876A (ja) プレ−ナ型ヘテロ接合半導体受光素子
JPS5916330A (ja) 半導体装置の製造方法
JPS62219676A (ja) アバランシエホトダイオ−ド及びその製造方法
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees