CN102751241B - 一种阵列基板过孔的制作方法及阵列基板制作工艺 - Google Patents

一种阵列基板过孔的制作方法及阵列基板制作工艺 Download PDF

Info

Publication number
CN102751241B
CN102751241B CN201210226872.0A CN201210226872A CN102751241B CN 102751241 B CN102751241 B CN 102751241B CN 201210226872 A CN201210226872 A CN 201210226872A CN 102751241 B CN102751241 B CN 102751241B
Authority
CN
China
Prior art keywords
etching
region
photoresist
shallow bore
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210226872.0A
Other languages
English (en)
Other versions
CN102751241A (zh
Inventor
封宾
白金超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210226872.0A priority Critical patent/CN102751241B/zh
Publication of CN102751241A publication Critical patent/CN102751241A/zh
Priority to PCT/CN2012/084244 priority patent/WO2014000361A1/zh
Application granted granted Critical
Publication of CN102751241B publication Critical patent/CN102751241B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种阵列基板过孔的制作方法，包括步骤预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同；刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层。本发明提供的阵列基板过孔的制作方法中各个刻蚀深度不同的区域进行分步刻蚀，步骤预刻蚀之后，各个过孔的刻蚀深度余量相同，然后经过步骤刻蚀对所有过孔进行同步刻蚀，使各个过孔同时连接到其金属层，降低刻蚀深度较浅的过孔处产生的过刻不良现象，提高产品良率。

Description

一种阵列基板过孔的制作方法及阵列基板制作工艺
技术领域
本发明涉及阵列基板加工技术领域，特别涉及一种阵列基板过孔的制作方法及阵列基板制作工艺。 
背景技术
在液晶显示面板的阵列基板制备工艺中，过孔工艺是一项很重要的工艺，阵列基板中通常通过过孔工艺将位于不同层级的金属裸露，然后通过后续工艺将位于不同层级的金属的裸露部分连接，或将同位于同一层级的金属连接，例如阵列基板的栅极线与数据线之间的连接、数据线与像素电极之间的连接以及公共电极线的矩阵结构的形成等。过孔工艺的优劣直接影响到产品的良率以及最终面板的相关性能。 
由于阵列基板中，位于不同层级的金属与待刻蚀的产品的上表面之间的深度不同，即刻蚀深度不同，甚至，同一层的金属与待刻蚀的产品的上表面之间的深度也不同，即刻蚀深度不同。为便于描述，本文中，待过孔阵列基板中，刻蚀深度为两种，且距离待过孔阵列基板的刻蚀表面距离较远的金属层称为深区金属层，深区金属层对应的过孔称为深孔，开设深孔的区域称为深孔区域；而距离待过孔阵列基板的刻蚀表面距离较近的金属层称为浅区金属层，浅区金属层对应的过孔称为浅孔，开设浅孔的区域称为浅孔区域。目前阵列基板制备工艺的过孔工艺中，无论是深孔区域的深孔或浅孔区域的浅孔，都统一使用一掩膜板一次曝光刻蚀完成，极易导致浅区金属层产生刻蚀过度的现象。 
以栅极线和数据线之间的过孔工艺为例，如图1和图2所示，图1为现有技术中的过孔工艺中数据线金属层所处浅孔区域的浅孔已刻蚀至数据线金属层的结构示意图；图2为现有技术中的过孔工艺中栅极线金属层所述深孔区域的 深孔刻蚀至栅极线金属层的结构示意图。 
如图1所示，图1所示的待过孔阵列基板包括基板01，沉积于基板01之上并刻蚀之后的栅极线金属层06，沉积于上述栅极线金属层06及基板01上的栅极绝缘层02，依次沉积于栅极绝缘层02且刻蚀的有源层03以及数据线金属层04，以及，覆盖于上述各层之上的绝缘层05。 
根据图1所示结构，栅极线金属层06与待过孔阵列基板的上表面之间具有栅极绝缘层02、和绝缘层05，过孔时的刻蚀深度较深，属于深孔区域；而数据线金属层04与待过孔阵列基板的上表面之间只具有绝缘层05，过孔时的刻蚀深度较浅，属于浅孔区域；连接到栅极线金属层06的深孔061需要刻蚀栅极绝缘层02和数据绝缘层05，而连接到数据线金属层04的浅孔041只需要刻蚀绝缘层05，因此当浅孔041刻蚀完成后，数据线金属层04的表层金属已暴露，而深孔061只刻蚀到栅极绝缘层02，还需要对刻蚀深度d1的栅极绝缘层02进行刻蚀. 
如图2所示结构，当深孔061继续刻蚀时，数据线金属层04通过浅孔041已经裸露的金属会继续刻蚀，当深孔061刻蚀至栅极线金属层06时，刻蚀液会通过浅孔041对数据线金属层04中已经裸露的金属产生深度为d2的过度刻蚀，进而对数据线金属层04造成过刻不良。 
过刻不良会导致金属表面氧化，进而引起电阻过大或断路等不良的出现，直接影响产品的良率。 
发明内容
本发明提供了一种阵列基板过孔的制作方法及阵列基板制作工艺，以改善现有技术中的过孔工艺中过孔深度较浅的过孔处产生的过刻不良，提高产品良率。 
为达到上述目的，本发明提供以下技术方案： 
一种阵列基板过孔的制作方法，包括步骤： 
涂覆光刻胶； 
曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量； 
预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同；其中，所述多个需要生成过孔的区域中生成过孔需刻蚀的刻蚀深度为两种，刻蚀深度较深的为所述深孔，刻蚀深度较浅的为所述浅孔；并且对深孔所对的深孔区域进行部分刻蚀，使得深孔区域的刻蚀深度余量与所述浅孔所对的浅孔区域的刻蚀深度相同； 
灰化，灰化去除浅孔区域内光刻胶的曝光余量； 
刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层； 
剥离，将多余光刻胶剥离去除。 
优选地，所述步骤曝光中，使用具有全透光区和半透光区的掩膜板进行曝光，其中，所述掩膜板的全透光区与深孔区域对应，半透光区与浅孔区域对应。 
本发明还提供了一种阵列基板制作工艺，包括步骤： 
在基板上形成栅极线金属层； 
在栅极线金属层上形成栅极绝缘层； 
在栅极绝缘层上依次形成有源层和数据线金属层； 
在数据线金属层以及栅极绝缘层之上形成绝缘层； 
预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同； 
刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层； 
沉积刻蚀电极层，实现相应金属层之间的连接。 
优选地，所述多个需要生成过孔的区域中生成过孔需刻蚀的刻蚀深度为两种，其中，刻蚀深度较深的称为深孔，刻蚀深度较浅的称为浅孔； 
步骤预刻蚀中，对深孔所对的深孔区域进行部分刻蚀，使得深孔区域的刻蚀深度余量与所述浅孔所对的浅孔区域的刻蚀深度相同。 
优选地，所述步骤预刻蚀之前还包括步骤： 
涂覆光刻胶； 
曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量； 
所述步骤刻蚀与所述步骤预刻蚀之间还包括步骤： 
灰化，灰化去除浅孔区域内光刻胶的曝光余量； 
所述步骤刻蚀之后还包括步骤： 
剥离，将多余光刻胶剥离去除。 
优选地，深区金属层为栅极线金属层，浅区金属层为数据线金属层，所述电极层实现栅极线金属层与所述数据线金属层之间的连接。 
优选地，所述步骤涂覆光刻胶中，在所述绝缘层上涂覆光刻胶； 
所述步骤曝光中，对栅极线金属层所对深孔区域的光刻胶进行完全曝光，对数据线金属层所对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量； 
所述步骤预刻蚀中，对完全曝光的深孔区域进行部分刻蚀，并在栅极线金属层上方留有预定的刻蚀深度余量，所述预定的刻蚀深度余量与浅孔区域的刻蚀深度相同； 
所述步骤灰化中，灰化去除浅孔区域内光刻胶的曝光余量； 
所述步骤刻蚀中，对浅孔区域以及深孔区域进行刻蚀，直至深孔区域的深孔连接到栅极线金属层，同时，浅孔区域的浅孔连接到数据线金属层； 
所述步骤剥离中，将多余光刻胶剥离去除。 
优选地，所述绝缘层的刻蚀深度与所述栅极绝缘层的刻蚀深度相同，所述 步骤预刻蚀中，所述深孔预刻蚀至栅极绝缘层。 
本发明提供的阵列基板过孔的制作方法，包括步骤： 
预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同； 
刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层。 
本发明提供的阵列基板过孔的制作方法中，通过步骤预刻蚀对需要生成过孔的区域中与其所对的金属层之间刻蚀深度较深的区域进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同，当然，这里所说的相同只是理论上相同的意思，实际操作过程中，由于人为因素，刻蚀液等因素以及操作误差等各种不确定因素的存在，只要预定的刻蚀深度余量浅孔区域的刻蚀深度之间不存在较大误差，能够减小步骤刻蚀中对多个需要生成过孔的区域进行同步刻蚀时多个需要生成过孔的区域与其所对金属层之间的刻蚀深度之间的差值即可；然后经过步骤刻蚀对所有需要生成过孔的区域进行同步刻蚀，使各个过孔同时连接到其金属层；通过该方法，先将过个刻蚀深度不同的过孔所对区域中刻蚀深度较深的过孔所对的区域刻蚀掉一部分，从而保证在步骤刻蚀中，各个过孔之间的刻蚀余量接近相同，使各个过孔同时连接到其对应的金属层，降低刻蚀深度较浅的过孔处产生的过刻现象。 
所以，本发明提供的阵列基板过孔的制作方法能够改善过孔工艺中刻蚀深度较浅的过孔处产生的过刻不良现象，提高产品良率。 
图1为现有技术中的过孔工艺中数据线金属层所处浅孔区域的浅孔已刻蚀至数据线金属层的结构示意图； 
图2为现有技术中的过孔工艺中栅极线金属层所述深孔区域的深孔刻蚀至 栅极线金属层的结构示意图； 
图3为本发明实施例一提供的阵列基板过孔的制作方法的流程图； 
图4为本发明实施例二提供的阵列基板过孔的制作方法的流程图； 
图5为本发明实施例三提供的阵列基板制作工艺的流程图； 
附图说明
图6为本发明实施例四提供的阵列基板制作工艺的流程图； 
图7为本发明实施例五提供的阵列基板制作工艺中步骤涂覆光刻胶之后的阵列基板的结构示意图； 
图8为本发明实施例五提供的阵列基板制作工艺中步骤曝光之后的阵列基板的结构示意图； 
图9为本发明实施例五提供的阵列基板制作工艺中步骤预刻蚀之后的阵列基板的结构示意图； 
图10为本发明实施例五提供的阵列基板制作工艺中步骤灰化之后的阵列基板的结构示意图； 
图11为本发明实施例五提供的阵列基板制作工艺中步骤刻蚀之后的阵列基板的结构示意图； 
图12为本发明实施例五提供的阵列基板制作工艺中步骤剥离之后的阵列基板的结构示意图； 
图13为本发明实施例五提供的阵列基板制作工艺中步骤沉积刻蚀电极层之后的阵列基板的结构示意图。 
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 
实施例一： 
如图3所示，本实施例提供了一种阵列基板过孔的制作方法，该方法包括： 
步骤101预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同； 
步骤102刻蚀，对多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层。 
具体实施方式
本发明提供的阵列基板过孔的制作方法中，对各个需要生成过孔的区域，根据与其所对金属层之间的刻蚀深度不同而进行分步刻蚀；首先，通过步骤101预刻蚀对需要生成过孔的区域中与其所对的金属层之间刻蚀深度较深的区域进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同，当然，这里所说的相同只是理论上相同的意思，实际操作过程中，由于人为因素，刻蚀液等因素以及操作误差等各种不确定因素的存在，只要预定的刻蚀深度余量浅孔区域的刻蚀深度之间不存在较大误差，能够减小步骤102刻蚀中对多个需要生成过孔的区域进行同步刻蚀时多个需要生成过孔的区域与其所对金属层之间的刻蚀深度之间的差值即可；然后经过步骤102刻蚀对所有需要生成过孔的区域进行同步刻蚀，使各个过孔同时连接到其金属层；通过该方法，先将过个刻蚀深度不同的过孔所对区域中刻蚀深度较深的过孔所对的区域刻蚀掉一部分，从而保证在步骤102刻蚀中，各个过孔之间的刻蚀余量接近相同，使各个过孔同时连接到其对应的金属层，降低刻蚀深度较浅的过孔处产生的过刻现象。 
所以，本发明提供的阵列基板过孔的制作方法能够改善过孔工艺中刻蚀深度较浅的过孔处产生的过刻不良现象，提高产品良率。 
由于阵列基板中的过孔连接一般实现的是两层金属层之间的连接，优选地，上述技术方案中提到的多个需要生成过孔的区域中生成过孔需刻蚀的刻蚀深度为两种，其中，刻蚀深度较深的称为深孔，刻蚀深度较浅的称为浅孔； 
步骤101预刻蚀中，对深孔所对的深孔区域进行部分刻蚀，使得深孔区域 的刻蚀深度余量与浅孔所对的浅孔区域的刻蚀深度相同。 
实施例二： 
当多个刻蚀深度不同的过孔为刻蚀深度较深且刻蚀深度相同的深孔，和刻蚀深度较浅且刻蚀深度相同的浅孔时，如图4所示，本实施例提供的阵列基板过孔的制作方法包括： 
步骤201涂覆光刻胶； 
步骤202曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量； 
步骤203预刻蚀，对深孔区域进行部分刻蚀，并在深区金属层上方留有预定的刻蚀深度余量，所述预定的刻蚀深度余量与浅孔区域的刻蚀深度相同： 
步骤204灰化，灰化去除浅孔区域内光刻胶的曝光余量； 
步骤205刻蚀，对浅孔区域以及深孔区域进行同步刻蚀，直至深孔区域的深孔连接到深区金属层，同时，浅孔区域的浅孔连接到浅区金属层； 
步骤206剥离，将多余光刻胶剥离去除。 
本实施例中，在步骤201涂覆光刻胶之后，通过步骤202曝光，将深孔区域的刻蚀部位裸露，而浅孔区域的刻蚀部位被半曝光之后剩余的光刻胶保护，从而实现刻蚀时只对深孔区域刻蚀的效果；在步骤203预刻蚀完成之后，经过步骤204灰化，将浅孔区域内半曝光剩余的光刻胶灰化去除，将浅孔区域内的刻蚀部位裸露，然后进行步骤205刻蚀，对深孔区域以及浅孔区域进行同步刻蚀，步骤205刻蚀完成之后，通过步骤206剥离将剩余的光刻胶去除，从而不会影响后续工艺。 
优选地，上述步骤202曝光中，使用具有全透光区和半透光区的掩膜板进行曝光，其中，掩膜板的全透光区与深孔区域对应，半透光区与浅孔区域对应。 
本实施例通过采用掩膜板进行的半曝光技术，通过涂覆一次光刻胶即可实现对深孔区域和浅孔区域的分步刻蚀，可以简化工艺。 
实施例三： 
如图5所示，在上述技术方案的基础上，本发明还提供了一种阵列基板制作工艺，该工艺包括： 
步骤301在基板上形成栅极线金属层； 
步骤302在栅极线金属层上形成栅极绝缘层； 
步骤303在栅极绝缘层上依次形成有源层和数据线金属层； 
步骤304在数据线金属层以及栅极绝缘层之上形成绝缘层； 
步骤305预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同； 
步骤306刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层； 
步骤307沉积刻蚀电极层，实现相应金属层之间的连接。 
使用上述阵列基板制作工艺制作的阵列基板，其刻蚀深度较浅的过孔处的过刻现象得到了极大地改善，减少了刻蚀深度较浅的过孔所对的区域内电阻过大或者断路等不良，提高了产品的良率。 
由于阵列基板中的过孔连接一般实现的是两层金属层之间的连接，优选地，上述技术方案中提到的多个需要生成过孔的区域中生成过孔需刻蚀的刻蚀深度为两种，其中，刻蚀深度较深的称为深孔，刻蚀深度较浅的称为浅孔； 
步骤305预刻蚀中，对深孔所对的深孔区域进行部分刻蚀，使得深孔区域的刻蚀深度余量与浅孔所对的浅孔区域的刻蚀深度相同。 
实施例四： 
当多个刻蚀深度不同的过孔为刻蚀深度较深且刻蚀深度相同的深孔，和刻蚀深度较浅且刻蚀深度相同的浅孔时，如图6和图7所示，本实施例提供的阵列基板制作工艺包括： 
步骤401在基板1上形成栅极线金属层6； 
步骤402在栅极线金属层6上形成栅极绝缘层2； 
步骤403在栅极绝缘层2上依次形成有源层3和数据线金属层4； 
步骤404在数据线金属层以及栅极绝缘层之上形成绝缘层5； 
步骤405涂覆光刻胶； 
步骤406曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量； 
步骤407预刻蚀，对深孔区域进行部分刻蚀，并在深区金属层上方留有预定的刻蚀深度余量，所述预定的刻蚀深度余量与浅孔区域的刻蚀深度相同： 
步骤408灰化，灰化去除浅孔区域内光刻胶的曝光余量； 
步骤409刻蚀，对浅孔区域以及深孔区域进行同步刻蚀，直至深孔区域的深孔连接到深区金属层，同时，浅孔区域的浅孔连接到浅区金属层； 
步骤410剥离，将多余光刻胶剥离去除； 
步骤411沉积刻蚀电极层，实现相应金属层之间的连接。 
本实施例中，在步骤405涂覆光刻胶之后，通过步骤406曝光，将深孔区域的刻蚀部位裸露，而浅孔区域的刻蚀部位被半曝光之后剩余的光刻胶保护，从而实现刻蚀时只对深孔区域刻蚀的效果；在步骤407预刻蚀完成之后，经过步骤408灰化，将浅孔区域内半曝光剩余的光刻胶灰化去除，将浅孔区域内的刻蚀部位裸露，然后进行步骤409刻蚀，对深孔区域以及浅孔区域进行同步刻蚀，步骤205刻蚀完成之后，通过步骤410剥离将剩余的光刻胶去除，从而不会影响后续工艺。 
实施例五： 
如图13所示，具体的，实施例四中提到的深区金属层可以为栅极线金属层6，上述浅区金属层为数据线金属层4，同时，上述电极层9实现栅极线金属层6与所述数据线金属层4之间的连接。 
如图7至图12所示，针对上述方案，本发明提供的阵列基板制作工艺中， 
步骤405涂覆光刻胶中，如图7所示，在绝缘层5上涂覆光刻胶7； 
步骤406曝光中，如图8所示，对栅极线金属层6所对深孔区域A的光刻 胶进行完全曝光，对数据线金属层4所对浅孔区域B的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量8；深孔区域A的光刻胶完全曝光之后，深孔区域A内的刻蚀表面完全裸露；而浅孔区域B的刻蚀表面还被光刻胶保护； 
步骤407预刻蚀中，如图9所示，对完全曝光的深孔区域A进行部分刻蚀，刻蚀深度D1如图9中所示，并在栅极线金属层6上方留有预定的刻蚀深度余量D2，刻蚀深度余量D2如图9中所示；栅极线金属层6上方留有的预定的刻蚀深度余量D2与浅孔区域的刻蚀深度D3相同； 
步骤408灰化中，如图10所示，灰化去除浅孔区域内光刻胶的曝光余量8；通过步骤灰化，将浅孔区域内半曝光的光刻胶的曝光余量8灰化去除，是浅孔区域内的刻蚀表面裸露； 
步骤409刻蚀中，如图11所示，对浅孔区域以及深孔区域进行刻蚀，直至深孔区域的深孔连接到栅极线金属层6，同时，浅孔区域的浅孔连接到数据线金属层5； 
步骤410剥离中，如图12所示，将多余光刻胶剥离去除。 
具体的，上述绝缘层5的刻蚀深度与栅极绝缘层2的刻蚀深度相同，因此，上述步骤预刻蚀中，所述深孔预刻蚀至栅极绝缘层2。 
实施例六： 
上述实施例三以及实施例四，仅仅列举了一种阵列基板的制作工艺，该工艺中采用了实施例一以及实施例二描述的阵列基板过孔的制作方法制作过孔；当然，阵列基板的具体结构多种多样，阵列基板中需要过孔连接的金属层多种多样，深孔和浅孔的个数根据实际需要也可以有多种选择，上述的阵列基板的过孔方法还可以应用于具有其它层级结构的阵列基板上。 
如，具有其它层级结构的阵列基板中，其深区金属层可以为数据线金属层，浅区金属层为像素电极层，电极层实现数据线金属层与像素电极层之间的连接。 
当然，深区金属层和浅区金属层还可以有其他选择，这里不再一一赘述。 
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱 离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (8)

1.一种阵列基板过孔的制作方法，其特征在于，包括步骤：
涂覆光刻胶；
曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量；
预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同；其中，所述需要生成的过孔为两种，刻蚀深度较深的称为所述深孔，刻蚀深度较浅的称为所述浅孔，并且对深孔所对的深孔区域进行部分刻蚀，使得深孔区域的刻蚀深度余量与所述浅孔所对的浅孔区域的刻蚀深度相同；
灰化，灰化去除浅孔区域内光刻胶的曝光余量；
刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层；
剥离，将多余光刻胶剥离去除。
2.根据权利要求1所述的阵列基板过孔的制作方法，其特征在于，所述步骤曝光中，使用具有全透光区和半透光区的掩膜板进行曝光，其中，所述掩膜板的全透光区与深孔区域对应，半透光区与浅孔区域对应。
3.一种阵列基板制作工艺，其特征在于，包括步骤：
在基板上形成栅极线金属层；
在栅极线金属层上形成栅极绝缘层；
在栅极绝缘层上依次形成有源层和数据线金属层；
在数据线金属层以及栅极绝缘层之上形成绝缘层；
预刻蚀，分别对多个需要生成过孔的区域中的至少一个区域所对的金属层上方的层级结构进行部分刻蚀，使得需要生成过孔的多个区域中与其相应金属层之间的刻蚀深度余量相同；
刻蚀，对所述多个需要生成过孔的区域进行同步刻蚀，直至各个过孔连接到其金属层；
沉积刻蚀电极层，实现相应金属层之间的连接。
4.根据权利要求3所述的阵列基板制作工艺，其特征在于，所述多个需要生成过孔的区域中生成过孔需刻蚀的刻蚀深度为两种，其中，刻蚀深度较深的称为深孔，刻蚀深度较浅的称为浅孔；
步骤预刻蚀中，对深孔所对的深孔区域进行部分刻蚀，使得深孔区域的刻蚀深度余量与所述浅孔所对的浅孔区域的刻蚀深度相同。
5.根据权利要求4所述的阵列基板制作工艺，其特征在于，所述步骤预刻蚀之前还包括步骤：
涂覆光刻胶；
曝光，对深孔区域的光刻胶进行完全曝光，对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量；
所述步骤刻蚀与所述步骤预刻蚀之间还包括步骤：
灰化，灰化去除浅孔区域内光刻胶的曝光余量；
所述步骤刻蚀之后还包括步骤：
剥离，将多余光刻胶剥离去除。
6.根据权利要求5所述的阵列基板制作工艺，其特征在于，深区金属层为栅极线金属层，浅区金属层为数据线金属层，所述电极层实现栅极线金属层与所述数据线金属层之间的连接。
7.根据权利要求6所述的阵列基板制作工艺，其特征在于：
所述步骤涂覆光刻胶中，在所述绝缘层上涂覆光刻胶；
所述步骤曝光中，对栅极线金属层所对深孔区域的光刻胶进行完全曝光，对数据线金属层所对浅孔区域的光刻胶进行半曝光，浅孔区域的光刻胶留有预定的曝光余量；
所述步骤预刻蚀中，对完全曝光的深孔区域进行部分刻蚀，并在栅极线金属层上方留有预定的刻蚀深度余量，所述预定的刻蚀深度余量与浅孔区域的刻蚀深度相同；
所述步骤灰化中，灰化去除浅孔区域内光刻胶的曝光余量；
所述步骤刻蚀中，对浅孔区域以及深孔区域进行刻蚀，直至深孔区域的深孔连接到栅极线金属层，同时，浅孔区域的浅孔连接到数据线金属层；
所述步骤剥离中，将多余光刻胶剥离去除。
8.根据权利要求7所述的阵列基板制作工艺，其特征在于，所述绝缘层的刻蚀深度与所述栅极绝缘层的刻蚀深度相同，所述步骤预刻蚀中，所述深孔预刻蚀至栅极绝缘层。
CN201210226872.0A 2012-06-29 2012-06-29 一种阵列基板过孔的制作方法及阵列基板制作工艺 Expired - Fee Related CN102751241B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210226872.0A CN102751241B (zh) 2012-06-29 2012-06-29 一种阵列基板过孔的制作方法及阵列基板制作工艺
PCT/CN2012/084244 WO2014000361A1 (zh) 2012-06-29 2012-11-07 一种阵列基板过孔的制作方法及阵列基板制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210226872.0A CN102751241B (zh) 2012-06-29 2012-06-29 一种阵列基板过孔的制作方法及阵列基板制作工艺

Publications (2)

Publication Number Publication Date
CN102751241A CN102751241A (zh) 2012-10-24
CN102751241B true CN102751241B (zh) 2014-05-21

Family

ID=47031307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210226872.0A Expired - Fee Related CN102751241B (zh) 2012-06-29 2012-06-29 一种阵列基板过孔的制作方法及阵列基板制作工艺

Country Status (2)

Country Link
CN (1) CN102751241B (zh)
WO (1) WO2014000361A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751241B (zh) * 2012-06-29 2014-05-21 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN103021940B (zh) * 2012-12-12 2015-04-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104076567A (zh) * 2014-07-22 2014-10-01 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN104576657B (zh) * 2014-12-23 2019-02-01 天马微电子股份有限公司 一种阵列基板及其制造方法
CN104658970A (zh) * 2015-02-26 2015-05-27 深圳市华星光电技术有限公司 一种制造阵列基板上过孔的方法
CN105070723B (zh) * 2015-07-16 2018-12-28 深圳市华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
CN105789115A (zh) 2016-04-26 2016-07-20 京东方科技集团股份有限公司 过孔的制作方法、阵列基板及其制作方法、显示装置
CN106129066A (zh) * 2016-07-18 2016-11-16 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
CN108319105A (zh) * 2018-02-06 2018-07-24 京东方科技集团股份有限公司 一种掩膜板以及阵列基板的制备方法
CN115132656A (zh) * 2022-07-05 2022-09-30 福建华佳彩有限公司 一种避免触控金属层开孔过刻的阵列基板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62100751A (ja) * 1985-10-24 1987-05-11 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 自己整合パタ−ンの形成方法
JPH08279488A (ja) * 1995-04-05 1996-10-22 Sony Corp 半導体装置の製造方法
JP2000260871A (ja) * 1999-03-12 2000-09-22 Matsushita Electronics Industry Corp 半導体装置の製造方法
TW567532B (en) * 2000-04-25 2003-12-21 Hannstar Display Corp Method of concurrently defining holes with different etching depths
KR100562308B1 (ko) * 2004-12-15 2006-03-22 동부아남반도체 주식회사 반도체소자의 콘택홀 형성방법
JP4334558B2 (ja) * 2006-09-20 2009-09-30 株式会社東芝 パターン形成方法
CN102683266B (zh) * 2011-03-16 2015-03-18 上海中航光电子有限公司 显示装置接触孔形成方法
CN102751241B (zh) * 2012-06-29 2014-05-21 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808709A (zh) * 2005-01-18 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-260871A 2000.09.22
JP特开平8-279488A 1996.10.22

Also Published As

Publication number Publication date
WO2014000361A1 (zh) 2014-01-03
CN102751241A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
CN102751241B (zh) 一种阵列基板过孔的制作方法及阵列基板制作工艺
TW200610100A (en) Method of fabricating wiring board
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
CN102364999A (zh) 一种表面无孔形的机械导通孔的电路板制作方法
DE60332865D1 (de) Ein verfahren zur abscheidung einer metallschicht auf einer halbleiter-interkonnektstruktur mit einer deckschicht
TW200746367A (en) Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (SAC) process
CN107527927A (zh) 一种阵列基板及其制备方法、显示装置
CN103985647A (zh) 一种制备铜柱凸点的方法
CN105992463A (zh) 一种台阶电路板的制作方法和台阶电路板
US11037803B2 (en) Method for making redistribution circuit structure
CN104576657B (zh) 一种阵列基板及其制造方法
CN103560088B (zh) 阵列基板的制作方法
JP2007287920A (ja) 両面配線基板の製造方法および両面配線基板
CN105470282A (zh) 一种无像素bank的TFT-OLED及制备方法
JP2021524047A (ja) アレイ基板、表示パネル及び表示装置
CN103717014B (zh) 基板结构的制作方法
CN102131346B (zh) 线路板及其制作方法
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN108400127A (zh) 制造电容器的方法
CN109712931A (zh) 一种薄膜晶体管及其制作方法、显示面板
CN105338751B (zh) 电路板及其制作方法
CN102149255B (zh) 多引线通孔的形成方法
CN210694480U (zh) 具有层间导孔的线路结构
CN107144528A (zh) 材料性能测试装置及制作方法
CN104103583B (zh) 阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20200629

CF01 Termination of patent right due to non-payment of annual fee