CN104658970A - 一种制造阵列基板上过孔的方法 - Google Patents

一种制造阵列基板上过孔的方法 Download PDF

Info

Publication number
CN104658970A
CN104658970A CN201510088070.1A CN201510088070A CN104658970A CN 104658970 A CN104658970 A CN 104658970A CN 201510088070 A CN201510088070 A CN 201510088070A CN 104658970 A CN104658970 A CN 104658970A
Authority
CN
China
Prior art keywords
via hole
layer
metal
photoresistance
via area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510088070.1A
Other languages
English (en)
Inventor
杨广东
衣志光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510088070.1A priority Critical patent/CN104658970A/zh
Publication of CN104658970A publication Critical patent/CN104658970A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种制造阵列基板上过孔的方法，包括以下步骤，在预制阵列基板上涂布一层光阻，通过对该层光阻进行处理形成第一过孔区域与第二过孔区域，其中，所述第一过孔区域处的光阻被完全去除，所述第二过孔区域处的光阻被部分去除；进行第一次干蚀刻，在第一过孔区域内形成一定深度的第一过孔；灰化光阻，去除所述第二过孔区域处的剩余光阻；进行第二次干蚀刻，在第二过孔区域内形成蚀刻至指定位置的第二过孔。该方法不但可以有效地防止垂直断线的发生，同时由于增大了过孔与钼金属层的接触面积，进一步降低了过孔与金属层之间的接触阻抗，有利于提高液晶显示器的响应时间，提升产品品质。

Description

一种制造阵列基板上过孔的方法
技术领域
本发明涉及阵列基板生产加工领域，尤其涉及一种制造阵列基板上过孔的方法。
背景技术
液晶显示屏由于其体积轻便、辐射低、节能等优点在平板电脑、手机等通信设备中获得了广泛应用。但视角窄、响应速度慢、颜色表现力不佳也从另一方面限制了其发展。随着使用者对液晶显示屏的显示效果提出的更高要求，越来越多的研究集中于如何提高液晶显示产品的响应速度。
在与液晶显示产品的响应速度相关的众多因素中，阵列基板的质量对响应速度的影响尤其显著。阵列基板上主要承载有由多层膜结构组成的TFT单元以及像素电极，其中像素电极与TFT单元通过过孔进行连接。
过孔是阵列基板的重要组成部分，图1给出了现有技术中过孔的结构示意图。从图中可以看出，该过孔贯穿钝化保护层PVX将像素电极层与金属层进行电气连接。阵列基板对过孔的要求是过孔的尺寸应该尽量小，这样既可以满足响应速度的要求，又可以提高开口率。但加工小孔时，不仅需要花费更长的加工时间，在漏极金属层与像素电极之间还易发生垂直断线现象(如图2所示)，这将使得像素电极与漏极金属层之间的接触阻抗增大，进而影响显示效果。
综上，亟需一种用于加工制造阵列基板上的过孔的方法以改善上述问题。
发明内容
本发明所要解决的技术问题之一是需要提供一种用于加工制造阵列基板上的过孔的方法以改善像素电极与漏极金属层之间的接触阻抗过大的问题。
为了解决上述技术问题，本申请的实施例提供了一种制造阵列基板上过孔的方法，包括，在预制阵列基板上涂布一层光阻，通过对该层光阻进行处理形成第一过孔区域与第二过孔区域，其中，所述第一过孔区域处的光阻被完全去除，所述第二过孔区域处的光阻被部分去除；进行第一次干蚀刻，在第一过孔区域内形成一定深度的第一过孔；灰化光阻，去除所述第二过孔区域处的剩余光阻；进行第二次干蚀刻，在第二过孔区域内形成蚀刻至指定位置的第二过孔。
优选地，对涂布的光阻层进行处理包括：利用带有光处理单元的光罩对所述光阻层进行曝光和显影，其中，所述光处理单元对透过它的光照强度进行调制。
优选地，带有光处理单元的光罩包括半色调光罩，其中，所述半色调光罩具有由半透膜构成的光处理单元，用于形成第二过孔区域。
优选地，带有光处理单元的光罩包括灰阶光罩，其中，所述灰阶光罩具有由多条狭缝构成的光处理单元，用于形成第二过孔区域。
优选地，在所述指定位置处，第二过孔底部轮廓的外表面与指定位置的金属层之间圆面接触。
优选地，当所述第二过孔蚀刻至指定位置时，所述第一过孔至少蚀刻至所述第一过孔区域内露出金属层的位置。
优选地，根据第一次干蚀刻的结果调整所述第二过孔区域处的被部分去除的光阻的厚度。
本申请的实施例还提供了一种TFT阵列基板，包括：第一过孔区域，设置有连接外围线路驱动端子与栅极金属层的第一过孔；第二过孔区域，设置有连接像素电极与漏极金属层的第二过孔；其中，漏极金属层为多层金属层结构，所述第二过孔底部轮廓的外表面与所述多层金属层结构中最后形成的金属层之间圆面接触。
优选地，上述多层金属层结构包括：底部金属钼层，用于隔离半导体层与位于该金属钼层上面的其他金属层；金属铝层，用于传输信号；顶部金属钼层，用于保护金属铝层。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
通过利用带有光处理单元的光罩分两步蚀刻形成过孔，使得连接漏极与像素电极的过孔止刻于钼金属层，不但可以有效地防止垂直断线的发生，同时由于增大了过孔与钼金属层的接触面积，进一步降低了过孔与金属层之间的接触阻抗，有利于提高液晶显示器的响应时间，提升产品品质。
本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。
图1为现有技术中过孔的结构示意图；
图2为过孔发生垂直断线的示意图；
图3为本申请实施例的第二过孔的结构示意图；
图4为现有技术中过孔加工工艺过程示意图，其中，图4(a)为第一类过孔加工工艺过程示意图，图4(b)为第二类过孔加工工艺过程示意图；
图5为本申请实施例的过孔的加工方法流程示意图；
图6为本申请实施例的过孔加工工艺过程示意图，其中，图6(a)为第一过孔加工工艺过程示意图，图6(b)为第二过孔加工工艺过程示意图；
图7为本申请实施例的半色调光罩的结构示意图；
图8为本申请实施例的灰阶光罩的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。
过孔是阵列基板上用来连接不同金属层以及连接金属层与阵列基板的外围线路接线端子的一种工艺结构。从设计角度来看，对于TFT LCD的阵列基板，希望过孔在满足功能要求的前提下可以越小越好。因为阵列基板上的空间有限，过孔尽可能小对于增加开口率以及提高板上的空间利用率都是有益的。另外，过孔一般在已经形成了各膜层之后进行加工，会对经过的膜层的性能造成一定的破坏，尺寸较小的过孔对膜层造成的破坏更小，同时过孔自身的寄生电容也会相对减小，使过孔的电气性能得到优化。但另一方面，过孔的尺寸也不可能无限制的小，生产工艺与生产成本制约着孔的加工尺寸，同时，当过孔尺寸太小时，容易发生垂直断线，如图2所示，在位置A处，过孔内的金属层出现了断口。
通常的，阵列基板上的过孔可以分为两类，包括用于连接栅极(扫描线)与外围电路的扫描线端子的第一类过孔，以及用于连接漏极与像素电极的第二类过孔。其中，由于第二类过孔与像素电极相连，对像素电极的电性能影响较大，而像素电极主要用于控制液晶的开关动作，所以第二类过孔的结构与电气性能对阵列基板的整体性能会产生一定的影响。
图1为现有技术中过孔的结构示意图。如图所示，11为像素电极，12为钝化保护层，13、14以及15为组成漏极的三层金属层结构，16为栅极保护层，17为贯穿钝化保护层12以及金属层13，终止于金属层14的过孔，通过该过孔可以实现漏极与像素电极之间的电连接。
需要说明的是，图1中所示的漏极结构是具有三层金属层的叠层结构，这种结构一般基于改善漏极的电性能所设计，优选为由金属铝(Al)和金属钼(Mo)构成。这种三层金属层结构需要通过三次溅射形成。具体为，15是通过第一次溅射形成的金属Mo层，覆盖在栅极绝缘层的上面，栅极绝缘层的成分一般为SiNx，所以第一层金属Mo层15主要用来隔离半导体层与位于金属Mo层15之上的第二层金属层；14是通过第二次溅射形成的金属Al层，是漏极用于传输电信号的传输层；13是通过第三次溅射形成的另一层金属Mo层，与第一层金属Mo层15的作用类似，可以隔离外界对金属Al层14的影响，保护Al层不被氧化。另外，由于Al层在形成时易产生一些突起，这些突起会引入噪声，而金属Mo比金属Al更致密，将金属Mo覆盖在金属Al上，可以钝化金属Al层14上形成的突起，避免由于这些突起而造成的不良。在其它优选的实施例中，叠层结构还可以为Ti-Al-Ti或Cr-Al-Cr的形式，其中金属Ti与金属Cr所起的作用与金属Mo相同。
进一步地，像素电极的成分一般为铟钛氧化物，当其与金属铝相接触时，会发生电化学腐蚀反应，不利于电信号的传输。而金属钼则不会与铟钛氧化物发生反应，所以在这种结构中，起连接作用的主要是金属Mo层。
现有技术中，像素电极通过过孔与金属Mo层形成了环形的接触面(RingContact)，如图1中18所示。考虑到金属Mo层一般较薄，最厚也仅为三四百埃，所以像素电极与金属Mo层的接触面实际上非常小。换句话说，像素电极与金属Mo层之间的接触阻抗很大。由于像素电极在阵列基板中的主要作用是用来形成使液晶分子产生扭转的电压，所以当像素电极与金属Mo层之间的接触阻抗增大的时候，施加在液晶分子上的电压将低于设定值，并且将推迟到达固定电压值的时间。当电压达不到设定值时，液晶分子就无法实现设定的灰阶值，进而影响液晶显示器的显示效果，而推迟到达将会增加液晶显示器的响应时间。
需要注意的是，第一类过孔是用于连接栅极(扫描线)与外围电路的扫描线端子的，不与像素电极发生联系，所以这里主要考虑第二类过孔的影响。
图3为本申请实施例的第二过孔的结构示意图，其中，37为本申请实施例的过孔的结构。与过孔17一样，过孔37也贯穿了整个钝化保护层12，不同的是，过孔37终止于金属层13。这种过孔结构可以有效地改善由于像素电极与漏极金属铝的接触而产生的对信号传输的不利影响。具体为，从图3中可以看出，过孔37的底部轮廓的外表面全部与金属层13圆面接触(Full Contact)，与现有技术中的环形接触(Ring Contact)相比，圆面接触(Full Contact)增大了像素电极与金属钼层之间的接触面积，可以为1-2倍。而随着接触面积的增大，过孔37与金属层13之间的接触阻抗得以显著降低。同时，由于过孔的深度变浅，还能更加有效地防止过孔形成过程中发生的垂直断线。上述改善均可以减小像素电极与漏极金属层之间的接触阻抗。
图4为现有技术中过孔加工工艺过程示意图，其中，图4(a)为第一类过孔加工工艺过程示意图，图4(b)为第二类过孔加工工艺过程示意图。从图中可以看出，现有技术中，第一类过孔与第二类过孔通过相同的工艺步骤加工得到。具体为，先进行成膜前的洗净(图4中未示出)，然后用CVD方式形成一层PA-SiNx保护膜(图4中未示出)，用于保护之前的工艺步骤中形成的阵列结构。接下来，涂布一层光阻(如图4中的41所示)，然后将与过孔对应的图案通过曝光与显影转移到光阻上(如图4中的42所示)，之后对阵列基板进行干蚀刻，同步形成第一类过孔与第二类过孔(如图4中的43所示)。进一步从图中可以看出，由于第二类过孔在需要连通的两层(像素电极与漏极)之间只有一层钝化保护层(如图4(b)中的44所示)，而第一类过孔在需要连通的两层(栅极(扫描线)与外围电路的扫描线端子)之间同时包括钝化保护层与栅极绝缘层(如图4(a)中的45和46所示)，且第一类过孔与第二类过孔是通过一步蚀刻完成的，所以第二类过孔的深度要比实际需要的(即实现像素电极与漏极的电连接)深很多。而根据前面的说明可知，这种过孔具有很多性能上的缺点，不利于改善液晶显示器的显示效果和响应时间。
图5为本申请实施例的过孔的加工方法流程示意图，图6为本申请实施例的过孔加工工艺过程示意图，其中，图6(a)为第一过孔加工工艺过程示意图，图6(b)为第二过孔加工工艺过程示意图，下面结合图5和图6对本申请实施例的过孔的加工方法进行说明。
根据图5，本申请实施例的过孔的加工方法包括如下步骤：
步骤S510，在预制阵列基板上涂布一层光阻，通过对该层光阻进行处理形成第一过孔区域与第二过孔区域，其中，所述第一过孔区域处的光阻被完全去除，所述第二过孔区域处的光阻被部分去除；步骤S520，进行第一次干蚀刻，在第一过孔区域内形成一定深度的第一过孔；步骤S530，灰化光阻，去除所述第二过孔区域处的剩余光阻；步骤S540，进行第二次干蚀刻，在第二过孔区域内形成蚀刻至指定位置的第二过孔。
这里所说的预制基板为完成了栅极及扫描线的图案生成以及完成了漏极、源极及数据线的图案生成，并且已经在上述阵列好的结构上用CVD方式形成了一层PA-SiNx保护膜的阵列基板。涂布好光阻后，利用带有光处理单元的光罩对所述光阻层进行曝光和显影，其中，所述光处理单元对透过它的光照强度进行调制。所使用的带有光处理单元的光罩包括半色调光罩，其结构如图7所示。其中，71为光罩的正常透光部分，用于形成第一类过孔，72为光罩的由半透膜构成的光处理单元，用于形成第二类过孔。71和72以外的部分为光罩的不透光部分，用于保护在前面的工艺步骤中已经形成的阵列图案。经过曝光后，位于71处的光阻可以在之后被完全剥离，位于72处的光阻在之后将被部分剥离。进一步地，光阻的剥离是均匀的，即剥离后的光阻层的表面仍然与涂布形成的原光阻层的表面大致平行，可以在接下来的第一次蚀刻中完全保护住第二类过孔区域。
在另一个优选的实施例中，所使用的带有光处理单元的光罩包括灰阶光罩，其结构如图8所示。其中，81为光罩的正常透光部分，用于形成第一类过孔，82为光罩的由多条狭缝构成的光处理单元，用于形成第二类过孔。灰阶光罩所起的作用与半色调光罩相同，在此不再赘述。
另外需要说明的是，在第一次干蚀刻的时候，会同时对第一类过孔以及第二类过孔处的保留的光阻层进行蚀刻，所以第二类过孔处保留的部分剥离的光阻层的厚度，需要依据第一次干蚀刻的结果进行调整。如果这个保留的光阻层的厚度偏薄，则第二类过孔将在第一次干蚀刻的时候就被提前蚀刻掉一部分，反之若太厚则可能出现第一次干蚀刻之后，第二类过孔处的剩余的光阻不能被完全灰化，进而造成第二次干蚀刻无法蚀刻出第二类过孔的情况。实际中可以通过曝光量(dose)来控制我们需要的保留的光阻层的厚度。同时，还需要兼顾过孔的线宽(CD)，在黄光制程后通过厚度检查机对光阻层的厚度进行量测。经过曝光和显影后的光阻如图6中的62所示，61为涂布光阻之前的预制阵列基板。
接下来，通过第一次干蚀刻，形成一定深度的第一过孔，如图6中的63所示。目前普遍采用的干蚀刻方式为物理化学混合蚀刻的方法，该方法除了能够获得较好的线宽控制之外，还具有比较优良的蚀刻选择比。在本申请的实施例中，需要将第二过孔蚀刻至金属Mo层中，而Mo层是比较薄的，所以对蚀刻选择比的要求特别高，因此采用物理化学混合蚀刻。进一步地，蚀刻时采用RIE(ReactiveIon Etching)的模式，蚀刻气体可以选择SF6+He、SF6+O2或SF6+O2+He等混合气体。
关于第一次干蚀刻过程中的工艺参数的设置与调整，其中主要的工艺参数，例如气体流量、功率、压力等，都可以参照现有技术中过孔蚀刻的工艺参数进行设置。但蚀刻秒数需基于现有工艺方案中的过孔蚀刻的秒数进行减少。
在第一次蚀刻完成之后，利用氧气对第二过孔处剩余的光阻进行灰化处理，使第二过孔暴露出来，为第二次蚀刻做准备，如图6中的64所示。该步骤中所需的氧气的流量以及灰化的时间均可以参照现有4Mask工艺方案中的相关规定进行设置。
第二次干蚀刻同步蚀刻第一过孔区域与第二过孔区域，如图6中的65所示。相关的参数设置同第一次干蚀刻时一样，可以参照现有技术中过孔蚀刻的工艺参数进行设置。蚀刻秒数需基于现有工艺方案中的过孔蚀刻的秒数进行减少。
需要注意的是，两次干蚀刻中，两处过孔的深度存在相互联系，而第一次干蚀刻的第一类过孔的深度还会影响第二类过孔处保留的部分剥离的光阻层的厚度。并且为了达到设计的目的，还需要满足，使第二次蚀刻时的第二类过孔蚀刻至指定金属层(即多层金属层中最后溅射形成的金属层，例如金属钼层)的时候，第一类过孔也可以满足设计要求，即最终形成的第一类过孔可以实现栅极(扫描线)与外围电路的扫描线端子之间的电连接。
在一个实施例中，这种电连接为环形接触(Ring Contact)。具体为，第一类过孔先蚀刻到多层金属层中最后形成的金属层(例如栅极的金属Mo层)，但此时第二类过孔还没完成，所以干蚀刻会继续进行，直至第二类过孔蚀刻至指定金属层(即多层金属层中最后溅射形成的金属层，例如金属钼层)的时候结束干蚀刻。显然，此时第一类过孔已经相当于某种程度上的过刻。但根据前面的分析可知，对于第一类过孔，这种程度的过刻不会对液晶显示器的显示效果与响应时间产生严重的影响，所以是可以接受的。
在其他的实施例中，第一类过孔与第二类过孔均蚀刻至多层金属层中最后溅射形成的金属层，即均为圆面接触(Full Contact)，这时第一类过孔的电学性能要比第一种情况中更好，但需要经过精确的计算与控制。
过孔的制造加工是一个比较精密的过程，制孔过程会受到很多干扰信号的影响，例如温度、湿度、粉尘以及加工设备使用时的状态等都可能导致制孔出现偏差。正如检查伴随阵列基板制作的整个过程一样，需要对完成加工的过孔进行切片，拍照及量测，以保证满足设计的要求。同时也可以在制定确定的工艺加工参数前通过重复上述试验过程来获得一个更优的参数值指导加工。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种制造阵列基板上过孔的方法，包括以下步骤，
在预制阵列基板上涂布一层光阻，通过对该层光阻进行处理形成第一过孔区域与第二过孔区域，其中，所述第一过孔区域处的光阻被完全去除，所述第二过孔区域处的光阻被部分去除；
进行第一次干蚀刻，在第一过孔区域内形成一定深度的第一过孔；
灰化光阻，去除所述第二过孔区域处的剩余光阻；
进行第二次干蚀刻，在第二过孔区域内形成蚀刻至指定位置的第二过孔。
2.根据权利要求1所述的方法，其特征在于，对涂布的光阻层进行处理包括：利用带有光处理单元的光罩对所述光阻层进行曝光和显影，其中，所述光处理单元对透过它的光照强度进行调制。
3.根据权利要求2所述的方法，其特征在于，所述带有光处理单元的光罩包括半色调光罩，其中，所述半色调光罩具有由半透膜构成的光处理单元，用于形成第二过孔区域。
4.根据权利要求2所述的方法，其特征在于，所述带有光处理单元的光罩包括灰阶光罩，其中，所述灰阶光罩具有由多条狭缝构成的光处理单元，用于形成第二过孔区域。
5.根据权利要求1所述的方法，其特征在于，在所述指定位置处，第二过孔底部轮廓的外表面与指定位置的金属层之间圆面接触。
6.根据权利要求1所述的方法，其特征在于，当所述第二过孔蚀刻至指定位置时，所述第一过孔至少蚀刻至所述第一过孔区域内露出金属层的位置。
7.根据权利要求1所述的方法，其特征在于，根据第一次干蚀刻的结果调整所述第二过孔区域处的被部分去除的光阻的厚度。
8.一种根据权利要求1-7中任一项所述的方法制造的TFT阵列基板，包括：
第一过孔区域，设置有连接外围线路驱动端子与栅极金属层的第一过孔；
第二过孔区域，设置有连接像素电极与漏极金属层的第二过孔；
其中，漏极金属层为多层金属层结构，所述第二过孔底部轮廓的外表面与所述多层金属层结构中最后形成的金属层之间圆面接触。
9.根据权利要求8所述的TFT阵列基板，其特征在于，所述多层金属层结构包括：
底部金属钼层，用于隔离半导体层与位于该金属钼层上面的其他金属层；
金属铝层，用于传输信号；
顶部金属钼层，用于保护金属铝层。
CN201510088070.1A 2015-02-26 2015-02-26 一种制造阵列基板上过孔的方法 Pending CN104658970A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510088070.1A CN104658970A (zh) 2015-02-26 2015-02-26 一种制造阵列基板上过孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510088070.1A CN104658970A (zh) 2015-02-26 2015-02-26 一种制造阵列基板上过孔的方法

Publications (1)

Publication Number Publication Date
CN104658970A true CN104658970A (zh) 2015-05-27

Family

ID=53249939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510088070.1A Pending CN104658970A (zh) 2015-02-26 2015-02-26 一种制造阵列基板上过孔的方法

Country Status (1)

Country Link
CN (1) CN104658970A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108132567A (zh) * 2017-12-28 2018-06-08 深圳市华星光电技术有限公司 一种阵列基板的过孔结构及光罩
WO2020140783A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 测试基板及其制作方法、测试方法、显示基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034118A1 (en) * 2000-04-25 2001-10-25 Gow-Zin Yiu Method for defining windows with defferent etching depths simultaneously
CN1577434A (zh) * 2003-07-23 2005-02-09 精工爱普生株式会社 薄膜半导体器件和薄膜半导体器件的制造方法
CN102683266A (zh) * 2011-03-16 2012-09-19 上海中航光电子有限公司 显示装置接触孔形成方法
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN103219336A (zh) * 2013-03-29 2013-07-24 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034118A1 (en) * 2000-04-25 2001-10-25 Gow-Zin Yiu Method for defining windows with defferent etching depths simultaneously
CN1577434A (zh) * 2003-07-23 2005-02-09 精工爱普生株式会社 薄膜半导体器件和薄膜半导体器件的制造方法
CN102683266A (zh) * 2011-03-16 2012-09-19 上海中航光电子有限公司 显示装置接触孔形成方法
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN103219336A (zh) * 2013-03-29 2013-07-24 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108132567A (zh) * 2017-12-28 2018-06-08 深圳市华星光电技术有限公司 一种阵列基板的过孔结构及光罩
CN108132567B (zh) * 2017-12-28 2020-09-18 深圳市华星光电技术有限公司 一种阵列基板的过孔结构及光罩
WO2020140783A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 测试基板及其制作方法、测试方法、显示基板
US12058924B2 (en) 2019-01-03 2024-08-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Test substrate and manufacturing method therefor, test method, and display substrate

Similar Documents

Publication Publication Date Title
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
US10197877B2 (en) Array substrate and method for manufacturing the same and display device
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN107230661A (zh) 一种阵列基板及其制备方法、显示装置
CN104576542A (zh) 阵列基板及其制作方法、显示装置
CN104157613B (zh) 一种阵列基板的制备方法
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US20160027797A1 (en) Array substrate, manufacturing method thereof, and display device
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN103441128A (zh) 一种tft阵列基板及其制造方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN100447628C (zh) 彩色滤光层的制造方法
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
JP2007010956A (ja) 表示装置およびその製造方法。
CN106024705B (zh) Tft基板的制作方法
CN104914629A (zh) 显示装置
CN103280428A (zh) Tft-lcd阵列面板结构及其制造方法
CN102646630A (zh) 一种tft-lcd阵列基板构造及其制造方法
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104658970A (zh) 一种制造阵列基板上过孔的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150527

RJ01 Rejection of invention patent application after publication