CN108319105A - 一种掩膜板以及阵列基板的制备方法 - Google Patents
一种掩膜板以及阵列基板的制备方法 Download PDFInfo
- Publication number
- CN108319105A CN108319105A CN201810118059.9A CN201810118059A CN108319105A CN 108319105 A CN108319105 A CN 108319105A CN 201810118059 A CN201810118059 A CN 201810118059A CN 108319105 A CN108319105 A CN 108319105A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- hole region
- half via
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种掩膜板及阵列基板的制备方法，通过在掩膜板用于形成半过孔的掩膜图形内设置至少一个功能部，该功能部与半过孔的深孔区域和浅孔区域的交界处相对应，用于在形成半过孔的过程中，在待刻蚀的基板上与深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且该位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度；在刻蚀半过孔的过程中，深孔区域和浅孔区域的交界处先刻蚀到光刻胶，在半过孔刻蚀完成前保证残留的光刻胶刻蚀不会过早消耗完，从而避免底切现象，覆盖半过孔的电极层可以与深孔区域的电极层和浅孔区域的金属层牢固连接，从而保证信号的有效转接，无需要增大半过孔外围电极层的连接宽度，从而提升像素开口率及面板透过率。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种掩膜板及阵列基板的制备方法。
背景技术
随着显示技术的发展，人们对显示屏的透过率要求越来越高，因此对像素的开口率要求越来越高，为提升像素开口率，出现了半过孔转接的设计，即半过孔的部分区域位于信号输入层，另一部分区域位于信号输出层，通过一个半过孔即可实现不同膜层间的信号转接。不同于传统过孔的是，传统过孔位于单一膜层上面，若需要转接两个膜层间的信号则需要多个过孔。
在制作半过孔的工艺过程中，由于在半过孔的深孔区域和浅孔区域需要的刻蚀深度不同，深孔区域和浅孔区域的交界处会因为浅孔区域金属层与深孔区域绝缘层之间刻蚀速率差异明显导致严重的底切现象，电极层在此处断裂无法实现信号有效转接。这样就需要补偿半过孔外围电极层的宽度以利用半过孔外围的电极层实现信号有效转接，但是，增加半过孔外围电极层的宽度又会降低像素开口率。
发明内容
本发明针对现有技术中存在的上述不足，提供一种掩膜板及阵列基板的制备方法，用以至少部分解决现有的半过孔无法兼顾电极层牢固连接和像素开口率的问题。
本发明为解决上述技术问题，采用如下技术方案：
本发明提供一种掩膜板，包括用于在待刻蚀的基板上形成半过孔的掩膜图形，其特征在于，所述掩膜图形内设置有至少一个功能部，所述功能部与所述半过孔的深孔区域和浅孔区域的交界处相对应，用于在形成所述半过孔的过程中，在所述基板上与所述半过孔的深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且所述位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度，以使所述交界处相对应位置的光刻胶在半过孔的刻蚀过程中能够同时被刻蚀。
优选的，所述功能部包括至少一个条状结构。
优选的，所述功能部包括一个条状结构，且所述条状结构的宽度小于曝光机的分辨率。
优选的，所述功能部包括多个条状结构，各所述条状结构平行且间隔设置，各所述条状结构的宽度小于曝光机的分辨率，且相邻所述条状结构之间的距离小于曝光机的分辨率。
优选的，所述光刻胶为正性光刻胶，所述掩膜图形为透光区，所述功能部为阻挡部；或者，所述光刻胶为负性光刻胶，所述掩膜图形为非透光区，所述功能部为镂空部。
本发明还提供一种阵列基板的制备方法，包括以下步骤：
在衬底基板上形成第一电极层、第一绝缘层和第二绝缘层，所述第一电极层、第一绝缘层和第二绝缘层在所述衬底基板上依次层叠设置；
在所述第二绝缘层上涂覆光刻胶；
对完成上述步骤的衬底基板采用如前所述的掩膜板进行曝光、显影、刻蚀，以在所述第二绝缘层上形成半过孔的图形；其中，在显影之后、刻蚀之前，在所述第二绝缘层上与所述半过孔的深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且所述位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度，以使所述交界处相对应位置的光刻胶在半过孔的刻蚀过程中能够同时被刻蚀。
进一步的，在衬底基板上形成第一绝缘层之后、形成第二绝缘层之前，所述方法还包括：形成源漏金属层，其中，与所述半过孔的浅孔区域相对应的掩膜图形与所述源漏金属层的位置相对应。
进一步的，所述在所述第二绝缘层上形成半过孔的图形之后，所述方法还包括：
在所述第二绝缘层上形成第二电极层，以使所述第二电极层在所述半过孔的深孔区域与所述第一电极层搭接，并在所述半过孔的浅孔区域与所述源漏金属层搭接。
进一步的，在形成第一电极层之后、第一绝缘层之前，所述方法还包括：形成栅极层；或者，
所述在形成第一绝缘层之前，所述方法还包括：通过构图工艺在所述衬底基板上同步形成第一电极层和栅极层。
本发明能够实现以下有益效果：
本发明提供的掩膜板及阵列基板的制备方法，通过在掩膜板用于形成半过孔的掩膜图形内设置至少一个功能部，该功能部与半过孔的深孔区域和浅孔区域的交界处相对应，用于在形成半过孔的过程中，在待刻蚀的基板上与半过孔的深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且该位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度，以使所述交界处相对应位置的光刻胶在半过孔的刻蚀过程中能够同时被刻蚀；在刻蚀半过孔的过程中，半过孔的深孔区域和浅孔区域的交界处(即易发生底切的位置)先刻蚀到光刻胶，在半过孔刻蚀完成前保证残留的光刻胶刻蚀不会过早消耗完，从而避免浅孔区域的金属层与深孔区域的绝缘层之间因刻蚀速率差异导致的底切现象，覆盖半过孔的电极层可以与深孔区域的电极层和浅孔区域的金属层牢固连接，从而保证信号的有效转接，无需要增大半过孔外围电极层的连接宽度，从而提升像素开口率及面板透过率。此外，本发明的阵列基板的制备方法采用改进后的掩膜板制备，不会增加生产成本。
附图说明
图1为本发明提供的掩膜板的局部结构示意图；
图2为利用图1的掩膜板制备阵列基板时，显影后的阵列基板的结构示意图；
图3为利用图1的掩膜板制备的阵列基板的结构示意图。
图例说明：
10、掩膜板 20、基板 30、半过孔
40、光刻胶 11、掩膜图形 12、功能部
301、深孔区域 302、浅孔区域 201、衬底基板
202、第一电极层 203、第一绝缘层 204、源漏金属层
205、第二绝缘层 206、第二电极层
具体实施方式
下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合图1和图2所示，图1为本发明提供的掩膜板的局部结构示意图，图2为利用图1的掩膜板制备阵列基板时，显影后的阵列基板的结构示意图。
结合图1、图2和图3所示，本发明提供一种掩膜板10，掩膜板10包括掩膜图形11，掩膜图形11用于在待刻蚀的基板20上形成半过孔30，在本发明实施例中，待刻蚀的基板20为阵列基板。掩膜图形11内设置有至少一个功能部12，功能部12与半过孔30的深孔区域301和浅孔区域302的交界处相对应，用于在形成半过孔30的过程中，在基板20上与半过孔30的深孔区域301和浅孔区域302的交界处相对应的位置保留光刻胶40，且所述位置的光刻胶40的厚度d1小于非半过孔30位置的光刻胶40的厚度d2，以使所述交界处相对应位置的光刻胶40在半过孔30的刻蚀过程中能够同时被刻蚀。
需要说明的是，除了用于形成半过孔30的掩膜图形11之外，掩膜板10还可以包括其他掩膜图形(图中未绘示)，例如，用于形成单个过孔的掩膜图形，以及用于形成膜层图案的掩膜图形，在图1中，为了清楚表明本发明的技术方案，只示出了形成半过孔30的掩膜图形11。
掩膜板10能够在阵列基板上刻蚀半过孔30，待刻蚀的阵列基板20的结构如图3所示，包括：衬底基板201以及依次设置在衬底基板201上的第一电极层202、第一绝缘层203、源漏金属层204、第二绝缘层205和第二电极层206，在第一绝缘层203和第二绝缘层205上形成有半过孔30，其中，半过孔30的深孔区域301贯穿第一绝缘层203和第二绝缘层205，半过孔30的浅孔区域302贯穿第二绝缘层205，源漏金属层204位于浅孔区域302的下方，并未延伸至深孔区域301。第二电极层206覆盖半过孔30，在半过孔30的深孔区域301与第一电极层202搭接，并在半过孔30的浅孔区域302与源漏金属层204搭接。
在第二绝缘层205上形成半过孔30的图形的过程中，通常采用干法刻蚀方式，能够将深孔区域301与浅孔区域302的交界位置残留的光刻胶40去除，并刻蚀掉该位置处的第二绝缘层205，从而形成半过孔30的图形。
基板20上与半过孔30的深孔区域301和浅孔区域302的交界处的光刻胶40的厚度取决于第二绝缘层205的厚度和刻蚀条件。刻蚀条件不同，刻蚀选择比就不同，例如，用于过孔刻蚀的刻蚀选择比通常是0.5～1，也就是说要刻蚀厚度为4000A的第二绝缘层205，则所述交界处的光刻胶40的厚度即为2000～4000A。
需要说明的是，基板20还包括栅极层(图中未绘示)，栅极层位于第一电极层202和第一绝缘层203之间。第一电极层202和第二电极层206的材料可以为ITO(Indium TinOxide，氧化铟锡)，第一绝缘层203为栅绝缘层，第一绝缘层203和第二绝缘层205的材料可为氮化硅或氧化硅。
本发明提供的掩膜板10，通过在掩膜板10用于形成半过孔30的掩膜图形11内设置至少一个功能部12，该功能部12与半过孔30的深孔区域301和浅孔区域302的交界处相对应，用于在形成半过孔30的过程中，在待刻蚀的基板20上与半过孔30的深孔区域301和浅孔区域302的交界处相对应的位置保留光刻胶40，且该位置的光刻胶40的厚度d1小于非半过孔位置的光刻胶40的厚度d2，以使所述交界处相对应位置的光刻胶40在半过孔30的刻蚀过程中能够同时被刻蚀；在刻蚀半过孔30过程中，半过孔30的深孔区域301和浅孔区域302的交界处(即易发生底切的位置)先刻蚀到光刻胶40，在半过孔30刻蚀完成前保证残留的光刻胶40不会过早消耗完，从而避免浅孔区域302下方的金属层(即源漏金属层204)与深孔区域301下方的绝缘层(即第一绝缘层203)之间因刻蚀速率差异导致的底切现象，覆盖半过孔30内的电极层(即第二电极层206)可以与深孔区域301下方的电极层(即第一电极层202)和浅孔区域302下方的源漏金属层204牢固连接，从而保证信号的有效转接，无需要增大半过孔30外围第二电极层206的连接宽度，从而提升像素开口率及面板透过率。
如图1所示，功能部12包括至少一个条状结构，所述条状结构与半过孔30的深孔区域301和浅孔区域302的交界位置相对应。
优选的，功能部12包括一个条状结构，且条状结构的宽度小于曝光机的分辨率，条状结构的宽度是指，用于形成深孔区域301的部分掩膜图形11到用于形成浅孔区域302的部分掩膜图形11的方向上的宽度。将条状结构的宽度设计为小于曝光机的分辨率，使该位置在曝光时产生灰阶衍射效应，在深孔区域301与浅孔区域302的交界位置残留有光刻胶40，且该位置的光刻胶40的厚度d1小于非半过孔位置的光刻胶40的厚度(即未曝光的光刻胶40的厚度d2)，从而避免刻蚀时发生底切。
需要说明的是，功能部12也可以包括多个条状结构，各条状结构平行且间隔设置，各条状结构的宽度均小于曝光机的分辨率，且相邻条状结构之间的距离小于曝光机的分辨率。条状结构的数量及宽度可以根据实际刻蚀工艺确定。
结合图1和图2所示，光刻胶40可以采用正性光刻胶，涂覆在第二绝缘层205上，此时，掩膜板10上的掩膜图形11为透光区，功能部12为阻挡部(即非透光区)。
采用掩膜板10对形成有第二绝缘层205的衬底基板201进行曝光，使掩膜图形11对应的光刻胶40受到紫外光照射发生化学反应，以改变其在显影液中的溶解度。然后进行显影工艺，将感光部分的光刻胶40(即与掩膜图形11中除功能部12之外的其他部分相对应的光刻胶40)去除，并留下未感光部分的光刻胶40(即与功能部12相对应的光刻胶40)，从而使光刻胶40在基板20上形成与掩膜图形11相对应的图形，其中，该光刻胶图形在深孔区域301和浅孔区域302的交界处的厚度小于非半过孔位置的厚度(即未曝光的光刻胶40的厚度)，这样，在深孔区域301和浅孔区域302的交界处的光刻胶40能够在半过孔的刻蚀过程中同时被刻蚀。
光刻胶40也可以采用负性光刻胶，涂覆在第二绝缘层205上，此时，掩膜板10上的掩膜图形11为非透光区，功能部12为镂空部(即透光区)。
采用掩膜板10对形成有第二绝缘层205的衬底基板201进行曝光，使掩膜图形11对应的光刻胶40受到紫外光照射发生化学反应，以改变其在显影液中的溶解度。然后进行显影工艺，将未感光部分的光刻胶40(即与掩膜图形11中除功能部12之外的其他部分相对应的光刻胶40)去除，并留下感光部分的光刻胶40(即与功能部12相对应的光刻胶40)，从而使光刻胶40在基板20上形成与掩膜图形11相反的图形，其中，该光刻胶图形在深孔区域301和浅孔区域302的交界处的厚度小于非半过孔位置的厚度(即未曝光的光刻胶40的厚度)，这样，在深孔区域301和浅孔区域302的交界处的光刻胶40能够在半过孔的刻蚀过程中同时被刻蚀。
本发明实施例还提供一种阵列基板的制备方法，结合图1-3所示，所述方法包括以下步骤：
步骤1，在衬底基板201上形成第一电极层202、第一绝缘层203和第二绝缘层205，其中，第一电极层202、第一绝缘层203和第二绝缘层205在衬底基板201上依次层叠设置。
在形成第一电极层202之后、第一绝缘层203之前，还可以形成栅极层(图中未绘示)，可以在衬底基板201上依次形成第一电极层202、栅极层和第一绝缘层203。或者，也可以在形成第一绝缘层203之前，通过构图工艺在衬底基板201上同步形成第一电极层202和栅极层，具体的，采用半色调掩膜板，利用构图工艺在衬底基板201上同步形成第一电极层202和栅极层。
需要说明的是，在衬底基板201上形成第一绝缘层203之后、形成第二绝缘层205之前，所述方法还包括以下步骤：形成源漏金属层204，其中，与半过孔30的浅孔区域302相对应的掩膜图形与源漏金属层204的位置相对应。
步骤2，在第二绝缘层205上涂覆光刻胶40。
步骤3，对完成上述步骤的衬底基板201采用掩膜板进行曝光、显影、刻蚀，以在第二绝缘层205上形成半过孔30的图形。
其中，在本步骤中使用的掩膜板即为前述的掩膜板。
如图2所示，与半过孔30的浅孔区域302相对应的掩膜图形11与源漏金属层204的位置相对应。在显影之后、刻蚀之前，在第二绝缘层205上与半过孔30的深孔区域301和浅孔区域302的交界处相对应的位置保留光刻胶40，且所述位置(即与半过孔30的深孔区域301和浅孔区域302的交界处相对应的位置)的光刻胶40的厚度d1小于非半过孔位置的光刻胶40的厚度d2。由于功能部12的宽度小于曝光机的分辨率，使该位置在曝光时产生灰阶衍射效应，在深孔区域301与浅孔区域302的交界位置残留有光刻胶40，且该位置的光刻胶40的厚度小于未曝光的光刻胶40的厚度，从而避免刻蚀时发生底切，而且，所述交界处相对应位置的光刻胶40在半过孔30的刻蚀过程中能够同时被刻蚀。
需要说明的是，在第二绝缘层205上形成半过孔30的图形的过程中，通常采用干法刻蚀方式，能够将深孔区域301与浅孔区域302的交界位置残留的光刻胶40去除，并刻蚀掉该位置处的第二绝缘层205，从而形成半过孔30的图形。
基板20上与半过孔30的深孔区域301和浅孔区域302的交界处的光刻胶40的厚度取决于第二绝缘层205的厚度和刻蚀条件。刻蚀条件不同，刻蚀选择比就不同，例如，用于过孔刻蚀的刻蚀选择比通常是0.5～1，也就是说要刻蚀厚度为4000A的第二绝缘层205，则所述交界处的光刻胶40的厚度即为2000～4000A。
进一步的，在第二绝缘层205上形成半过孔30的图形(即步骤3)之后，所述方法还包括以下步骤：
步骤4，在第二绝缘层205上形成第二电极层206，以使第二电极层206在半过孔30的深孔区域301与第一电极层202搭接，并在半过孔30的浅孔区域302与源漏金属层204搭接。
通过上述步骤1-4可以看出，本发明提供的阵列基板的制备方法，通过在掩膜板10用于形成半过孔30的掩膜图形11内设置至少一个功能部12，该功能部12与半过孔30的深孔区域301和浅孔区域302的交界处相对应，用于在形成半过孔30的过程中，在待刻蚀的基板20上与半过孔30的深孔区域301和浅孔区域302的交界处相对应的位置保留光刻胶40，且该位置的光刻胶40的厚度d1小于非半过孔位置的光刻胶40的厚度d2，以使所述交界处相对应位置的光刻胶40在半过孔30的刻蚀过程中能够同时被刻蚀；在刻蚀半过孔30过程中，半过孔30的深孔区域301和浅孔区域302的交界处(即易发生底切的位置)先刻蚀到光刻胶40，在半过孔30刻蚀完成前保证残留的光刻胶40不会过早消耗完，从而避免浅孔区域302下方的金属层(即源漏金属层204)与深孔区域301下方的绝缘层(即第一绝缘层203)之间因刻蚀速率差异导致的底切现象，覆盖半过孔30内的电极层(即第二电极层206)可以与深孔区域301下方的电极层(即第一电极层202)和浅孔区域302下方的源漏金属层204牢固连接，从而保证信号的有效转接，无需要增大半过孔30外围第二电极层206的连接宽度，从而提升像素开口率及面板透过率。而且，所述基板20采用改进后的掩膜板制备，不会增加生产成本。
在本发明实施例中，利用前述的掩膜板在第二绝缘层205上形成半过孔30，但是本领域技术人员可知，也可以在有机膜上形成与所述掩膜板相同的掩膜图形，以形成半过孔。
需要说明的是，也可以不采用前述的掩膜板在基板20上形成半过孔30，而是采用HTM(Half Tone Mask，半色调掩膜板)在基板20上形成包括深孔区域301和浅孔区域302的半过孔30，同样可以实现与采用前述的掩膜板相同的效果。其中，HTM掩膜板上与半过孔30的深孔区域301和浅孔区域302交界处对应位置的掩膜图形11的透光率小于用于形成深孔区域301和浅孔区域302的掩膜图形11的透光率，因此同样可以在深孔区域301和浅孔区域302交界处形成光刻胶残留，从而避免浅孔区域302下方的金属层(即源漏金属层204)与深孔区域301下方的绝缘层(即第一绝缘层203)之间因刻蚀速率差异导致的底切现象，覆盖半过孔30的电极层(即第二电极层206)可以与深孔区域301下方的电极层(即第一电极层202)和浅孔区域302下方的源漏金属层204牢固连接，从而保证信号的有效转接，无需要增大半过孔30外围第二电极层206的连接宽度，从而提升像素开口率及面板透过率。然而，HTM掩膜板的采购成本稍贵，会增加生产成本。
在本发明实施例中，利用本发明的掩膜板形成的半过孔30用于连接源漏金属层204和第一电极层202，需要说明的是，也可以在栅极层的相应位置，利用本发明的掩膜板形成半过孔30，以连接源漏金属层204和栅极层。其中，与半过孔30的浅孔区域302相对应的掩膜图形与源漏金属层204的位置相对应，与半过孔30的深孔区域301相对应的掩膜图形与栅极层的位置相对应，在第二绝缘层205上还需要形成栅极金属层，以使栅极金属层在半过孔30的深孔区域301与栅极层搭接，并在半过孔30的浅孔区域302与源漏金属层204搭接。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种掩膜板，包括用于在待刻蚀的基板上形成半过孔的掩膜图形，其特征在于，所述掩膜图形内设置有至少一个功能部，所述功能部与所述半过孔的深孔区域和浅孔区域的交界处相对应，用于在形成所述半过孔的过程中，在所述基板上与所述半过孔的深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且所述位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度，以使所述交界处相对应位置的光刻胶在半过孔的刻蚀过程中能够同时被刻蚀。
2.如权利要求1所述的掩膜板，其特征在于，所述功能部包括至少一个条状结构。
3.如权利要求2所述的掩膜板，其特征在于，所述功能部包括一个条状结构，且所述条状结构的宽度小于曝光机的分辨率。
4.如权利要求2所述的掩膜板，其特征在于，所述功能部包括多个条状结构，各所述条状结构平行且间隔设置，各所述条状结构的宽度小于曝光机的分辨率，且相邻所述条状结构之间的距离小于曝光机的分辨率。
5.如权利要求1-4任一项所述的掩膜板，其特征在于，所述光刻胶为正性光刻胶，所述掩膜图形为透光区，所述功能部为阻挡部；或者，所述光刻胶为负性光刻胶，所述掩膜图形为非透光区，所述功能部为镂空部。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在衬底基板上形成第一电极层、第一绝缘层和第二绝缘层，所述第一电极层、第一绝缘层和第二绝缘层在所述衬底基板上依次层叠设置；
在所述第二绝缘层上涂覆光刻胶；
对完成上述步骤的衬底基板采用如权利要求1-5任一项所述的掩膜板进行曝光、显影、刻蚀，以在所述第二绝缘层上形成半过孔的图形；其中，在显影之后、刻蚀之前，在所述第二绝缘层上与所述半过孔的深孔区域和浅孔区域的交界处相对应的位置保留光刻胶，且所述位置的光刻胶的厚度小于非半过孔位置的光刻胶的厚度，以使所述交界处相对应位置的光刻胶在半过孔的刻蚀过程中能够同时被刻蚀。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，在衬底基板上形成第一绝缘层之后、形成第二绝缘层之前，所述方法还包括：形成源漏金属层，其中，与所述半过孔的浅孔区域相对应的掩膜图形与所述源漏金属层的位置相对应。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述第二绝缘层上形成半过孔的图形之后，所述方法还包括：
在所述第二绝缘层上形成第二电极层，以使所述第二电极层在所述半过孔的深孔区域与所述第一电极层搭接，并在所述半过孔的浅孔区域与所述源漏金属层搭接。
9.如权利要求6-8任一项所述的阵列基板的制备方法，其特征在于，在形成第一电极层之后、第一绝缘层之前，所述方法还包括：形成栅极层；或者，
所述在形成第一绝缘层之前，所述方法还包括：通过构图工艺在所述衬底基板上同步形成第一电极层和栅极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810118059.9A CN108319105A (zh) | 2018-02-06 | 2018-02-06 | 一种掩膜板以及阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810118059.9A CN108319105A (zh) | 2018-02-06 | 2018-02-06 | 一种掩膜板以及阵列基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108319105A true CN108319105A (zh) | 2018-07-24 |
Family
ID=62901994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810118059.9A Pending CN108319105A (zh) | 2018-02-06 | 2018-02-06 | 一种掩膜板以及阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108319105A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378271A (zh) * | 2018-10-22 | 2019-02-22 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| CN111129029A (zh) * | 2019-12-17 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060560A1 (en) * | 2001-02-27 | 2006-03-23 | Shusaku Kido | Process for forming pattern and method for producing liquid crystal display apparatus |
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| CN102751241A (zh) * | 2012-06-29 | 2012-10-24 | 京东方科技集团股份有限公司 | 一种阵列基板过孔的制作方法及阵列基板制作工艺 |
| US20140167079A1 (en) * | 2012-12-14 | 2014-06-19 | Beijing Boe Display Technology Co., Ltd. | Array substrate, method for fabricating the same and display device |
| CN105161495A (zh) * | 2015-07-23 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN105892225A (zh) * | 2016-06-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种掩膜板及阵列基板 |
-
2018
- 2018-02-06 CN CN201810118059.9A patent/CN108319105A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060560A1 (en) * | 2001-02-27 | 2006-03-23 | Shusaku Kido | Process for forming pattern and method for producing liquid crystal display apparatus |
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| CN102751241A (zh) * | 2012-06-29 | 2012-10-24 | 京东方科技集团股份有限公司 | 一种阵列基板过孔的制作方法及阵列基板制作工艺 |
| US20140167079A1 (en) * | 2012-12-14 | 2014-06-19 | Beijing Boe Display Technology Co., Ltd. | Array substrate, method for fabricating the same and display device |
| CN105161495A (zh) * | 2015-07-23 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN105892225A (zh) * | 2016-06-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种掩膜板及阵列基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378271A (zh) * | 2018-10-22 | 2019-02-22 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| CN111129029A (zh) * | 2019-12-17 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103033999B (zh) | 薄膜晶体管基板和制造薄膜晶体管基板的方法 | |
| CN100485500C (zh) | 液晶显示器件的制造方法 | |
| TWI237726B (en) | Active matrix substrate having column spacers integral with protective layer and process for fabrication thereof | |
| KR101223098B1 (ko) | 표시장치 및 이의 제조방법 | |
| WO2016033887A1 (zh) | 触控面板及其制作方法 | |
| JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| JP2019517009A (ja) | アレイ基板、表示装置及び製造方法 | |
| CN105867689B (zh) | 一种触控显示基板的制作方法及触控显示装置的阵列基板 | |
| WO2015043219A1 (zh) | 彩膜基板、触控显示装置及彩膜基板的制作方法 | |
| CN109634467A (zh) | 一种阵列基板及其制备方法 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| CN105807507B (zh) | 显示面板及其制作方法、以及显示装置 | |
| CN108538854A (zh) | 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置 | |
| WO2018219131A1 (zh) | 显示基板的制备方法、显示基板和显示装置 | |
| CN108807470A (zh) | 触控显示屏的制作方法 | |
| CN103091912B (zh) | 阵列基板与具有该阵列基板的液晶面板及其制造方法 | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| WO2019179339A1 (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN108319105A (zh) | 一种掩膜板以及阵列基板的制备方法 | |
| CN109003989A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| CN109752891A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN106486494A (zh) | 显示装置 | |
| JP2011048400A (ja) | 液晶ディスプレー下基板の製造方法 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| KR20120036186A (ko) | 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180724 |