CN105892225A - 一种掩膜板及阵列基板 - Google Patents

一种掩膜板及阵列基板 Download PDF

Info

Publication number
CN105892225A
CN105892225A CN201610463838.3A CN201610463838A CN105892225A CN 105892225 A CN105892225 A CN 105892225A CN 201610463838 A CN201610463838 A CN 201610463838A CN 105892225 A CN105892225 A CN 105892225A
Authority
CN
China
Prior art keywords
mask plate
transparent
semi
area
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610463838.3A
Other languages
English (en)
Inventor
徐德智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610463838.3A priority Critical patent/CN105892225A/zh
Publication of CN105892225A publication Critical patent/CN105892225A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供一种掩膜板及阵列基板。其中掩膜板用以形成阵列基板上绝缘层的图形，所述绝缘层包括有过孔，所述掩膜板包括：对应所述过孔的第一区域，所述第一区域设置有半透光图形。本发明的掩膜板在对应的过孔区域上设置有半透光图形，基于该半透光图形的设计，在对绝缘层过孔区域上方的光刻胶层进行曝光后，可在绝缘层过孔区域上方保留一层厚度较薄的光刻胶图形，该光刻胶图形可以降低刻蚀气体刻蚀程度，从而避免绝缘层过孔区域下方的金属保护层被刻穿，最终导致金属层受到氧化后降低导电性能。

Description

一种掩膜板及阵列基板
技术领域
本发明涉及显示技术领域，特别是涉及一种掩膜板及阵列基板。
背景技术
在现有的显示装置的制作过程中，需要对绝缘层进行构图形成过孔，以连接位于不同图层的导线、跳线、电极等。以显示装置上的薄膜晶体管为例，薄膜晶体管中的绝缘层的过孔主要作用是将漏极与其他图层的像素电极连接。目前最经济和成熟的漏极材料是铝，但是铝的表面极易被氧化呈Al2O3绝缘层，明显影响了漏极的欧姆接触特性，使薄膜晶体管的器件性能严重劣化。
为了解决此问题，通常在Al表面镀制一层或多层金属阻挡层以阻止Al与氧气接触。常用的阻挡层金属有钼，铬，钒，钕等，要求也具有较好的导电特性。然而在形成过孔的干法刻蚀工艺过程中，为了保证像素电极与漏极接触特性，需要确保过孔位置的绝缘层被完全刻蚀掉，所以工艺上需要过刻。在过刻后，就会出现或多或少的金属阻挡层被刻蚀掉的问题，造成Al直接暴露在外部而生成Al2O3，导致显示装置出现诸如异常显示、亮点等不良现象。
在过孔刻蚀过程中，由于起刻蚀保护作用的光刻胶的边缘处具有一定的坡度角形貌，因此会导致光刻胶边缘部下面的绝缘层难以被刻蚀完整。而目前的解决方法是，加大刻蚀强度，但如此一来会导致过孔的中央位置刻蚀量较大，进而使中央位置下方的金属阻挡层的损失比周边的要多。所以在现有技术中，过孔中央位置更容易出现像素电极与漏极的欧姆接触特性劣化的问题。该问题不仅仅出现在薄膜晶体管上，也适用于对显示装置中其他绝缘层进行过孔刻蚀的场景。
发明内容
本发明的目的是解决现有过孔刻蚀技术中，易对过孔区域造成过量刻蚀的问题。
为实现上述目的，一方面，本发明提供一种掩膜板，用以形成阵列基板上绝缘层的图形，所述绝缘层包括有过孔，其中，所述掩膜板包括：
对应所述过孔的第一区域，所述第一区域设置有半透光图形。
可选地，所述掩膜板还包括：
除所述第一区域之外的第二区域，所述第二区域上设置有遮光图形，所述半透光图形设置在所述第一区域的中心，所述遮光图形与所述半透光图形间隔既定距离。
可选地，所述既定距离为0.5至2微米。
可选地，所述半透光图形由多个阵列排布的半透光子图形构成。
可选地，每个半透光子图形的厚度为1微米。
可选地，所述半透光图形完全覆盖所述第一区域，且所述半透光图形的中心部的厚度大于所述半透光图形的边缘部的厚度。
可选地，所述半透光图形呈一凸透镜结构，且该凸透镜结构的最大厚度为3-15微米。
可选地，所述半透光图形为阶梯结构，且该阶梯结构的中间部的厚度为3-15微米，边缘部的厚度为1-2微米。
可选地，所述半透光图形的材料为银离子聚集的碱性石英玻璃，且该碱性石英玻璃的银离子聚集度与所述半透光图形的透光率具有对应关系。
另一方面，本发明还提供一种阵列基板，所述阵列基板的绝缘层为上述的掩膜板制作得到。
本发明的上述方案具有如下有益效果：
本发明的掩膜板在对应的过孔区域上设置有半透光图形，基于该半透光图形的设计，在对绝缘层过孔区域上方的光刻胶层进行曝光后，可在绝缘层过孔区域上方保留一层厚度较薄的光刻胶图形，该光刻胶图形可以在一定程度上降低刻蚀气体的刻蚀强度，从而避免过孔区域下方的金属保护层被刻穿，最终避免金属层受到氧化后降低导电性能。
附图说明
图1为本发明的掩膜板的结构示意图；
图2A-图2C为采用本发明的掩膜板制作过孔的示意图；
图3-图7为不同实现方式下利用本发明的掩膜板对绝缘层上的光刻胶层进行曝光的示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对现有技术易在过孔位置过量刻蚀的问题，本发明提供一种解决方案。
一方面，本发明的实施例提供一种掩膜板，该掩膜板用于形成阵列基板上绝缘层的图形，其中绝缘层上需要形成有过孔，如图1所示，本实施例的掩膜板1包括对应于绝缘层过孔的第一区域D，第一区域D上设置有半透光图形11。
进一步参考图2A，假设使用本实施例的掩膜板1制作阵列基板2上的绝缘层23的过孔，在具体刻蚀过孔的过程中，首先通过掩膜板1对绝缘层23上的光刻胶层24进行曝光，得到图2B所示的结构。
在图2B中，由于半透光图形1并不完全透光，在光刻胶层24受到曝光后，在对应的过孔区域上会残留一部分未被完全曝光掉的光刻胶图形24＇，该光刻胶图形24＇的厚度要低于曝光前光刻胶图层24的厚度。
之后参考图2C，使用刻蚀溶液对绝缘层23进行刻蚀，形成绝缘层23上的过孔。在刻蚀过程中，图2B中的光刻胶图形24＇可对下方的金属阻挡层22提供保护作用，防止金属阻挡层22被刻蚀气体溶解后导致下方的金属层21外露氧化。
通过上述描述可以知道，本实施例的掩膜板在对应的过孔区域上设置有半透光图形，基于该半透光图形的设计，在对绝缘层过孔区域上方的光刻胶层进行曝光后，可在绝缘层过孔区域上方保留一层厚度较薄的光刻胶图形，该光刻胶图形可以在一定程度上降低刻蚀气体的刻蚀强度，从而避免过孔区域下方的金属保护层被刻穿，最终导致金属层受到氧化后降低导电性能。
在实际应用中，本实施例的半透光图形的材料可以是银离子聚集的碱性石英玻璃，且该碱性石英玻璃的银离子聚集度与半透光图形的透光率具有对应关系。即，本实施例可以通过控制碱性石英玻璃的银离子聚集度，来调整半透光图形的透光率，从而精确控制曝光后在过孔位置残留的光刻胶的厚度。
此外，一般情况下，参考图2B，在曝光后，光刻胶24边缘处具有一定的坡度角θ，该坡度角θ会影响过孔边缘的刻蚀效果，导致过孔边缘刻蚀不够完整，有鉴于此，作为优选方案，本实施例的半透光图形设置应使第一区域的中心位置的透光率低于边缘位置的透光率，从而在曝光后，待过孔位置中心区域对应的光刻胶厚度要大于四周区域的光刻胶厚度。下面结合几个实现方式对本方案进行详细介绍。
实现方式一
参考图3，在本实现方式一的掩膜板1中，除所述第一区域D之外还包括第二区域D＇，该第二区域D＇上设置有遮光图形12，用于避免其下方非过孔区域的光刻胶层24受到曝光。在实际应用中，遮光图形12可以是铬金属层/氧化铬/氮化铬复合层材料，每层厚度优选为50-100纳米，总厚度优选为225纳米。
其中，半透光图形11设置在第一区域D的中心部，遮光图形12与半透光图形11之间间隔既定距离。作为优选方案，该既定距离为0.5至2微米为宜。
采用本实现方式一的掩膜板1在对阵列基板上的光刻胶层24进行曝光后，最终会在绝缘层23的过孔区域的上方的中心部残留一层厚度较薄的光刻胶图形24＇。显然该光刻胶图形24＇能够只降低过孔中心部的刻蚀强度，而不影响过孔边缘部的刻蚀强度。
在具体的刻蚀过程中，未被曝光的光刻胶层24下方的绝缘层23区域不会受到刻蚀气体的刻蚀，而没有任何光刻胶的绝缘层23区域(即过孔区域的边缘位置)能够得到充分刻蚀，光刻胶图形24＇下方的绝缘层23区域(即过孔区域的中心位置)虽然也能够完全被刻蚀，但不会对下方的金属阻挡层22进行过量刻蚀，防止金属层21暴露在空气后被氧化。
实现方式二
参考图4，在本实现方式二的掩膜板1中，除所述第一区域D之外还包括第二区域D＇，该第二区域D＇上设置有遮光图形12，用于避免其下方非过孔区域的光刻胶层24受到曝光。进一步参考图5，半透光图形11设置在掩膜板1第一区域D的中心，并由多个阵列排布的半透光子图形110构成，每个半透光子图形110的厚度为1微米。
采用本实现方式二的掩膜板1在对阵列基板2上的光刻胶层24进行曝光后，最终会在绝缘层23的过孔区域的上方的中心部残留多个同样阵列排布的光刻胶图形24＇。显然该光刻胶图形24＇在后续刻蚀过程中，也可以像实现方式一那样降低过孔中心部的刻蚀强度，而过孔边缘部的刻蚀强度则不受影响，从而保证在绝缘层23上刻蚀出完整的过孔。
实现方式三
参考图6，在本实现方式三的掩膜板1中，除所述第一区域D之外还包括第二区域D＇，该第二区域D＇上设置有遮光图形12，用于避免其下方非过孔区域的光刻胶层24受到曝光。其中，半透光图形11完全覆盖第一区域D，并呈凸透镜结构，即半透光图形11的中心部的厚度大于边缘部的厚度。采用该结构设计，可以使掩膜板1第一区域D中心部的透光率小于边缘部的透光率。
采用本实现方式三的掩膜板1在对阵列基板2上的光刻胶层24进行曝光后，可在绝缘层23的过孔区域上残留一具有同样呈凸透镜结构的光刻胶图形24＇。该光刻胶图形24＇完全覆盖缘层23上的过孔区域，且中心部的厚度大于边缘部的厚度。
在后续对绝缘层23进行刻蚀形成过孔的过程中，光刻胶图形24＇中心部的厚度较大，在保证过孔边缘位置的绝缘层23被完全刻蚀掉的前提下，过孔中心位置的绝缘层23的刻蚀强度得到了降低，进而保证孔中心位置下方的金属阻挡层22不被过量刻蚀，使金属层21外露氧化。
实现方式四
参考图7，在本实现方式四的掩膜板1中，除第一区域D之外还包括第二区域D＇，该第二区域D＇上设置有遮光图形12，用于避免其下方非过孔区域的光刻胶层24受到曝光。其中，半透光图形11完全覆盖第一区域D，并呈阶梯结构，即半透光图形11的中心部的厚度(中心部厚度以3-15微米为宜)大于边缘部的厚度(边缘部的厚度以1-2微米为宜)。采用该结构设计，可以使掩膜板1第一区域D中心部的透光率小于边缘部的透光率。
采用本实现方式四的掩膜板1在对阵列基板2上的光刻胶层24进行曝光后，最终会在绝缘层23的过孔区域上残留一同样具有阶梯结构的光刻胶图形24＇。该光刻胶图形24＇完全覆盖绝缘层23的的过孔区域，且中心部的厚度大于边缘部的厚度。
在后续刻蚀过程中，光刻胶图形24＇中心位置的厚度较大，在保证过孔边缘位置的绝缘层23能够被完全刻蚀掉的前提下，过孔中心位置的绝缘层23的刻蚀强度得到降低，进而保证了过孔中心位置下方的金属阻挡层22不被过量刻蚀，使金属层21外露氧化。
显然，本实施例的掩膜板保证了过孔下方的导电图层不受到过量刻蚀。这里需要给予说明的是，本实施例的掩膜板是用于在阵列基板上形成绝缘层的图案，其中绝缘层上的过孔仅是绝缘层其中的一种图案，即图1、图3-图7中所示的掩膜板结构仅是掩膜板的一部分区域。
此外，本发明的实施例还提供一种阵列基板，其绝缘层的图案由本发明上述的掩膜板制作得到。作为示例性介绍，显然，本实施例阵列基板中的漏极上方的绝缘层可以采用本发明的掩膜板来制作过孔，由于可以防止漏极上的金属阻挡层被过量刻蚀，因此保证了过孔完成后漏极的导电性不受到影响，进而避免阵列基板在应用到显示装置后，使显示装置的显示画面出现异常、亮点等不良现象。
在采用本发明的掩膜板制作绝缘层的过孔时，可避免将绝缘层下方的金属阻挡层也刻蚀掉，从而避免金属层氧化后影响导电性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种掩膜板，用以形成阵列基板上绝缘层的图形，所述绝缘层包括有过孔，其特征在于，所述掩膜板包括：
对应所述过孔的第一区域，所述第一区域设置有半透光图形。
2.根据权利要求1所述的掩膜板，其特征在于，所述掩膜板还包括：
除所述第一区域之外的第二区域，所述第二区域上设置有遮光图形，所述半透光图形设置在所述第一区域的中心，所述遮光图形与所述半透光图形间隔既定距离。
3.根据权利要求2所述的掩膜板，其特征在于，
所述既定距离为0.5至2微米。
4.根据权利要求2所述的掩膜板，其特征在于，
所述半透光图形由多个阵列排布的半透光子图形构成。
5.根据权利要求4所述的掩膜板，其特征在于，
每个半透光子图形的厚度为1微米。
6.根据权利要求1所述的掩膜板，其特征在于，
所述半透光图形完全覆盖所述第一区域，且所述半透光图形的中心部的厚度大于所述半透光图形的边缘部的厚度。
7.根据权利要求6所述的掩膜板，其特征在于，
所述半透光图形呈一凸透镜结构，且该凸透镜结构的最大厚度为3-15微米。
8.根据权利要求6所述的掩膜板，其特征在于，
所述半透光图形为阶梯结构，且该阶梯结构的中间部的厚度为3-15微米，边缘部的厚度为1-2微米。
9.根据权利要求1所述的掩膜板，其特征在于，
所述半透光图形的材料为银离子聚集的碱性石英玻璃，且该碱性石英玻璃的银离子聚集度与所述半透光图形的透光率具有对应关系。
10.一种阵列基板，其特征在于，所述阵列基板的绝缘层为采用如权利要求1-9中任一项所述的掩膜板制作得到。
CN201610463838.3A 2016-06-23 2016-06-23 一种掩膜板及阵列基板 Pending CN105892225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610463838.3A CN105892225A (zh) 2016-06-23 2016-06-23 一种掩膜板及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610463838.3A CN105892225A (zh) 2016-06-23 2016-06-23 一种掩膜板及阵列基板

Publications (1)

Publication Number Publication Date
CN105892225A true CN105892225A (zh) 2016-08-24

Family

ID=56718882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610463838.3A Pending CN105892225A (zh) 2016-06-23 2016-06-23 一种掩膜板及阵列基板

Country Status (1)

Country Link
CN (1) CN105892225A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773524A (zh) * 2017-02-20 2017-05-31 京东方科技集团股份有限公司 掩膜板
CN108153106A (zh) * 2017-12-27 2018-06-12 深圳市华星光电技术有限公司 光罩及图案化方法
CN108319105A (zh) * 2018-02-06 2018-07-24 京东方科技集团股份有限公司 一种掩膜板以及阵列基板的制备方法
CN108919602A (zh) * 2018-08-01 2018-11-30 京东方科技集团股份有限公司 掩膜板及其制作方法、阵列基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101738846A (zh) * 2008-11-17 2010-06-16 北京京东方光电科技有限公司 掩模板及其制备方法
CN104345544A (zh) * 2013-07-31 2015-02-11 北京京东方光电科技有限公司 掩膜板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101738846A (zh) * 2008-11-17 2010-06-16 北京京东方光电科技有限公司 掩模板及其制备方法
CN104345544A (zh) * 2013-07-31 2015-02-11 北京京东方光电科技有限公司 掩膜板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773524A (zh) * 2017-02-20 2017-05-31 京东方科技集团股份有限公司 掩膜板
CN108153106A (zh) * 2017-12-27 2018-06-12 深圳市华星光电技术有限公司 光罩及图案化方法
CN108319105A (zh) * 2018-02-06 2018-07-24 京东方科技集团股份有限公司 一种掩膜板以及阵列基板的制备方法
CN108919602A (zh) * 2018-08-01 2018-11-30 京东方科技集团股份有限公司 掩膜板及其制作方法、阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
CN105892225A (zh) 一种掩膜板及阵列基板
JP4519759B2 (ja) Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
TWI515911B (zh) 薄膜電晶體基板及其製作方法以及顯示器
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
US11637133B2 (en) Array substrate and method of manufacturing same
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
JP6168742B2 (ja) 有機ｅｌ装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN103915450B (zh) 一种阵列基板、制作方法及显示装置
US10761669B2 (en) Touch panel, method for fabricating the same, display panel, and display device
CN105446037B (zh) 显示基板及其制作方法、显示器件
JP4516518B2 (ja) 薄膜トランジスタを用いた液晶表示装置及びその製造方法
US20180095362A1 (en) Method of manufacturing display device using bottom surface exposure
US9997544B2 (en) Contact window structure, pixel structure and method for manufacturing thereof
WO2018112952A1 (zh) 阵列基板制造方法
US20210408062A1 (en) Tft array substrate and manufacturing method thereof
JP4954868B2 (ja) 導電層を備えた基板の製造方法
WO2016008182A1 (zh) 一种掩膜板、阵列基板制作方法及阵列基板
TW564327B (en) Active color filter on array structure and its manufacturing method
TW201622011A (zh) 一種垂直型電晶體及其製作方法
CN102116977A (zh) 阵列基板及其制造方法
CN111293080A (zh) 显示面板的制备方法及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160824

RJ01 Rejection of invention patent application after publication