KR100562308B1 - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100562308B1
KR100562308B1 KR1020040106157A KR20040106157A KR100562308B1 KR 100562308 B1 KR100562308 B1 KR 100562308B1 KR 1020040106157 A KR1020040106157 A KR 1020040106157A KR 20040106157 A KR20040106157 A KR 20040106157A KR 100562308 B1 KR100562308 B1 KR 100562308B1
Authority
KR
South Korea
Prior art keywords
conductive layer
contact hole
resist
forming
region
Prior art date
Application number
KR1020040106157A
Other languages
English (en)
Inventor
김영필
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040106157A priority Critical patent/KR100562308B1/ko
Priority to US11/289,938 priority patent/US7473631B2/en
Application granted granted Critical
Publication of KR100562308B1 publication Critical patent/KR100562308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 수직적으로 위치가 다른 도전층에 대해 동시에 콘택홀(비아홀)을 형성할 때 낮은 접촉 저항 및 공정 여유도를 확보할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 콘택홀 형성방법은 하부의 기판과 전기적으로 연결되고 상부가 외부로 노출되는 반도체 소자에서 콘택홀을 형성하는 방법이다. 먼저, 하부 기판과 전기적으로 절연되는 제1 절연막을 형성하고, 제1 절연막 상에 제1 도전층을 형성하고, 제1 절연막 및 제1 도전층 상에 제2 절연막을 형성한다. 그 다음 제2 절연막에 상에 제2 도전층을 형성하고, 제2 절연막 및 제2 도전층 상에 제3 절연막을 형성하고 제3 절연막 상에 레지스트를 형성한다. 그런 후에, 제1 도전층 위의 영역과 제2 도전층 위의 영역에 서로 다른 투과율을 갖는 노광마스크를 이용하여 레지스트를 패터닝하고 레지스트 패턴을 식각마스크로 하여 제1 도전층 및 제2 도전층이 노출되도록 레지스트 및 제3 절연막을 식각하여 제1 및 제2 콘택홀을 형성한다.
콘택홀, 식각, 식각선택비, 레지스트

Description

반도체소자의 콘택홀 형성방법{Method for forming contact hole in semiconductor device}
도 1a 내지 도 1d는 종래기술에 따른 반도체소자에서 콘택홀의 형성방법을 순서대로 도시한 공정 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 순서대로 보여주는 공정 단면도이다.
본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정 중 절연막을 통해 전기적으로 격리된 상하부 도전막을 전기적으로 접속하기 위한 접촉부를 형성하기 위한 방법에 관한 것이다.
반도체 집적회로가 고집적화 됨에 따라 배선의 넓이(width)나 공간(space)이 줄어들 뿐만 아니라 배선층 간을 연결하는 콘택홀, 즉 게이트, 소스/드레인과 금속 배선층을 연결하는 콘택홀 또는 금속 배선 층간을 연결하는 비아홀의 크기도 감소하고 있다. 이러한 콘택홀의 접촉저항을 감소시키고 공정 여유도를 향상시킬 수 있는 공정에 대한 많은 연구가 진행되어져 오고 있다.
특히, 집적회로에서의 배선층 다층화하는 다층 배선 기술이 사용되고 있는 데, 다층 배선 기술은 집적회로 내에서의 배선을 다층화하여 제한된 면적의 단일 기판 내에 반도체 소자를 고집적화시키는 방법으로 반도체 소자간에 배선이 통과하는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 가져갈 수 있는 장점이 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체소자에서 콘택홀의 형성방법을 순서대로 도시한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 하부에 트랜지스터 및 다층의 금속 배선 등이 형성된 기판 상에 제1 절연막(100)이 형성되고, 제1 절연막(100) 상에 제1 도전층(120)이 형성된다. 그리고 제1 절연막(100) 및 제1 도전층(120) 상에 제2 절연막(110)이 형성된다. 이렇게 증착된 제2 절연막(110)에 제2 도전층(130)을 적층하고, 사진 및 식각 공정을 통하여 패터닝한다.
그 다음, 도 1b에 도시된 바와 같이, 제2 도전층(130)이 형성된 기판 전면에 제3 절연막(140)을 형성한다. 제3 절연막(140) 상에 레지스트(150)를 도포하고 사진 공정을 통하여 콘택홀(또는 비아홀)이 형성될 영역의 레지스트(150)를 제거하여 레지스트를 패터닝한다.
그리고, 도 1c에 도시된 바와 같이, 패터닝된 레지스트(150)를 식각막으로 하여 제3 절연막(140) 및 제2 절연막(110)을 식각하여 콘택홀(141) 및 콘택홀(143)을 개구한다.
그러나, 콘택홀(141)은 제2 절연막(110) 상에 형성된 제2 도전층(130)과 접 촉하기 위한 홀이고, 콘택홀(143)은 제1 절연막(100) 상에 형성된 제1 도전층(120)과 접촉하기 위한 홀이다. 따라서 콘택홀(141)과 콘택홀(143)은 식각 깊이가 다르다. 때문에, 동일한 식각 공정으로 콘택홀(141)과 콘택홀(143)을 동시에 형성하는 경우, 도 1c에서와 같이 콘택홀(143) 영역에서는 제1 도전층(120)까지 정상적으로 식각되나, 콘택홀(141) 영역에서는 제2 도전층(130)의 일부가 식각되어 제2 도전층(130)이 손상될 수 있다. 또한, 다르게는 도 1d에서와 같이 콘택홀(141) 영역에서는 제2 도전층(130) 까지 정상적으로 식각되나, 콘택홀(143) 영역에서는 제1 도전층(120)까지 식각되지 않아 제1 도전층(120)이 노출되지 않을 수 있다.
결국, 수직적으로 위치가 다른, 즉 식각 깊이가 다른 콘택홀 이나 비아홀을 동시에 형성하여야 하는 공정에서, 특히 콘택홀의 크기가 작은 경우에 공정 여유도가 부족하므로 접촉 저항 불량을 일으키거나 과도한 도전층 손상을 야기하게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 수직적으로 위치가 다른 도전층에 대해 동시에 콘택홀(비아홀)을 형성할 때 낮은 접촉 저항 및 공정 여유도를 확보할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 하나의 특징에 따른 반도체 소자의 콘택홀 형성방법은 하부의 기판과 전기적으로 연결되고, 상부가 외부로 노출되는 반도체 소자에서 콘택홀을 형성하는 방법으로서,
a) 상기 하부 기판과 전기적으로 절연되는 제1 절연막을 형성하는 단계;
b) 상기 제1 절연막 상에 제1 도전층을 형성하고, 상기 제1 절연막 및 상기 제1 도전층 상에 제2 절연막을 형성하는 단계;
c) 상기 제2 절연막에 상에 제2 도전층을 형성하고, 상기 제2 절연막 및 상기 제2 도전층 상에 제3 절연막을 형성하는 단계;
d) 상기 제3 절연막 상에 레지스트를 형성하는 단계;
e) 상기 제1 도전층 위의 영역과 상기 제2 도전층 위의 영역에 서로 다른 투과율을 갖는 노광마스크를 이용하여 상기 레지스트를 패터닝하는 단계; 및
f) 상기 레지스트 패턴을 식각마스크로 하여 상기 제1 도전층 및 제2 도전층이 노출되도록 상기 레지스트 및 제3 절연막을 식각하여 제1 및 제2 콘택홀을 형성하는 단계를 포함한다.
상기 제1 도전층과 상기 제2 도전층은 적어도 일부 영역이 서로 중첩되지 않고, 상기 노광마스크는 상기 제1 도전층 상의 영역보다 상기 제2 도전층 상의 영역의 투과율이 더 낮을 수 있다.
상기 f) 단계에서, 상기 레지스트 및 제3 절연막을 간의 식각 선택비를 이용하여 식각할 수 있다.
본 발명의 다른 특징에 따른 반도체 소자의 콘택홀 형성방법은 두께가 다른 절연층으로 덮여 있어 서로 다른 식각 깊이를 가지는 제1 및 제2 콘택홀을 형성하는 방법으로서,
a) 상기 제1 및 제2 콘택홀이 형성될 영역 상에 레지스트를 도포하는 단계;
b) 상기 제1 및 제2 콘택홀이 형성될 영역에 각각 다른 투과율을 갖는 노광마스크를 이용하여 상기 레지스트에 사진 공정을 수행하여 레지스트 패턴을 형성하는 단계; 및
c) 상기 레지스트 패턴을 식각 마스크로 하여 상기 절연층을 식각하여 상기 제1 및 제2 콘택홀을 개구하는 단계를 포함한다.
상기 제1 콘택홀의 식각 깊이는 상기 제2 콘택홀의 식각 깊이보다 깊고, 상기 노광마스크는 상기 제1 콘택홀이 형성될 영역의 투과율이 상기 제2 콘택홀이 형성될 영역의 투과율보다 높을 수 있다.
상기 b) 단계 후에 상기 제2 콘택홀이 형성될 영역 상에는 상기 레지스트가 남아 있고, 상기 c) 단계에서 식각 선택비를 이용하여 상기 제2 콘택홀이 형성될 영역 상에 남아 있는 상기 레지스트 및 상기 절연층을 식각할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법에 대하여 도 2a 내지 2d를 참고로 하여 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방 법을 순서대로 보여주는 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 하부에 트랜지스터 및 다층의 금속 배선 등이 형성된 기판 상에 제1 절연막(200)이 형성되고, 제1 절연막(200) 상에 제1 도전층(220)이 형성된다. 그리고 제1 절연막(200) 및 제1 도전층(220) 상에 제2 절연막(210)이 형성된다. 이렇게 증착된 제2 절연막(210)에 제2 도전층(230)을 적층하고, 사진 및 식각 공정을 통하여 패터닝한다. 이때 제1 도전층(220)과 상기 제2 도전층(230)은 적어도 일부 영역이 서로 중첩되지 않도록 형성된다.
그 다음, 도 2b에 도시된 바와 같이, 제2 도전층(230)이 형성된 기판 전면에 제3 절연막(240)을 형성한다. 제3 절연막(240) 상에 레지스트(250)를 도포한다.
그리고 레지스트(250) 상에 사진 공정을 수행하여 제1 도전층(220)을 노출시키는 콘택홀(비아홀) 및 제2 도전층(230)을 노출시키는 콘택홀(비아홀)이 형성될 영역의 레지스트(250)를 제거한다. 여기서 콘택홀들은 제1 도전층(220)과 상기 제2 도전층(230)은 서로 중첩되지 않는 영역에 각각 형성된다. 사진 공정에서, 제1 도전층(220) 상에 형성되는 콘택홀(243) 영역과 제2 도전층(230)에 형성되는 콘택홀(241) 영역에 투과율이 다른 마스크(251)를 사용하여 노광을 수행한다. 구체적으로 제2 도전층(230)에 형성되는 콘택홀(241) 영역에는 투과율이 낮고, 제1 도전층(220)에 형성되는 콘택홀(243) 영역에는 투과율이 높은 마스크(251)를 사용한다.
이와 같이 투과율이 다른 마스크(251)를 사용하여 사진 공정을 수행하면, 도 2c와 같이, 사진 공정 후에 제2 도전층(230) 상에는 레지스트(250)가 일부 남아 있고, 제1 도전층(220) 상에는 레지스트(250)가 모두 제거되어 남아 있지 않게 된다.
이렇게 레지스트(250) 패턴이 형성된 기판에 식각 공정을 수행하여 도 2d와 같이 콘택홀(241) 및 콘택홀(243)을 형성한다. 레지스트(250) 및 제3 절연막(240)을 간의 식각 선택비를 이용하여 식각한다. 이 때 제2 도전층(230) 상에는 레지스트(250)가 남아 있고, 제1 도저층(220) 상에는 레지스트(250)가 남아 있지 않기 때문에, 동일한 식각 공정을 수행하더라고 제2 도전층(230) 및 제1 도전층(220)의 손상없이 각 콘택홀(241) 및 콘택홀(243)이 개구된다.
결국, 본 발명의 실시예에서는 식각 깊이가 깊은 콘택홀 영역 상에는 레지스트를 남기지 않고, 식각 깊이가 낮은 콘택홀 영역 상에는 일부 레지스트를 남겨놓음으로써, 식각 깊이가 깊은 콘택홀 영역을 식각하는 동안 식각 깊이가 낮은 콘택홀 영역에 남아 있던 레지스트가 선택비에 의한 양만큼 식각된다. 따라서 식각 깊이가 깊은 콘택홀 영역의 식각이 완료되면 식각 깊이가 낮은 콘택홀 영역에도 도전층의 손실없이 식각이 완료될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
상기한 바와 같이 본 발명에 따르면, 수직적 위치가 다른 각각의 도전층에 콘택홀을 동시에 형성할 경우, 투과율이 다른 마스크를 이용하여 레지스트를 패터닝하여 식각 깊이가 깊은 콘택홀 영역에는 레지스트를 남기지 않고 모두 제거하고, 식각 깊이가 낮은 콘택홀 영역에는 일부 레지스트를 남겨 놓는다. 이렇게 형성된 레지스트 패턴을 식각 마스크로 이용함으로써 식각 깊이가 깊은 콘택홀과 식각 깊 이가 낮은 콘택홀을 동시에 식각하더라도, 과도한 식각으로 도전층을 손실시키는 문제나, 도전층까지 충분하게 식각이 되지 않는 등의 문제를 해결할 수 있다.
이렇게 형성된 반도제 소자는 정상적인 동작에 필요한 접촉 저항을 얻을 수 있을 뿐만 아니라, 공정 여유도를 향상시켜, 설계자에 대한 설계여유를 동시에 제공할 수 있다.

Claims (8)

  1. 하부의 기판과 전기적으로 연결되고, 상부가 외부로 노출되는 반도체 소자에서 콘택홀을 형성하는 방법에 있어서,
    a) 상기 하부 기판과 전기적으로 절연되는 제1 절연막을 형성하는 단계;
    b) 상기 제1 절연막 상에 제1 도전층을 형성하고, 상기 제1 절연막 및 상기 제1 도전층 상에 제2 절연막을 형성하는 단계;
    c) 상기 제2 절연막에 상에 제2 도전층을 형성하고, 상기 제2 절연막 및 상기 제2 도전층 상에 제3 절연막을 형성하는 단계;
    d) 상기 제3 절연막 상에 레지스트를 형성하는 단계;
    e) 상기 제1 도전층 위의 영역과 상기 제2 도전층 위의 영역에 서로 다른 투과율을 갖는 노광마스크를 이용하여 상기 레지스트를 패터닝하는 단계; 및
    f) 상기 레지스트 패턴을 식각마스크로 하여 상기 제1 도전층 및 제2 도전층이 노출되도록 상기 레지스트 및 제3 절연막을 식각하여 제1 및 제2 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서,
    상기 제1 도전층과 상기 제2 도전층은 적어도 일부 영역이 서로 중첩되지 않는 반도체 소자의 콘택홀 형성방법.
  3. 제1항에 있어서,
    상기 노광마스크는 상기 제1 도전층 상의 영역보다 상기 제2 도전층 상의 영역의 투과율이 더 낮은 반도체 소자의 콘택홀 형성방법.
  4. 제1항에 있어서,
    상기 f) 단계에서,
    상기 레지스트 및 제3 절연막을 간의 식각 선택비를 이용하여 식각하는 반도체 소자의 콘택홀 형성방법.
  5. 두께가 다른 절연층으로 덮여 있어 서로 다른 식각 깊이를 가지는 제1 및 제2 콘택홀을 형성하는 방법에 있어서,
    a) 상기 제1 및 제2 콘택홀이 형성될 영역 상에 레지스트를 도포하는 단계;
    b) 상기 제1 및 제2 콘택홀이 형성될 영역에 각각 다른 투과율을 갖는 노광마스크를 이용하여 상기 레지스트에 사진 공정을 수행하여 레지스트 패턴을 형성하는 단계; 및
    c) 상기 레지스트 패턴을 식각 마스크로 하여 상기 절연층을 식각하여 상기 제1 및 제2 콘택홀을 개구하는 단계
    를 포함하는 반도체 소자의 콘택홀 형성방법.
  6. 제5항에 있어서,
    상기 제1 콘택홀의 식각 깊이는 상기 제2 콘택홀의 식각 깊이보다 깊고,
    상기 노광마스크는 상기 제1 콘택홀이 형성될 영역의 투과율이 상기 제2 콘택홀이 형성될 영역의 투과율보다 높은 반도체 소자의 콘택홀 형성방법.
  7. 제6항에 있어서,
    상기 b) 단계 후에,
    상기 제2 콘택홀이 형성될 영역 상에는 상기 레지스트가 남아 있는 반도체 소자의 콘택홀 형성방법.
  8. 제7항에 있어서,
    상기 c) 단계에서,
    식각 선택비를 이용하여 상기 제2 콘택홀이 형성될 영역 상에 남아 있는 상기 레지스트 및 상기 절연층을 식각하는 반도체 소자의 콘택홀 형성방법.
KR1020040106157A 2004-12-15 2004-12-15 반도체소자의 콘택홀 형성방법 KR100562308B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040106157A KR100562308B1 (ko) 2004-12-15 2004-12-15 반도체소자의 콘택홀 형성방법
US11/289,938 US7473631B2 (en) 2004-12-15 2005-11-29 Method of forming contact holes in a semiconductor device having first and second metal layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106157A KR100562308B1 (ko) 2004-12-15 2004-12-15 반도체소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR100562308B1 true KR100562308B1 (ko) 2006-03-22

Family

ID=36584549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106157A KR100562308B1 (ko) 2004-12-15 2004-12-15 반도체소자의 콘택홀 형성방법

Country Status (2)

Country Link
US (1) US7473631B2 (ko)
KR (1) KR100562308B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334558B2 (ja) * 2006-09-20 2009-09-30 株式会社東芝 パターン形成方法
JP5510465B2 (ja) * 2010-02-09 2014-06-04 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
CN102751241B (zh) * 2012-06-29 2014-05-21 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109275A (en) * 1976-12-22 1978-08-22 International Business Machines Corporation Interconnection of integrated circuit metallization
TW567532B (en) * 2000-04-25 2003-12-21 Hannstar Display Corp Method of concurrently defining holes with different etching depths
JP2006517059A (ja) * 2003-02-07 2006-07-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相互接続構造の金属エッチング方法およびそのような方法で得られた金属相互接続構造

Also Published As

Publication number Publication date
US20060128140A1 (en) 2006-06-15
US7473631B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
KR100914289B1 (ko) 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
KR100822581B1 (ko) 플래시 메모리 소자의 제조방법
JP4334558B2 (ja) パターン形成方法
KR100562308B1 (ko) 반도체소자의 콘택홀 형성방법
KR100870289B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100877096B1 (ko) 더미 패턴을 갖는 반도체 소자 및 그 형성방법
CN100437974C (zh) 导线的制造方法以及缩小导线与图案间距的方法
KR20070063319A (ko) 반도체소자의 미세 라인패턴의 형성 방법
TWI798771B (zh) 光罩以及內連線結構的製造方法
US20080057694A1 (en) Method for manufacturing semiconductor device
KR100470125B1 (ko) 복수레벨의 다마신 패턴 형성 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100351892B1 (ko) 다층 배선의 형성 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100929300B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100286347B1 (ko) 반도체 장치의 금속배선 형성방법
KR20060024100A (ko) 반도체 소자의 제조 방법
US7781344B2 (en) Method for manufacturing a semiconductor device by selective etching
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR20030001919A (ko) 반도체 소자의 콘택홀 형성 방법
JP2008117812A (ja) 半導体装置及びその製造方法
KR20050080705A (ko) 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법
KR20070066111A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee