KR20070066111A

KR20070066111A - 반도체 소자의 미세 패턴 형성 방법

Info

Publication number: KR20070066111A
Application number: KR1020050126901A
Authority: KR
Inventors: 곽상현
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2007-06-27

Abstract

본 발명은 패턴과 패턴 간의 간격이 좁아져 패터닝이 어려운 미세 패턴을 구현하는데 적합한 반도체 소자의 미세 패턴 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 미세 패턴 형성 방법은 식각대상층 상에 제1하드마스크와 제2하드마스크의 순서로 적층된 이중 하드마스크패턴을 형성하는 단계; 상기 제2하드마스크를 선택적으로 식각하여 상기 제1하드마스크 상에 폭이 작은 제2하드마스크 패턴을 형성하는 단계; 상기 제2하드마스크 패턴과 상기 제1하드마스크가 제공하는 스페이스를 채우는 포토레지스트 패턴을 형성하는 단계; 상기 제2하드마스크 패턴을 제거하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제1하드마스크를 식각하여 제1하드마스크 패턴을 형성하는 단계; 및 상기 제1하드마스크 패턴을 식각마스크로 상기 식각대상층을 식각하는 단계를 포함하며, 이에 따라 본 발명은 리소 포토 기술의 해상력의 한계를 극복하고 미세 패터닝 공정이 가능한 효과가 있다.

포토마스크, 미세 패턴, 게이트 라인 선폭, 스페이스

Description

반도체 소자의 미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERN IN SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도,

도 2a 내지 도 2j는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 게이트 절연막

23 : 폴리실리콘막 24 : 텅스텐실리사이드

25 : 하드마스크용 질화막 26 : 하드마스크용 산화막

27, 29 : 포토레지스트 28 : 포토마스크

본 발명은 반도체 제조 기술에 관한 것으로, 특히 미세 패턴(Fine Pattern)을 갖는 반도체 소자의 패턴 형성 방법에 관한 것이다.

반도체 소자를 제조함에 있어서, 콘택홀을 포함한 각종 패턴들은 포토리소그래피(Photolithography) 공정을 통해 형성하고 있다. 이러한 포토리소그래피 공정은, 알려진 바 대로, 식각대상층 상에 포토레지스트를 도포하는 도포(Coating) 공정과, 도포된 포토레지스트의 소정 부분에 빛을 조사하는 노광(Exposure) 공정 및 노광되거나, 노광되지 않은 포토레지스트 부분을 제거하는 현상(Develop) 공정으로 구성되며, 최종적으로 얻어진 포토레지스트 패턴을 이용해서, 식각대상층을 식각함으로써 원하는 패턴을 형성하게 된다.

그리고, 최근에는 반도체 소자가 고집적화되면서 미세 패턴을 형성하는 기술이 매우 중요하다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도이다.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 식각대상층(100)을 형성한다. 식각대상층(100)은 게이트 절연막(12), 폴리실리콘막(13), 텅스텐실리사이드(14) 및 게이트하드마스크물질막(16)이 적층된 구조이다. 식각대상층(100) 상에 포토레지스트(16)를 도포한다.

이어서, 포토마스크(Photomask, 17)를 사용하여 노광 및 현상을 진행한다. 이 때, 포토마스크(17)는 구현하고자 하는 라인의 선폭(CD1)과 라인 간의 간격(CD2)을 정의한다.

도 1b에 도시된 바와 같이, 포토 공정을 진행한 후, 포토레지스트 패턴(16a)을 형성한다. 포토마스크를 통해 빛이 투과한 부분은 현상하여 제거되고, 빛이 투과하지 않은 부분은 패턴이 되는 것이다.

도 1c에 도시된 바와 같이, 포토레지스트 패턴(16a)을 사용하여 식각대상층(100)의 게이트하드마스크물질막(15)을 식각하여 게이트하드마스크(15a)를 형성한다. 이어서, 포토레지스트 패턴(16a)은 스트립한다.

계속해서, 게이트하드마스크(15a)를 사용하여 텅스텐실리사이드(14), 폴리실리콘막(13) 및 게이트 절연막(12)을 차례로 식각하여 게이트 라인(G)을 형성한다.

그러나, 상술한 바와 같이 게이트 라인의 집적도가 점점 높아짐에 따라 더 이상 노광 능력에 한계를 보여 라인 패턴 형성에 어려운 문제가 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 패턴과 패턴 간의 간격이 좁아져 패터닝이 어려운 미세 패턴을 구현하는데 적합한 반도체 소자의 미세 패턴 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 미세 패턴 형성 방법은 식각대상층 상에 제1하드마스크와 제2하드마스크의 순서로 적층된 이중 하드마스크패턴을 형성하는 단계, 상기 제2하드마스크를 선택적으로 식각하여 상기 제1하드마스크 상에 폭이 작은 제2하드마스크 패턴을 형성하는 단계, 상기 제2하드마스크 패턴과 상기 제1하드마스크가 제공하는 스페이스를 채우는 포토레지스트 패턴을 형성하는 단계, 상기 제2하드마스크 패턴을 제거하는 단계, 상기 포토레지스트 패턴을 식각마스크로 상기 제1하드마스크를 식각하여 제1하드마스크 패턴을 형성하는 단계, 및 상기 제1하드마스크 패턴을 식각마스크로 상기 식각대상층을 식각하는 단계를 포함한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2j는 본 발명의 일실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도이다.

도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 식각대상층(200)을 형성한다. 이 때, 식각대상층(200)은 게이트 절연막(22), 폴리실리콘막(23), 텅스텐실리사이드(24), 하드마스크용 질화막(25) 및 하드마스크용 산화막(26)이 차례로 적층된 구조이다. 하드마스크용 산화막(26) 상에 포토레지스트(27)를 도포한다.

이어서, 포토마스크(Photomask, 28)를 사용하여 노광(화살표 방향)을 진행한다. 이 때, 포토마스크(28)는 구현하고자 하는 게이트 라인 2개의 선폭과 게이트 라인 간의 1개의 스페이스(CD1)를 합한 선폭(CD2)으로 정의한다.

도 2b에 도시된 바와 같이, 노광된 포토레지스트(27)를 현상하여 제1포토레 지스트 패턴(27a)을 형성한다. 이 때, 제1포토레지스트 패턴(27a)는 선폭(CD2)을 갖는다.

도 2c에 도시된 바와 같이, 제1포토레지스트 패턴(27a)을 사용하여 하드마스크용 산화막(26) 및 하드마스크용 질화막(25)을 차례로 식각하여 산화막 하드마스크(26a) 및 질화막 하드마스크(25a)를 형성한다. 하드마스크 식각을 마치고 난 후 제1포토레지스트 패턴은 스트립(Strip)한다.

도 2d에 도시된 바와 같이, 게이트 라인간 스페이스를 정의하기 위해 산화막 하드마스크(26a)을 선택적으로 습식 식각(Wet Etch)한다. 습식 식각을 사용하므로, 게이트 라인 간 스페이스는 동일한 간격을 갖도록 자기 정렬(Self Align) 된다. 즉, 산화막 하드마스크(26a)를 선택적으로 식각한 후, 산화막 하드마스크(26b)의 선폭은 스페이스 선폭(CD1)과 동일하다. 이하, 산화막 하드마스크(26a)를 '산화막 하드마스크(26b)'로 나타낸다.

도 2e에 도시된 바와 같이, 산화막 하드마스크(26b) 및 질화막 하드마스크(25a)를 포함하는 전면에 포토레지스트(29)를 도포한다.

도 2f에 도시된 바와 같이, 산화막 하드마스크(26b)가 드러나는 타겟으로 화학적·기계적 연마(Chemical Mechanical Polishing; CMP)를 실시하여 포토레지스트(29)를 평탄화하여 제2포토레지스트 패턴(29a)을 형성한다. 한편, CMP를 진행할 때, 산화막 하드마스크(26b)의 손실을 방지하기 위해 슬러리는 산성 슬러리를 사용하여 산화막 하드마스크(26b)상의 포토레지스트만 제거한다.

도 2g에 도시된 바와 같이, 건식 식각 또는 습식 식각을 실시하여 산화막 하 드마스크(26b)를 제거한다. 따라서, 게이트 라인 간의 스페이스 예정 영역이 오픈된다.

도 2h에 도시된 바와 같이, 제2포토레지스트 패턴(29a)을 사용하여 질화막 하드마스크(25a)를 식각한다. 이하, 질화막 하드마스크(25b)로 나타낸다. 질화막 하드마스크를 식각함으로써, 게이트 라인의 선폭(CD1)을 정의한다.

도 2i에 도시된 바와 같이, 제2포토레지스트 패턴을 스트립하고, 식각대상층을 패터닝할 질화막 하드마스크(25b)를 잔류시킨다.

도 2j에 도시된 바와 같이, 질화막 하드마스크(25b)를 사용하여 식각대상층 즉, 텅스텐실리사이드(24)와 폴리실리콘막(23) 및 게이트 절연막(22)을 차례로 식각하여 게이트 절연막(22a), 폴리실리콘막(23a), 텅스텐실리사이드(24a) 및 질화막 하드마스크(25b)가 순차적으로 적층된 게이트 라인(G)을 형성한다. 식각대상층 식각시 질화막 하드마스크(25b)의 소정 두께가 손실된다.

상술한 바와 같이, 2개의 게이트 라인 선폭과 상기 게이트 라인 간의 스페이스 선폭을 정의하는 포토마스크를 사용하여 식각대상층을 식각함으로써, 패턴과 패턴의 간격이 좁아져 발생하는 포토리소그래피 공정을 개선할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 리소 포토 기술의 해상력의 한계를 극복하고 미세 패터닝 공정이 가능한 효과가 있다.

또한, 보다 고집적화된 반도체 소자의 개발을 구현할 수 있는 효과가 있다.

Claims

식각대상층 상에 제1하드마스크와 제2하드마스크의 순서로 적층된 이중 하드마스크패턴을 형성하는 단계;

상기 제2하드마스크를 선택적으로 식각하여 상기 제1하드마스크 상에 폭이 작은 제2하드마스크 패턴을 형성하는 단계;

상기 제2하드마스크 패턴과 상기 제1하드마스크가 제공하는 스페이스를 채우는 포토레지스트 패턴을 형성하는 단계;

상기 제2하드마스크 패턴을 제거하는 단계;

상기 포토레지스트 패턴을 식각마스크로 상기 제1하드마스크를 식각하여 제1하드마스크 패턴을 형성하는 단계; 및

상기 제1하드마스크 패턴을 식각마스크로 상기 식각대상층을 식각하는 단계

를 포함하는 반도체 소자의 미세 패턴 형성 방법.
제1항에 있어서,

상기 제1 및 제2하드마스크 패턴을 형성하는 단계는,

상기 제1 및 제2 하드마스크 상에 포토레지스트를 도포하는 단계;

상기 포토마스크를 사용하여 상기 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계;

상기 포토레지스트 패턴으로 상기 제1 및 제2하드마스크를 식각하는 단계; 및

상기 포토레지스트 패턴을 스트립하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
제1항 또는 제2항에 있어서,

상기 제2하드마스크 패턴은,

2개의 도전 패턴과 상기 도전 패턴 사이의 간격의 합을 상기 제2하드마스크 패턴의 너비로 하는 반도체 소자의 미세 패턴 형성 방법.
제1항 또는 제2항에 있어서,

상기 제1하드마스크 패턴은 산화막을 사용하고, 상기 제2하드마스크 패턴은 질화막을 사용하는 반도체 소자의 미세 패턴 형성 방법.
제1항에 있어서,

상기 제2하드마스크 패턴을 선택적으로 식각하는 단계는,

습식 식각을 실시하여 상기 스페이스 간격을 정의하는 반도체 소자의 미세 패턴 형성 방법.
제1항에 있어서,

상기 포토레지스트 패턴을 형성하는 단계는,

상기 제1 및 제2하드마스크 패턴을 포함하는 전면에 상기 포토레지스트를 도포하는 단계;

상기 제2하드마스크 패턴이 드러나는 타겟으로 CMP를 실시하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
제6항에 있어서,

상기 CMP는,

상기 제2하드마스크 패턴과 선택비가 좋은 산성 슬러리를 사용하는 반도체 소자의 미세 패턴 형성 방법.
제6항에 있어서,

상기 제2하드마스크 패턴을 제거하는 단계는,

습식 식각 또는 건식 식각으로 제거하는 반도체 소자의 미세 패턴 형성 방 법.
제1항에 있어서,

상기 제1하드마스크 패턴 간의 간격과 식각된 제2하드마스크 패턴의 선폭은 동일한 반도체 소자의 미세 패턴 형성 방법.
제1항에 있어서,

상기 식각대상층은,

게이트 패턴, 금속 배선 또는 콘택홀을 사용하는 반도체 소자의 미세 패턴 형성 방법.