KR20040020604A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20040020604A KR20040020604A KR1020020052237A KR20020052237A KR20040020604A KR 20040020604 A KR20040020604 A KR 20040020604A KR 1020020052237 A KR1020020052237 A KR 1020020052237A KR 20020052237 A KR20020052237 A KR 20020052237A KR 20040020604 A KR20040020604 A KR 20040020604A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal layer
- gate
- forming
- pattern
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 99
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 81
- 238000002161 passivation Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 50
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 192
- 238000005530 etching Methods 0.000 claims description 50
- 239000004020 conductor Substances 0.000 claims description 44
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 25
- 229910052750 molybdenum Inorganic materials 0.000 claims description 24
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- 239000011733 molybdenum Substances 0.000 claims description 21
- 239000011651 chromium Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 18
- 229910001882 dioxygen Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 15
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052804 chromium Inorganic materials 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 14
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 272
- 238000003860 storage Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 21
- 239000012535 impurity Substances 0.000 description 14
- 230000008021 deposition Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 239000012044 organic layer Substances 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 8
- 238000004380 ashing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910001080 W alloy Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JNIQYRLMPFIVTE-UHFFFAOYSA-N [P].[W].[Mo] Chemical compound [P].[W].[Mo] JNIQYRLMPFIVTE-UHFFFAOYSA-N 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
- G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
- G02B1/14—Protective coatings, e.g. hard coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/202—LCD, i.e. liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
금속 이중막 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법이 개시되어 있다. 먼저, 기판상에 제1 금속층 및 제2 금속층을 적층하도록 한다. 이후 진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하도록 한다. 부동태막 상에 포토레지스트 패턴을 형성하고 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하도록 한다. 포토레지스트 패턴을 스트립하여 제거한 후, 게이트 절연막을 적층하도록 한다. 반도체층 및 도핑된 비정질 규소층을 형성하고 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성한 후, 배선 물질을 도포하고 사진 식각하여 데이터선 및 소스/드레인 전극을 형성한다. 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하고 투명 도전 물질을 적층한 후 식각하여 화소 전극을 형성하도록 한다. 금속 이중막에 대한 습식 식각 이나, 식각후 포토레지스트 패턴의 제거를 위한 스트립 공정의 수행시 발생되는 상부막의 일부 식각, 하부막의 잔사와 같은 결점이 개선되어 양호한 패턴을 형성할 수 있다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 습식 식각이나 포토레지스트 스트립 공정과 같은 습식 공정에 의한 불량 발생을 감소시킬 수 있는 금속 이중막 패턴의 형성 방법을 채용하는 것에 의해 품질이 향상된 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다.
액정 표시 장치의 박막 트랜지스터 기판의 제조 방법은 금속으로 이루어진 배선을 형성하고, 배선을 덮는 보호막을 형성하고, ITO 막을 적층하고 패터닝하여 투명 전극을 형성하는 순서로 이루어진다.
한편, 박막 트랜지스터가 대형 표시 기판에 이용될 때 신호의 지연이나 이미지의 깜박거림을 방지하기 위해서는 게이트 저항이 작아야 한다. 작은 저항과 큰 전도도를 가지는 금속에는 구리나 알루미늄이 있다. 그러나 이러한 물질은 공정상 제약성이 뒤따른다. 특히 구리의 경우는 기판이나 절연막과의 접착력이 떨어지고 자연 산화가 쉽게 일어나는 결점이 있다.
최근에는 제조 공정의 단순화, 여러 재료의 한계점 극복 등을 위하여 금속 이중막을 도입하고 있다. 예컨대, 게이트의 경우, Al/Cr 이중막 구조를 많이 채택하고 있는데, Al은 ITO와의 양호한 접촉 특성을 위하여, Cr은 글라스 기판과의 양호한 부착력을 위하여 선택하는 것이다.
그런데, 금속 이중막을 습식 식각 방식으로 식각하거나, 식각이 완료된 후 포토레지스트 패턴을 제거하기 위하여 용액을 사용한 스트립 공정을 수행하면, 상부 금속과 하부 금속의 기전력(표준 기전력 환원 전위)의 차이에 의하여 하부 금속의 식각 잔사가 발생하거나 상부 금속의 부식이 발생하는 문제가 있다. 아니면 하부막과 상부막으로 사용하는 재료에 따라 발생되는 문제가 바뀔수도 있다.
이러한 문제점을 해결하기 위하여 다양한 방법이 적용되었다. 먼저, 산소 플라즈마를 이용한 애싱 공정이 있다. 이는 하부 금속의 식각전에 산소 플라즈마 애싱을 실시하여 상부 금속층의 표면에 부동태를 형성하는 방식이다. 이 방법에 의하면, 부동태막이 습식 식각 공정을 일부 진행한 후에, 또는 포토레지스트 스트립 공정이 진행된 후에 산소 플라즈마 애싱 공정을 수행하여 형성된다. 따라서, 부동태막의 형성시 공기중에 포함된 폴리머나 불순물과 같은 오염원이 포함되므로 형성된 막이 치밀하지 못하여 부동태로서의 역할을 충분히 하지 못한다는 문제가 있다. 이에 더하여, 별도의 플라즈마 애싱 장비가 요구되므로 번거롭고 비용이 많이 발생된다.
다르게는 포토레지스트 스트립용 화학물질을 이용하는 방법이 있다. 이는 하부 금속층의 식각후, 포토레지스트 스트립을 진행할 때, 산화성이 강한 스트립용화학물질을 이용하여 상부 금속의 표면에 부동태를 형성하는 방식이다. 그런데 이 방법에 의하면 상기 방법에서와 마찬가지로 부동태막이 습식 식각과 포토레지스트 스트립 공정의 진행후에 형성되므로 막이 충분히 치밀하지 않아서 부동태로서의 역할을 제대로 수행하지 못한다는 문제점이 있다.
한편, 한국공개 특허 제2000-3179호에서는 액정표시 소자의 데이터 라인 형성 방법에서 몰리브덴 금속막과 알루미늄 금속막을 순차적으로 증착하고 감광막을 형성하여 식각을 하고 어닐링을 통하여 알루미늄 산화막을 형성하는 데이터 라인 형성 방법을 개시하고 있다.
이러한 방법에 의하면 금속막 상에 산화막이 형성되어 상부 금속막이 보호되는 효과는 얻을 수 있으나 별도의 어닐링 공정을 수행해야 하기 때문에 공정이 복잡해진다는 단점이 있다.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 특히 상부 금속막의 형성후 오염원이 포함되지 않고 치밀한 부동태 산화막을 용이한 방법으로 형성하는 것에 의해 식각후 금속막의 잔사나 부식 발생을 방지할 수 있는 금속 이중막 패턴의 형성방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1의 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3 내지 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 8 및 도 9는 각각 도 7의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,
도 10a 및 10b 내지 도 17a 및 17b는 각각 도 8 및 도 9에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,
도 20 내지 27은 도19에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이다.
상기 목적을 달성하기 위하여 본 발명에서는
기판상에 제1 금속층 및 제2 금속층을 적층하는 단계;
진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;
상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;
상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 스트립하여 제거하는 단계;
상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계;
상기 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
투명 도전 물질인 ITO막을 적층하는 단계; 및
상기 ITO막을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공한다.
특히 상기 제1 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제2 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것이 바람직하며, 더욱 바람직하게는 상기 제1 금속층은 크롬으로 형성되고, 제2 금속층은 알루미늄으로 형성하도록 한다.
또한 상기 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위로 형성하는 것이 바람직하며, 이러한 질소 또는 산소 가스를 이용한 플라즈마 처리 조건은 파워가 0.3∼1.5kw/cm2범위이고, 처리 시간이 5∼25초 범위인 경우에 용이하게 부동태막을 형성할 수 있다.
상기한 본 발명의 목적은 또한
기판상에 제1 금속층 및 제2 금속층을 적층하는 단계;
진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;
상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;
상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 스트립하여 제거하는 단계;
상기 게이트 패턴 위에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;
감광막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성되고, 나머지 부분은 제거된 감광막 패턴을 형성하는 단계;
얻어지는 감광막 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남기고, 나머지 부분에는 상기 도전체층, 중간층 및 반도체층을 모두 제거시키는 단계;
얻어지는 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
투명 도전 물질인 ITO막을 적층하는 단계; 및
상기 ITO막을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 달성된다.
상기한 본 발명의 목적은 또한
절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
상기 버퍼층 상부에 제1 금속층 및 제2 금속층을 적층하는 단계;
진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;
상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;
상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 스트립하여 제거하는 단계;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계; 및
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
이하, 본 발명을 좀 더 상세히 설명하기로 한다.
본 발명에서는 금속 이중막 패턴의 형성을 위한 습식 식각 공정 또는 금속 이중막 패턴의 형성후 포토레지스트 패턴의 스트립을 위한 공정의 적용이 있는 경우에 특히 바람직하게 적용되는 기술로서, 진공 챔버내에서 상부 금속층을 형성한 후, 진공을 유지한 상태에서 산소 또는 질소 가스를 주입하고, 플라즈마를 생성하는 것에 의해, 상부막상에 산화막 또는 질화막으로 이루어지는 치밀한 부동태막을 형성함으로써 하부막의 식각 잔사나 상부막의 부식 등을 방지할 수 있도록 한 것이다.
상술한 바와 같은 본 발명의 방법은 금속 이중막 패턴을 형성하는 경우에는 예외없이 모두 적용될 수 있는 것으로서, 특히 게이트, 소스, 드레인 등의 형성을 위한 금속 이중막 패턴의 형성시 용이하게 적용될 수 있는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 저저항 배선의 구조를 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 하기 하는 실시예에서는 게이트를 금속 이중막으로 형성한 경우를 예로하여 설명하기로 한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이다.
절연 기판(10) 위에 크롬, 알루미늄, 구리, 몰리브덴, 텅스텐 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄, 몰리브덴, 구리 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 상기 제2 게이트 배선층(222, 242, 262)의 상부에는 산화막 또는 질화막으로 이루어진 부동태막(223, 243, 263)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 ITO(indium tin oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3 내지 도 7를 참고로 하여 상세히 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 금속 예컨대, 크롬, 알루미늄, 구리, 몰리브덴, 텅스텐 등을 증착하여 제1 게이트배선층(221, 241, 261)을 적층하고, 저항이 작고 ITO와의 접촉 특성이 우수한 금속 예컨대, 알루미늄, 몰리브덴, 구리 등을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한다. 바람직한 금속 이중막 쌍으로서는 제1 게이트 배선층/제2 게이트 배선층으로서 Cr/Al, Mo/Al, Mo/Cu, Cu/Mo, Cu/W 등을 들 수 있으며, 가장 바람직하게는 Cr/Al 이중막을 약 500Å/2500Å 의 두께로 적용할 수 있다.
상기 금속의 증착은 진공 챔버 내에서 수행하도록 하는데, 제2 게이트 배선층의 형성을 위하여 상부 금속 증착이 완료된후, 진공이 유지된 상태에서 인-시튜로 산소 또는 질소를 주입하여 산소 또는 질소 플라즈마에 의한 부동태막을 형성하도록 한다. 산소 플라즈마를 이용하면 산화막이 형성되고 질소 플라즈마를 이용하면 질화막이 형성될 것이다.
본 발명자에 의한 반복적인 실험 결과, 압력에 의한 유의 수준은 거의 차이가 없으나 파워와 처리 시간에 의한 유의 수준은 상당히 큰 것으로 나타났다. 부동태막을 형성하기 위한 플라즈마 처리 조건은 처리하는 글라스의 사이즈에 따라 달라질 수 있는데 바람직하게는 약 0.3∼1.5kw/cm2범위인데, 파워가 낮을수록 더욱 바람직한 것을 확인할 수 있었다. 그리고 처리 시간은 약 5∼25초 범위인 것이 바람직한 것으로 나타났다. 파워와 처리 시간은 서로 상보적인 관계가 있기 때문에 상호 범위를 고려하여 최적화한 값이기 때문에, 필요에 따라 상기 조건은 약간 변동될 수 있음이 물론이다.
상기 플라즈마 생성을 위해 주입되는 산소 가스 또는 질소 가스의 주입시 사용되는 흐름 가스로는 아르곤 가스가 바람직하게 사용되는데 바람직한 주입량의 비율은 아르곤 가스 : 산소 가스 또는 질소 가스의 비가 부피비로 5: 1∼5 의 범위가 되도록 하는 것이 바람직하다. 상기한 바람직한 조건에 따라 플라즈마 처리를 하면약 100±50Å 두께로 부동태막이 형성되는 것을 확인할 수 있다.
이후 포토레지스트 패턴을 이용하여 습식 식각 방식으로 패터닝함으로써 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다. 금속의 이중막은 습식 식각이나 포토레지스트 스트립 공정시 사용되는 물을 포함하는 화학 물질에 의해 상이한 식각 특성을 나타내는데, 본 발명에서와 같이 상부 금속막의 표면에 부동태막을 형성함으로써 금속 이중막이 하부막의 단일막으로 존재하는 것과 같은 효과를 얻을 수 있다. 특히, 본 발명에서와 같이 상부 금속층의 형성후 진공을 유지한 상태에서 부동태막을 형성하면, 주변에 폴리머나 불순물 등이 유입될 여지가 없기 때문에 오염원이 전혀 포함되지 않은 순수한 막으로 얻어지며 막질도 치밀하여 부동태막으로서의 역할을 충분히 수행하게 된다.
다음, 도 4에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
다음, 도 5에 도시한 바와 같이, 몰리브덴 또는 몰리브덴-텅스텐 합금을 증착하여 데이터 배선층(65, 66, 68)을 적층하고 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
데이터 패턴은 몰리브덴 또는 몰리브덴 합금중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 데이터 패턴을 이중막으로 형성하는 경우에도 상기한 본 발명의 방법이 적용될 수 있다. 즉, 상부 금속막을 증착한 후, 진공을 유지한 상태에서 산소 또는 질소 가스를 주입하여 상부 금속막 상에 보호막인 부동태 막으로서 산화막 또는 질화막을 형성함으로써 이후의 식각 특성 및 포토레지스트 스트립 특성을 향상시킬 수 있게 되는 것이다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 도 6에 나타난 바와 같은 보호막을 형성한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
본 발명에서 제시하는 방법에 따라 금속 이중막 패턴을 형성하면, 상부 금속층상에 형성된 부동태막이 습식 식각 공정이나, 식각후의 스트립 공정의 수행시에 유발되던 문제점인, 상부막이 일부 식각되는 문제나 하부막의 잔사 문제를 해결할 수 있게 된다. 특히, 물이 포함된 조성물에 의해 상부막이 부식되고 하부막의 일부가 노출되는 문제점은 거의 완벽하게 제거되는 것을 확인할 수 있었다.
이상과 같은 본 발명의 방법은 앞에서 설명한 실시예에서와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 크롬 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄 등으로 이루어진 제2 게이트 배선층(222, 242, 262) 및 이의 상부에 형성된 부동태막(223, 243, 263)으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층 및 그 상부에 형성된 부동태막(283)으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴 또는 몰리브덴 합금막 또는 금속의 이중막으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 10a 내지 도 17b를 참조하여 설명하기로 한다.
먼저, 도 10a 및 10b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 크롬 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작고 ITO와의 접촉 특성이 우수한 알루미늄 등을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 진공을 유지한 상태에서 질소 또는 산소 플라즈마를 사용한 부동태막(223, 243, 263, 283)을 형성하도록 한다. 포토레지스트 패턴을 마스크로 사진 식각하여 금속 이중막 패턴을 형성한 후 포토레지스트를 스트립하여 제거하고 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.
다음, 도 11a 및 11b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 MoW를 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성하도록 한다. 이 때, 상기 도전체층을 금속의 이중막으로 형성할 수도 있으며 이 경우에는 본 발명의 방법을 적용하여 상부 금속막 상에 진공하에서 부동태막을 형성하도록 한다. 다음, 금속막 상에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 12a 및 12b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 13a 및 도 13b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 14a 및 14b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 14a 및 14b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 15a 및 15b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 16a 및 도 16b에 도시한 바와 같이 보호막(70)을 형성한다.
이어, 도 17a 및 17b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명에 따른 방법은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에도 용이하게 적용될 수 있다.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 19에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 몰리브덴 또는 몰리브덴-텅스텐 합금으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다. 데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 패드(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 ITO인 것을 고려하여 저항이 작은 물질인 몰리브덴-텅스텐 합금층으로 제조하거나, 금속 이중막으로 제조하는 것이 바람직하다.
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다.
버퍼층(140) 위에는 크롬 등의 물질로 이루어진 하층(501)과 알루미늄 등의 물질로 이루어진 상층(502)을 포함하는 이중층과 부동태막(503)을 포함하는 구조의 게이트 배선이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 패드(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용공통 전극을 형성할 수도 있다.
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Al( 또는 Al 합금)＼Cr의 이중층이 그 예이다.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 실시예에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다.
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.
저항성 접촉층(182, 183) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 ITO의 투명한 도전 물질로 만들어진다.
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 패드(152) 및 데이터 패드(124)와 각각 연결되어 있는 보조 게이트 패드(413) 및 보조 데이터 패드(414)가 형성되어 있다. 여기서, 보조 게이트 패드(413)는 게이트 패드(152)의 상부막(502)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있으며, 보조 데이터 패드(414) 또한 데이터 패드(124)의 상부막(202)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 20 내지 27과 앞서의 도 18 및 도 19를 참조하여 상세히 설명한다.
먼저, 도 20에 도시한 바와 같이, MoW와 같이 ITO와 접촉 특성이 우수한 도전 물질을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터 패드(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.
이어, 도 21에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 22에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.
이어, 크롬과 알루미늄과 같은 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 진공을 유지한 상태로 산소 또는 질소 가스를 주입하여 플라즈마에 의한 부동태막을 형성하도록 한다. 이후 마스크를 이용한 사진 식각 공정으로 패터닝하고 포토레지스트 패턴을 스트립 공정에 의해 제거하여, 버퍼층(140) 위에 제1 금속층(501), 제2 금속층(502) 및 부동태막(503)으로 이루어진 게이트선(150), 게이트 전극(151) 및 게이트 패드(152)를 포함하는 게이트 배선(150, 151, 152)을 형성한다.
이어, 도 23에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4: CH4를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.
다음, 도 24에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 패드(152) 및 데이터 패드(124)를 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 패드(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 패드(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 25와 도 26을 함께 참조하여 설명한다.
우선, 도 25에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터 패드(124) 및 게이트 패드(152)의 일부 위에는 감광막이 존재하지않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
다음, 도 26에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702),제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 패드(152)를 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 패드(124)를 드러내는 접촉 구멍(161, 164)을 완성한다.
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
다음, 도 27에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용전극(411), 보조 게이트 패드(413) 및 보조 데이터 패드(414)를 형성한다.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.
마지막으로 도 18 및 도 19에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
이상에서 설명한 바와 같이 본 발명의 방법에 따라 금속 이중막 패턴을 형성하면, 상부 금속막 상에 형성된 부동태막이 순수한 구성을 가지면서 치밀한 구조로 형성되기 때문에 부동태막으로서의 역할을 충분히 수행할 수 있어서, 이중막을 습식 식각하거나, 이중막 패턴의 형성후 포토레지스트 패턴을 스트립 제거할 때 발생되는 문제점을 개선할 수 있다.
즉, 상부막과 하부막의 기전력 차이에 의해 발생되는 하부막의 식각 잔사, 상부막의 부식 등과 같은 문제점을 해결할 수 있어서, 양호한 품질을 갖는 금속 이중막 패턴을 형성할 수 있는 것이다.
이러한 본 발명의 방법은 특히 상부 금속막의 형성을 위한 금속 증착 공정을 수행후 진공을 유지한 상태에서 질소 가스나 산소 가스를 주입하여 수행할 수 있기 때문에 공정의 별도의 장비가 필요하지 않고 공정의 수행이 용이하므로 적용이 매우 용이한 방법이라고 할 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (21)
- 기판상에 제1 금속층 및 제2 금속층을 적층하는 단계;진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 스트립하여 제거하는 단계;상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계;상기 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;투명 도전 물질인 ITO막을 적층하는 단계; 및상기 ITO막을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 제1 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제2 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에 있어서, 상기 제1 금속층은 크롬으로 형성되고, 제2 금속층은 알루미늄으로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 질소 또는 산소 가스를 이용한 플라즈마 처리 조건은 파워가 0.3∼1.5 kw/cm2범위이고, 처리 시간이 5∼25초 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 상기 부동태막, 제2 금속층 및 제1 금속층에 대한 식각은 습식 식각 방식으로 수행되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계는제3 금속층 및 제4 금속층을 적층하는 단계;진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 제2 부동태막을 형성하는 단계;상기 제2 부동태막 상에 포토레지스트 패턴을 형성하는 단계;상기 제2 부동태막, 제4 금속층 및 제3 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 스트립하여 제거하는 단계를 통하여 수행되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에 있어서, 상기 제3 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제4 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에 있어서, 상기 제3 금속층은 크롬으로 형성되고, 제4 금속층은 알루미늄으로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에 있어서, 상기 제2 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 기판상에 제1 금속층 및 제2 금속층을 적층하는 단계;진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 스트립하여 제거하는 단계;상기 게이트 패턴 위에 게이트 절연막을 적층하는 단계;상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;감광막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성되고, 나머지 부분은 제거된 감광막 패턴을 형성하는 단계;얻어지는 감광막 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남기고, 나머지 부분에는 상기 도전체층, 중간층 및 반도체층을 모두 제거시키는 단계;얻어지는 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;투명 도전 물질인 ITO막을 적층하는 단계; 및상기 ITO막을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에 있어서, 상기 제1 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제2 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에 있어서, 상기 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에 있어서, 상기 질소 또는 산소 가스를 이용한 플라즈마 처리 조건은파워가 0.3∼1.5kw/cm2범위이고, 처리 시간이 5∼25초 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에 있어서, 상기 배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계는제3 금속층 및 제4 금속층을 적층하는 단계;진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 제2 부동태막을 형성하는 단계;상기 제2 부동태막 상에 포토레지스트 패턴을 형성하는 단계;상기 제2 부동태막, 제4 금속층 및 제3 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 스트립하여 제거하는 단계를 통하여 수행되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 제3 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제4 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 제2 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;상기 버퍼층 상부에 제1 금속층 및 제2 금속층을 적층하는 단계;진공을 유지하면서 질소 또는 산소 가스를 주입하여 생성된 질소 또는 산소 플라즈마를 사용하여 상기 제2 금속층의 상부에 부동태막을 형성하는 단계;상기 부동태막 상에 포토레지스트 패턴을 형성하는 단계;상기 부동태막, 제2 금속층 및 제1 금속층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 스트립하여 제거하는 단계;상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계;상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제18항에 있어서, 상기 제1 금속층은 크롬, 알루미늄, 구리, 몰리브덴 및 텅스텐으로 이루어진 군에서 선택된 적어도 하나로 형성되고, 상기 제2 금속층은 알루미늄, 몰리브덴 및 구리로 이루어진 군에서 선택된 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제18항에 있어서, 상기 부동태막은 산화막 또는 질화막으로서 두께가 약 100±50Å 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제18항에 있어서, 상기 질소 또는 산소 가스를 이용한 플라즈마 처리 조건은 파워가 0.3∼1.5kw/cm2범위이고, 처리 시간이 5∼25초 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020052237A KR100864608B1 (ko) | 2002-08-31 | 2002-08-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020052237A KR100864608B1 (ko) | 2002-08-31 | 2002-08-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040020604A true KR20040020604A (ko) | 2004-03-09 |
| KR100864608B1 KR100864608B1 (ko) | 2008-10-22 |
Family
ID=37325059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020052237A KR100864608B1 (ko) | 2002-08-31 | 2002-08-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100864608B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352004B2 (en) | 2004-10-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| KR20110079434A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20140148031A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20160018981A (ko) * | 2014-08-08 | 2016-02-18 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| CN116047859A (zh) * | 2023-03-02 | 2023-05-02 | 广州新锐光掩模科技有限公司 | 光掩模钝化层制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289105A (ja) * | 1992-04-14 | 1993-11-05 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP3591061B2 (ja) * | 1995-06-13 | 2004-11-17 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
| JP4363684B2 (ja) * | 1998-09-02 | 2009-11-11 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
| KR20020027731A (ko) * | 2000-10-04 | 2002-04-15 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2002
- 2002-08-31 KR KR1020020052237A patent/KR100864608B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352004B2 (en) | 2004-10-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7767478B2 (en) | 2004-10-26 | 2010-08-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| KR101122228B1 (ko) * | 2004-10-26 | 2012-03-19 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20110079434A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20140148031A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20160018981A (ko) * | 2014-08-08 | 2016-02-18 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| CN116047859A (zh) * | 2023-03-02 | 2023-05-02 | 广州新锐光掩模科技有限公司 | 光掩模钝化层制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100864608B1 (ko) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100897505B1 (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100980008B1 (ko) | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100915231B1 (ko) | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 | |
| JP5466665B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100646792B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100825102B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030027302A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100947525B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR100864608B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20050028531A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030073006A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100783608B1 (ko) | 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 | |
| KR20010037330A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100913306B1 (ko) | 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 | |
| KR20030055125A (ko) | 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100940566B1 (ko) | 배선 구조 및 박막 트랜지스터 기판 | |
| KR100853718B1 (ko) | 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 | |
| KR100878275B1 (ko) | 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치 | |
| KR100656913B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796796B1 (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100831224B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20070073276A (ko) | 표시장치용 기판의 제조방법 | |
| KR101046920B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030092159A (ko) | 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110916 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |