KR100906634B1 - 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법 - Google Patents

패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR100906634B1
KR100906634B1 KR1020030003632A KR20030003632A KR100906634B1 KR 100906634 B1 KR100906634 B1 KR 100906634B1 KR 1020030003632 A KR1020030003632 A KR 1020030003632A KR 20030003632 A KR20030003632 A KR 20030003632A KR 100906634 B1 KR100906634 B1 KR 100906634B1
Authority
KR
South Korea
Prior art keywords
gate
layer
forming
pattern
electrode
Prior art date
Application number
KR1020030003632A
Other languages
English (en)
Other versions
KR20040066541A (ko
Inventor
노남석
송근규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030003632A priority Critical patent/KR100906634B1/ko
Publication of KR20040066541A publication Critical patent/KR20040066541A/ko
Application granted granted Critical
Publication of KR100906634B1 publication Critical patent/KR100906634B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

공정이 단순화된 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 기판상의 소정의 막상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하도록 한다. 이후 소정의 절연막을 형성하고 그 상부에 노볼락계 포토레지스트 패턴을 형성하도록 한다. 형성된 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 식각하여 상기 Al 배선을 노출시키기 위한 콘택홀을 형성하고 식각 공정의 완료후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거함과 동시에 노출된 Al 막을 제거하도록 한다. 스트리핑 조성물에 함유된 오존의 특성상 강한 산성 분위기에서 박리가 이루어지기 때문에 노출된 알루미늄이 부식되는 효과를 이용하여 스트리핑 공정 이후에 수행되어야 하는 알루미늄 식각 공정을 생략할 수 있게 된다.

Description

패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법{Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same}
도 1은 pH 변화에 따른 알루미늄의 특성 변화를 나타내는 그래프이다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 3은 도 2의 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 4 내지 7은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 9 및 도 10은 각각 도 8의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,
도 11a 및 11b 내지 도 18a 및 18b는 각각 도 9 및 도 10에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.
도 19는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 20은 도 19에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,
도 21 내지 28은 도20에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이다.
본 발명은 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 포토레지스트의 제거 능력이 우수하고 부작용이 적은 신규한 포토레지스트 스트리핑 조성물을 사용하는 것에 의해 별도의 알루미늄 배선 식각 공정이 생략가능한 액정 표시 장치의 박막 트랜지스터 기판의 용이한 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 디스플레이 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능의 전자 디스플레이 장치로 지속적으로 개발되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치는 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD) (electrochemical display; ECD) 및 전기 영동 표시 장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상 표시 장치에 사용되는 가장 오랜 역사를 갖는 디스플레이 장치인 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형화 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치가 필요하게 되었다. 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있는 것이다.
현재 개발된 여러 가지 평판 디스플레이 장치 가운데 액정표시장치는 다른 디스플레이 장치에 비하여 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있는 동시에 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다. 또한, 액정표시장치는 제조가 용이하기 때문에 더욱 그 적용 범위를 확장해가고 있다.
이러한 액정표시장치의 제조에 있어서는 글래스의 대형화, 패널의 고정세화 추세에 따라 글래스 조건과 부합된 관련 공정의 조건에 적합한 포토레지스트 조성물이 적용되고 있다. 특히, 미세 회로의 제조 공정중에서 포토레지스트막의 형성 공정은 라인 생산량을 결정하는 중요한 공정으로서, 포토레지스트막의 감도 특성, 현상 콘트라스트, 해상도, 기판과의 접착력, 잔막 특성 등이 후속되는 식각 공정에 의해 제조되는 미세 회로의 품질이 직접적인 영향을 미치게 된다.
LCD 제조 공정에서 적용되는 포토리소그라피 공정에서 패터닝이 완료된 후에는 마스크로 사용된 포토레지스트 패턴을 유기 용매나 알칼리 수용액 등으로 이루어진 스트리핑 조성물을 사용하여 제거하고 있다. 특히 포토레지스트의 제거 능력이 탁월하고 부식 등의 부작용이 적기 때문에 대부분의 경우 유기 용매를 많이 사용하고 있다. 그런데 이는 가격이 고가이고 폐액의 환경 부하도 상당히 높은 수준이기 때문에 이를 대체할 수 있는 스트리핑 조성물이 요구되고 있는 실정이다.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 포토레지스트의 제거 능력이 우수하며 환경에 대한 오염이 거의 없는 포토레지스트 제거용 스트리핑 조성물을 사용하는 것에 의해 공정이 단순화되고 공정 시간을 감소시킬 수 있는 패턴의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 패턴의 형성 방법을 적용하는 것에 의해 공정이 단순화 되고 생산성을 향상시킬 수 있는 액정표시장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는 기판상의 소정의 막상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계, 소정의 절연막을 형성하는 단계, 노볼락계 포토레지스트 패턴을 형성하는 단계, 형성된 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 식각하여 상기 Al 배선을 노출시키기 위한 콘택홀을 형성하는 단계 및 식각 공정의 완료후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거함과 동시에 노출된 Al 막을 제거하는 단계를 포함하는 패턴의 형성 방법을 제공한다.
특히, 상기 제1 게이트 배선층은 Cr으로 형성되는 것이 바람직하며, 상기 스트리핑 조성물은 아세트산 내에 오존 가스를 버블링시켜 제조하는 것이 바람직하다.
또한, 상기 식각 공정의 완료후 상기 포토레지스트 패턴상에 상기 스트리핑 조성물을 스프레이하여 습윤시킨 후 물로 린스하는 것에 의해 상기 포토레지스트 패턴을 제거하는 것이 바람직하며, 상기 아세트산 내에 함유된 오존 가스의 농도는 80,000∼90,000 ppm 범위인 것이 바람직하다. 이에 더하여, 상기 스트리핑 조성물의 pH는 1.6∼5 범위가 되는 것이 적절하다.
본 발명의 다른 목적은
기판상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 기판 위에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계;
상기 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 노볼락계 포토레지스트 패턴을 형성하는 단계;
식각 공정을 수행하여 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
상기 노볼락계 포토레지스트 패턴 및 노출된 Al을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계; 및
투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하 는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 달성된다.
본 발명의 다른 목적은
기판상에 기판상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 기판 위에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;
노볼락계 포토레지스트막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성되고, 나머지 부분은 제거된 포토레지스트 패턴을 형성하는 단계;
얻어지는 포토레지스트 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남기고, 나머지 부분에는 상기 도전체층, 중간층 및 반도체층을 모두 제거시키는 단계;
얻어지는 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 노볼락계 포토레지스트 패턴을 형성하는 단계;
상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
상기 노볼락계 포토레지스트 패턴 및 노출된 Al을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계; 및
투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
상기한 본 발명의 다른 목적은 또한
절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
상기 버퍼층 상부에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계; 및
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
이하, 본 발명의 좀 더 상세히 설명하기로 한다.
먼저, 오존 습윤 박리 공정에 대하여 살펴보기 위하여 노볼락계 포토레지스트 조성물에 대하여 알아보기로 한다. 포토레지스트 조성물은 통상 고분자 수지, 감광성 화합물 및 유기 용매 등을 포함하여 이루어진다.
포토레지스트 조성물을 제조하기 위하여 주성분으로 사용되는 고분자 수지는 당 분야에 널리 알려져 있는 수지를 예외없이 사용할 수 있지만 본 발명에서는 그 중에서도 특히 노볼락 수지가 바람직하게 적용된다. 노볼락 수지는 포지티브형 포토레지스트에 적용가능한 수지의 대표적인 예로서 알칼리 가용성 수지이다. 이는 메타 및/또는 파라 크레졸 등의 방향족 알콜과 알데히드류를 산촉매하에서 반응시켜 합성한 고분자 중합체이다.
사용할 수 있는 페놀류로서는 페놀, m-크레졸, p-크레졸 및 o-크레졸과 같은 크레졸류, 크시레놀류, 알킬 페놀류, 알콕시 페놀류, 이소프로페닐 페놀류, 폴리하이드록시 페놀류 등을 들 수 있다. 이들은 단독 또는 2종 이상을 배합하여 사용할 수 있다.
또한 사용되는 알데히드류로서는 포름알데히드, 파라포름알데히드, 아세트알데히드, 프로피온알데히드, 부틸알데히드, 트리메틸아세트알데히드, 벤즈알데히드, 테레프탈알데히드, 페닐아세트알데히드, 하이드록시벤즈알데히드 등을 들 수 있으며 이들은 단독 혹은 2종 이상을 배합하여 사용할 수 있다. 특히 포름알데히드를 사용하는 것이 바람직하다.
축합 반응에 사용되는 산촉매로서는 염산, 황산, 인산 등의 무기산과 초산, p-톨루엔설폰산, 옥살산 등의 유기산류를 들 수 있다. 그 중에서도 특히 옥살산을 사용하는 것이 바람직하다. 축합 반응은 60∼120℃의 온도에서 2∼30 시간 동안 수행한다.
기재상에 포토레지스트 조성물을 도포하고 노광 및 현상공정을 수행한 후 하드베이크(hard-bake) 공정을 수행하면 포토레지스트 패턴이 열에 의하여 유동(flow)하는 현상이 나타나게 된다. 이러한 열유동(thermal flow)은 노볼락 수지의 경우 메타 크레졸과 파라 크레졸의 비율을 적절히 조절하거나 고분자 중합체의 분자량을 적절하게 조절하는 것에 의해 방지할 수 있다.
감광성 화합물로서는 디아지드계 화합물이 바람직하게 사용되며, 구체적으로는 폴리하이드록시 벤조페논과 1,2-나프토퀴논디아지드, 2-디아조-1-나프톨-5-술폰산 등의 디아지드계 화합물을 반응시켜 제조할 수 있으며, 더욱 바람직하게는 2,3,4,4'-테트라하이드록시 벤조페논과 1,2-나프토퀴논디아지드를 에스테르화 반응시켜 제조된 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-4-설포네이트, 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-5-설포네이트, 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-6-설포네이트 등이 사용된다.
상기 고분자 수지와 감광성 화합물을 포함하는 포토레지스트 조성물을 기판상에 도포하고 건조하여 포토레지스트막을 형성한 후, 마스크를 사용하여 원하는 부분을 노광하면 노광된 부분은 알칼리 가용성으로서 현상에 의해 제거되고 노광되지 않은 부분은 알칼리 비수용성으로서 현상후 남아서 포토레지스트 패턴을 형성하게 된다.
이러한 포토레지스트 패턴을 이용하여 하부막에 대한 식각 공정을 수행한 후, 포토레지스트 패턴을 제거하기 위하여 본 발명에서와 같이 아세트산과 오존 가스를 함유하는 스트리핑 조성물을 사용하면 포토레지스트 패턴은 깨끗하게 제거된다.
아세트산은 포토레지스트 성분을 용해시키는 용매로서의 역할도 하며 조성물의 pH를 약 1.6∼5 범위로, 더욱 바람직하게는 약 1.6∼2.4 범위로 유지시켜 주는 작용을 하게 된다. 오존은 그 특성상 강한 산성 분위기 하에서 포토레지스트 박리 공정을 수행한다. 즉, 오존에 의한 강한 산화력으로 ORP (oxidation-reduction potential)가 1 V 이상이 되고, 포토레지스트 성분이 카르복실산으로 변하면서 pH 5 이하의 산성으로 변하게 된다. 아세트산은 이러한 산성 분위기를 용이하게 유지시켜 주는 역할을 하는 것이다. 적용 가능한 아세트산으로서는 시판되는 제품은 모두 예외없이 사용될 수 있으나, 바람직하게는 95% 농도의 아세트산 또는 99.5% 농도의 아세트산이 사용될 수 있다.
이러한 스트리핑 조성물은 다음과 같은 방법으로 제조하여 적용할 수 있다. 먼저, 아세트산이 담긴 용기나 탱크내에 가느다란 관을 담그도록 한다. 이후 전기 분해 방식 등에 의해 생성된 오존 가스를 상기 관을 통하여 아세트산 용액 내에서 버블링 시키고 별도의 관을 통하여 아세트산과 오존 가스 기포를 포함하는 조성물을 배출시키도록 한다. 노즐을 통하여 제거될 포토레지스트 패턴이 형성된 기판상에 스프레이 등의 방법에 의해 도포하도록 한다. 그러면 포토레지스트 패턴이 상기 스트리핑 조성물에 의해 습윤되면서 포토레지스트 패턴 성분이 분해 반응을 일으키게 되는 것이다. 따라서, 이러한 방식의 포토레지스트 제거 공정을 "오존 습윤 박리" 공정이라 칭하기도 한다. 이후 초순수 등으로 린스하는 단계를 통하여 포토레지스트 패턴은 깨끗하게 제거되는 것이다.
상술한 포토레지스트 스트리핑 조성물을 사용하면 우선 포토레지스트 성분이 수용성 카르복실산, 휘발성 이산화탄소 가스, 수증기 등으로 분해되므로 인체에 유해한 유기 용매의 사용도 방지할 수 있을 뿐아니라 생성되는 물질의 환경에 대한 부담도 없기 때문에 환경 문제를 고려할 때 매우 유용한 공정이 된다. 이에 더하여, 본 발명의 방법에 따라 오존 습윤 박리 공정을 적용하면 식각 공정의 수행후, 또는 스트리핑 공정의 수행후 별도로 적용되는 O2 애싱 공정이 생략가능하기 때문에 공정이 단순화되는 잇점이 있다.
한편, 오존과 아세트산을 포함하는 스트리핑 조성물을 사용한 오존 습윤 박리 공정의 경우 오존의 특성상 강한 산성 분위기하에서 박리가 이루어진다. 즉, 오존에 의한 강한 산화력으로 ORP (oxidation-reduction potential) 1V 이상이 되고, 포토레지스트 성분이 카르복실산으로 변하면서 pH 5 이하의 산성 분위기를 갖게 된 다. 이러한 분위기에 의해서는 알루미늄은 부식된다.
도 1에는 pH 변화에 따른 알루미늄의 특성 변화를 나타내었다. 도면에 의하면 알루미늄은 pH 가 약 5 이하, 바람직하게는 약 2∼4 범위의 강한 산성, 강한 산화성 분위기하에서 Al3+ 로 이온화 되어 녹는다는 것을 확인할 수 있다.
이와 같이 산성 분위기하에서의 알루미늄 성분의 부식을 방지하기 위해서는 스트리핑 조성물에 암모니아수를 첨가하여 중성화 시킨 후 공정을 진행해야 하는 번거로움이 있었다 .
한편, 기존에 Cr/Al 배선 적용 구조에서는 콘택홀 형성을 위한 식각 공정의 수행후 Cr/Al 게이트와 화소 전극과의 접촉을 위하여 먼저 알루미늄을 전면 식각하여 콘택홀 내부의 게이트 형성용 금속 성분에서 알루미늄을 제거하였다.
이에 따라 콘택홀 형성을 위한 식각 공정의 수행후에 마스크로 사용된 노볼락계 포토레지스트 패턴의 박리를 위하여 암모니아수를 추가하지 않고 산성 분위기하에서 박리를 진행하면 포토레지스트가 박리됨과 동시에 콘택홀 내의 알루미늄이 부식되어 제거되는 효과를 얻을 수 있다. 알루미늄이 제거된후 노출되는 Cr은 산성 분위기에서는 부식되지 않기 때문에 Cr 층에 대한 손상은 발생하지 않는다. 따라서, Cr/Al 배선과 화소 전극의 콘택을 위한 콘택홀 형성 공정에서 알루미늄 제거를 위한 별도의 식각 공정을 생략할 수 있어서 공정이 단순화되는 효과를 얻을 수 있는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 저저항 배선의 구조를 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 3은 도 2에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이다.
절연 기판(10) 위에 크롬 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트선 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따 위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터선 끝단(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24) 및 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88) 이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO(indium tin oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 2 및 도 3에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 2 및 도 3과 도 4 내지 도 8을 참고로 하여 상세히 설명한다.
먼저, 도 4에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 크롬을 증착하여 제1 게이트 배선층(221, 241, 261)을 적층하고, 저항이 작은 알루미늄을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한 다음, 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다. 이 때 식각시 사용되는 포토레지스트 패턴은 노볼락계 조성물을 사용하고, 이를 스트리핑 하기 위한 조성물로는 상기한 아세트산 및 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물이 바람직하게 사용된다.
다음, 도 5에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(26) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
다음, 도 6에 도시한 바와 같이, 몰리브덴 또는 몰리브덴-텅스텐 합금을 증착하여 데이터 배선층(65, 66, 68)을 적층하고 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터선 끝단(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
데이터 패턴은 몰리브덴 또는 몰리브덴 합금중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 특히, 몰리브덴 합금의 경우에 10 중량% 정도의 텅스텐이 함유되어 있는 몰리브덴-텅스텐 합금을 사용하는 것이 바람직하다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 도 7에 나타난 바와 같은 보호막을 형성한다.
이어, 노볼락계 포토레지스트 패턴을 형성하고 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트선 끝단(24), 드레인 전극(66) 및 데이터선 끝단(68)을 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 이후 아세트산 및 아세트산 내에 기포 형태로 80,000∼90,000 ppm 농도 범위의 오존 가스를 포함하며 pH가 약 2.5 정도인 스트리핑 조성물을 사용하여 오존 습윤 박리 공정에 의해 포토레지스트 패턴을 제거함과 동시에 노출된 알루미늄을 식각하도록 한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
다음, 알루미늄을 제거하기 위한 식각 공정은 생략하고 마지막으로 도 2 및 3에 도시한 바와 같이, ITO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트선 끝단(24) 및 데이터선 끝단(68)과 각각 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)을 형성한다. ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 크롬 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트선 끝단(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴 또는 몰리브덴 합금막으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터선 끝단(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선 끝단(24) 및 데이터선 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접착성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 9 내지 도 11과 도 11a 내지 도 18b를 참조하여 설명하기로 한다.
먼저, 도 11a 및 11b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 크롬 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작은 알루미늄을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트선 끝단(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.
다음, 도 12a 및 12b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이어 MoW를 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 13a 및 13b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차 광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되 지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 15a 및 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 15a 및 15b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 16a 및 16b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각 되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 16b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 17a 및 도 17b에 도시한 바와 같이 보호막(70)을 형성한다.
이어, 노볼락계 포토레지스트 패턴을 형성하고 도 18a 및 18b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선 끝단(24), 데이터선 끝단(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 포토레지스트 패턴을 제거하기 위한 스트리핑 조성물로서 아세트산 및 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 조성물을 사용하여 오존 습윤 박리 공정을 수행하도록 한다. 이러한 스트리핑 공정을 통하여 노출된 알루미늄도 동시에 제거된다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 알루미늄 전면 식각 공정은 생략하고 도 9 내지 도 11에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트선 끝단(24)과 연결된 보조 게이트선 끝단(86) 및 데이터선 끝단(68)과 연결된 보조 데이터선 끝단(88)을 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데 이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명에 따른 방법은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에도 용이하게 적용될 수 있다.
도 19는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 20은 도 19에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 20에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 몰리브덴 또는 몰리브덴-텅스텐 합금으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다.
데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터선 끝단(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 끝단(413, 414)이 ITO인 것을 고려하여 저항이 작은 물질인 몰 리브덴-텅스텐 합금층으로 제조하는 것이 바람직하다.
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다.
버퍼층(140) 위에는 상부에 크롬 등의 물질로 이루어진 하층(501)과 알루미늄으로 이루어진 상층(502)을 포함하는 이중층 구조의 게이트 배선이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트선 끝단(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr\Al의 이중층이 그 예이다.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다.
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.
저항성 접촉층(182, 183) 위에는 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 ITO의 투명한 도전 물질로 만들어진다.
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트선 끝단(152) 및 데이터선 끝단(124)과 각각 연결되어 있는 보조 게이트선 끝단(413) 및 보조 데이터선 끝단(414)이 형성되어 있다. 여기서, 보조 게이트선 끝단(413)은 게이트선 끝단(152)의 상부막(502)과 직접 접촉하고 있으며, 보조 데이터선 끝단(414) 또한 데이터선 끝단(124)의 상부막(202)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 21 내지 28과 앞서의 도 19 및 도 20을 참조하여 상세히 설명한다.
먼저, 도 21에 도시한 바와 같이, 도전 물질을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터선 끝단(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.
이어, 도 22에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감 광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 23에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.
이어, 크롬과 알루미늄과 같은 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 버퍼층(140) 위에 게이트선(150), 게이트 전극(151) 및 게이트선 끝단(152)을 포함하는 게이트 배선(150, 151, 152)을 형성한다.
이어, 도 24에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H 6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4 : CH4를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.
다음, 도 25에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트선 끝단(152) 및 데이터선 끝단(124)을 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트선 끝단(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터선 끝단(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 26과 도 27을 함께 참조하여 설명한다.
우선, 도 26에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 노볼락계 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터선 끝단(124) 및 게이트선 끝단(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있 을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
다음, 도 27에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트선 끝단(152)을 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터선 끝단(124)을 드러내는 접촉 구멍(161, 164)을 완성한다.
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 아세트산 및 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 조성물을 사용하도록 한다.
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 노출된 알루미늄은 제거되고 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
다음, 알루미늄 전면 식각 공정을 생략하고 도 28에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트선 끝단(413) 및 보조 데이터선 끝단(414)을 형성한다.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.
마지막으로 도 19 및 도 20에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
이상과 같은 본 발명에 의하면 오존 습윤 박리 공정을 이용하여 패턴을 형성하는 경우에 오존의 특성상 강한 산성 분위기에서 박리가 이루어지기 때문에 노출된 알루미늄이 부식되는 효과를 이용하여 스트리핑 공정 이후에 수행되어야 하는 알루미늄 식각 공정을 생략할 수 있게 된다. 이에 따라 공정이 단순화되고 생산성 이 향상된다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 기판상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴상에 절연막을 형성하는 단계;
    상기 절연막상에 노볼락계 포토레지스트 패턴을 형성하는 단계;
    상기 노볼락계 포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 식각하여 상기 Al 배선을 노출시키기 위한 콘택홀을 형성하는 단계; 및
    식각 공정의 완료후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 노볼락계 포토레지스트 패턴을 제거함과 동시에 노출된 Al 막을 제거하는 단계를 포함하는 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 제1 게이트 배선층은 Cr으로 형성되는 것을 특징으로 하는 패턴의 형성 방법.
  3. 제1항에 있어서, 상기 스트리핑 조성물은 아세트산 내에 오존 가스를 버블링시켜 제조하는 것을 특징으로 하는 패턴의 형성 방법.
  4. 제1항에 있어서, 상기 식각 공정의 완료후 상기 포토레지스트 패턴상에 상기 스트리핑 조성물을 스프레이하여 습윤시킨 후 물로 린스하는 것에 의해 상기 포토레지스트 패턴을 제거하는 것을 특징으로 하는 패턴의 형성 방법.
  5. 제1항에 있어서, 상기 아세트산 내에 함유된 오존 가스의 농도는 80,000∼90,000 ppm 범위인 것을 특징으로 하는 패턴의 형성 방법.
  6. 제1항에 있어서, pH가 1.6∼5 범위인 것을 특징으로 하는 패턴의 형성 방법.
  7. 기판상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 기판 위에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
    배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스·드레인 전극을 형성하는 단계;
    상기 데이터선 및 소스·드레인 전극 위에 보호막을 적층한 후 노볼락계 포토레지스트 패턴을 형성하는 단계;
    식각 공정을 수행하여 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
    상기 노볼락계 포토레지스트 패턴 및 노출된 Al을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 동시에 제거하는 단계; 및
    투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에 있어서, 상기 제1 게이트 배선층이 Cr으로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 기판상에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선, 게이트선 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 기판 위에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;
    노볼락계 포토레지스트막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성된 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남겨, 데이터선 및 소스·드레인 전극을 형성하는 단계;
    상기 데이터선 및 소스·드레인 전극 위에 보호막을 적층한 후 노볼락계 포토레지스트 패턴을 형성하는 단계;
    상기 드레인 전극이 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
    상기 노볼락계 포토레지스트 패턴 및 노출된 Al을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 동시에 제거하는 단계; 및
    투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 게이트 배선층이 Cr으로 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;
    상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
    버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 제1 게이트 배선층 및 Al으로 이루어진 제2 게이트 배선층을 형성하고 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선을 드러내는 제1 접촉 구멍을 형성하는 단계;
    상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계; 및
    상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020030003632A 2003-01-20 2003-01-20 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법 KR100906634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030003632A KR100906634B1 (ko) 2003-01-20 2003-01-20 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030003632A KR100906634B1 (ko) 2003-01-20 2003-01-20 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20040066541A KR20040066541A (ko) 2004-07-27
KR100906634B1 true KR100906634B1 (ko) 2009-07-10

Family

ID=37356360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030003632A KR100906634B1 (ko) 2003-01-20 2003-01-20 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100906634B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028042A (ko) * 1999-09-17 2001-04-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2002025971A (ja) * 2000-07-04 2002-01-25 Seiko Epson Corp 基材処理方法、基材処理装置及び電子デバイスの製造方法
KR20020081213A (ko) * 2000-09-28 2002-10-26 미쓰비시덴키 가부시키가이샤 기판의 처리방법 및 처리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028042A (ko) * 1999-09-17 2001-04-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2002025971A (ja) * 2000-07-04 2002-01-25 Seiko Epson Corp 基材処理方法、基材処理装置及び電子デバイスの製造方法
KR20020081213A (ko) * 2000-09-28 2002-10-26 미쓰비시덴키 가부시키가이샤 기판의 처리방법 및 처리 장치

Also Published As

Publication number Publication date
KR20040066541A (ko) 2004-07-27

Similar Documents

Publication Publication Date Title
US7989274B2 (en) Display device having oxide thin film transistor and fabrication method thereof
US8379162B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR100951898B1 (ko) 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
US8507916B2 (en) Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
US8563980B2 (en) Array substrate and manufacturing method
JP2001066639A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7824972B2 (en) Producing a thin film transistor substrate by using a photoresist pattern having regions of different thicknesses
US7029727B1 (en) Patterned substrate and liquid crystal display provided therewith
US20070009833A1 (en) Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same
JP2001196589A (ja) トップゲート型ｔｆｔ構造及びその製造方法
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
JP4954868B2 (ja) 導電層を備えた基板の製造方法
KR20030073006A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100906634B1 (ko) 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
KR100783608B1 (ko) 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20110072869A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
JP2005266475A (ja) 半透過型液晶表示装置
CN118073363A (zh) 阵列基板及其制备方法、显示面板
KR20040071898A (ko) 박막 트랜지스터 표시판
KR20110072872A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee