TWI487034B - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI487034B TWI487034B TW099132439A TW99132439A TWI487034B TW I487034 B TWI487034 B TW I487034B TW 099132439 A TW099132439 A TW 099132439A TW 99132439 A TW99132439 A TW 99132439A TW I487034 B TWI487034 B TW I487034B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide
- angstroms
- layer
- material layer
- light shielding
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種電晶體及其製造方法,且特別是有關於一種薄膜電晶體及其製造方法。
近來環保意識抬頭,具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的平面顯示面板(flat display panels)已成為市場主流。常見的平面顯示器包括液晶顯示器(liquid crystal displays)、電漿顯示器(plasma displays)、有機電激發光顯示器(electroluminescent displays)等。以目前最為普及的液晶顯示器為例,其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上,多採用非晶矽(a
-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來,已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體,具有較高的載子移動率(mobility),而氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體,則具有較佳的臨界電壓(threshold voltage,Vth)均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。
在習知的氧化物半導體薄膜電晶體中,其氧化物通道層之臨界電壓(Vth)會受到紫外光照射(例如製程過程或是外在環境)而產生偏移,進而影響到氧化物半導體薄膜電
晶體的電性,因此已有習知技術提出採用具有紫外光遮蔽效果之氧化鈦(TiOx)作為閘絕緣層或保護層之材質,以避免氧化物通道層之臨界電壓偏移的問題。閘絕緣層或保護層是全面性地覆蓋於薄膜電晶體陣列基板上。
圖1A至圖1F為習知氧化物半導體薄膜電晶體之製造流程剖面示意圖。請依序參考圖1A至圖1F,首先於基板100上形成閘極102,如圖1A所示。接著,於基板100上形成閘絕緣層104以覆蓋閘極102,如圖1B所示。然後,於閘絕緣層104上形成通道層106,如圖1C所示。接著,於基板100上依序形成材料層108與金屬層110,並覆蓋通道層106,如圖1D所示。然後,圖案化金屬層110以形成源極S以及汲極D,並暴露出部份材料層108,如圖1E所示。接著,對暴露出的部份材料層108進行氧化(oxidation)以形成一紫外光遮蔽圖案108a,如圖1F所示。此紫外光遮蔽圖案108a位於通道層106上,當有紫外光入射時可對通道層106形成保護作用,使通道層106不易受到紫外光之影響,進而使得氧化物半導體薄膜電晶體之電性維持穩定。然而,在習知的氧化物半導體薄膜電晶體製程中,往往因為材料層108的厚度過厚而導致被源極S與汲極D所暴露出的部份材料層108未能被完全地氧化(如圖1F所示),進而造成氧化物半導體薄膜電晶體發生漏電流或其他不良。若為避免上述問題而降低材料層108的成膜厚度,則其膜厚均勻性(uniformity)將會變差,而導致氧化物半導體薄膜電晶體之良率不佳。承上述,如何兼顧氧化物
半導體薄膜電晶體之電性以及其良率,實為研發者所欲解決的問題之一。
本發明提供一種薄膜電晶體,其具有穩定之電性。
本發明提供一種薄膜電晶體的製造方法,其有助於薄膜電晶體之量產。
本發明提供一種薄膜電晶體的製造方法,其包括:於基板上形成閘極。接著,於基板上形成閘絕緣層以覆蓋閘極。然後,於閘絕緣層上形成彼此電性絕緣之源極與汲極。之後,於閘極上方之閘絕緣層上形成氧化物半導體層以覆蓋閘絕緣層、源極與汲極。接著,於氧化物半導體層上形成材料層。然後,薄化材料層。之後,令材料層氧化以於氧化物半導體層上形成紫外光遮蔽材料層。最後,圖案化紫外光遮蔽材料層以及氧化物半導體層以形成氧化物通道層與紫外光遮蔽圖案,其中氧化物通道層覆蓋源極之部分區域與汲極之部分區域,而紫外光遮蔽圖案位於氧化物通道層上。
本發明提供一種薄膜電晶體,其包括閘極、閘絕緣層、源極、汲極、氧化物通道層以及紫外光遮蔽圖案。其中,閘絕緣層覆蓋閘極。源極與汲極配置於閘絕緣層上且彼此電性絕緣。氧化物通道層配置於閘絕緣層、源極以及汲極上。紫外光遮蔽圖案位於氧化物通道層上,且紫外光遮蔽圖案僅覆蓋氧化物通道層,未覆蓋氧化物通道層之側壁。
在本發明的一實施例中,前述之氧化物半導體層之材質包括氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO),氧化鎘.氧化鍺(2CdO.GeO2
)或氧化鎳鈷(NiCo2
O4
)。
在本發明的一實施例中,前述之材料層之材質包括鈦、矽、鋁或鋅。
在本發明的一實施例中,前述之紫外光遮蔽材料層之材質包括氧化鈦(TiOx)、富矽氧化矽(Si-rich SiOx)、氧化矽(SiOx)、氧化鋁(AlOx)或氧化鋅(ZnOx)。
在本發明的一實施例中,前述之氧化鈦(TiOx)包括一氧化鈦(TiO)、二氧化鈦(TiO2)、五氧化三鈦(Ti3O5)、一氧化二鈦(Ti2O)。
在本發明的一實施例中,前述之材料層的厚度介於25埃至500埃之間,薄化後之材料層的厚度約為介於10埃至150埃之間,而紫外光遮蔽材料層之厚度介於20埃至300埃之間。
在本發明的一實施例中,前述之材料層的厚度介於50埃至150埃之間,薄化後之材料層的厚度約為介於25埃至100埃之間,而紫外光遮蔽材料層之厚度介於50埃至200埃之間。
在本發明的一實施例中,前述之圖案化紫外光遮蔽材料層以及氧化物半導體層的方法包括:以乾蝕刻製程移除部分紫外光遮蔽材料層以形成紫外光遮蔽圖案,之後,以濕蝕刻製程移除未被紫外光遮蔽圖案覆蓋之氧化物半導體層以形成氧化物通道層。
在本發明的一實施例中,前述之形成紫外光遮蔽圖案的方法包括利用六氟化硫(SF6)對紫外光遮蔽材料層進行等向性蝕刻。
在本發明的一實施例中,前述之紫外光遮蔽材料層之厚度介於20埃至300埃之間。
本發明之薄膜電晶體具有穩定的電氣特性,且本發明之製造方法與現有製程相容,有利於薄膜電晶體之量產。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖2A至圖2H為本實施例之薄膜電晶體製造流程剖面示意圖。首先,請參照圖2A,於基板200上形一閘極202。在本實施例中,基板200的材質例如為玻璃、石英、有機聚合物、不透光/反射材料(如導電材料、晶圓、陶瓷等)或是其它合適的材料。在本實施例中,閘極202之材料一般是使用金屬材料。然,本發明不限於此,在其他實施例中,閘極202之材料也可以使用其他導電材料,如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導材料的堆疊層。
接著請參照圖2B,於基板200上全面性地形成閘絕緣層204以覆蓋閘極202。在本實施例中,閘絕緣層204之材質例如為無機介電材料(如氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層)、有機介電材料或上述
有機與無機介電材料之組合。
接著請參照圖2C,於閘絕緣層204上形成源極S’與汲極D’。源極S’與汲極D’係彼此電性絕緣,並且覆蓋於部分的閘絕緣層204上。本實施例之源極S’與汲極D’分別位於部分的閘極202之上。在本實施例中,源極S’與汲極D’之材料一般是使用金屬材料。然,本發明不限於此,在其他實施例中,源極S’與汲極D’之材料也可以使用其他導電材料,如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。
接著請參照圖2D,於閘極202上方之閘絕緣層204上形成氧化物半導體層206以覆蓋部分的閘絕緣層204、源極S’與汲極D’。在本實施例中,氧化物半導體層206之材料例如為氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2
)、氧化鎳鈷(NiCo2
O4
)或其他適當材料,但本發明不以此為限。
接著請參照圖2E,於氧化物半導體層206上全面性地形成材料層208。本實施例之材料層208的厚度G例如是介於25埃至500埃之間,而材料層208的厚度G較佳是介於50埃至150埃之間。值得一提的是,由於材料層208的厚度G不低於25埃,因此材料層208不易出現膜厚均勻性不佳的情況。在本實施例中,材料層208之材質例如為鈦、矽、鋁、鋅或其他適當金屬材料,但本發明不以此為限。值得注意的是,材料層208之材質必須是氧化後具備紫外光遮蔽功能之材質。
接著請參照圖2F,對材料層208進行薄化製程,此薄化製程可以是蝕刻製程、化學機械研磨製程(Chemical Mechanical Polishing,CMP)或其他能夠減少材料層208之厚度的製程。在本實施例中,薄化後之材料層208厚度d例如是介於10埃至150埃之間,而薄化後之材料層208的厚度d較佳是介於25埃至100埃之間。在本實施例中,薄化材料層208的方法例如為利用六氟化硫(SF6)對材料層208進行等向性蝕刻以使其厚度G減少。然,本發明不限於此,在其他可行實施例中,亦可利用其他適當方法薄化材料層208。
接著請參照圖2G,使材料層208氧化以於氧化物半導體層206上形成紫外光遮蔽材料層208a。在本實施例中,紫外光遮蔽材料層208a之厚度d’例如是介於20埃至300埃之間,而紫外光遮蔽材料層208a之厚度d’較佳是介於50埃至200埃之間。值得一提的是,因為在材料層208被氧化之前,材料層208的厚度已經被減少為d,所以薄化後之材料層208十分容易被氧化,而形成一氧化完全且組成穩定之紫外光遮蔽材料層208a。在本實施例中,紫外光遮蔽材料層208a之材質例如為氧化鈦(TiOx)、富矽氧化矽(Si-rich SiOx)、氧化矽(SiOx)、氧化鋁(AlOx)、氧化鋅(ZnOx)或其他適當材料。其中,氧化鈦(TiOx)包括一氧化鈦(TiO)、二氧化鈦(TiO2)、五氧化三鈦(Ti3O5)、一氧化二鈦(Ti2O),但本發明不以此為限。
接著請參照圖2H,圖案化紫外光遮蔽材料層208a及氧化物半導體層206以分別形成氧化物通道層206a與紫外
光遮蔽圖案208b。其中,氧化物通道層206a覆蓋源極S’之部分區域與汲極D’之部分區域,而紫外光遮蔽圖案208b位於氧化物通道層206a上。在本實施例中,圖案化紫外光遮蔽材料層208a的方法例如是先利用乾蝕刻製程移除部分紫外光遮蔽材料層208a以形成紫外光遮蔽圖案208b,或者是利用六氟化硫(SF6)對紫外光遮蔽材料層208a進行等向性蝕刻以形成紫外光遮蔽圖案208b。在本實施例中,圖案化氧化物半導體層206的方法例如為利用濕蝕刻製程移除未被紫外光遮蔽圖案208b覆蓋之氧化物半導體層206以形成氧化物通道層206a。然,本發明之氧化物通道層206a與紫外光遮蔽圖案208b的形成方法不限於上述,在其他可行的實施例中,亦可利用其他適當方法圖案化紫外光遮蔽材料層208a以及氧化物半導體層206。
從圖2H可知,由於紫外光遮蔽圖案208b不與源極S’與汲極D’直接接觸,因此紫外光遮蔽圖案208b不容易導致習知的漏電流現象。
在完成紫外光遮蔽圖案208b以及氧化物通道層206a的製作之後,便完成了本實施例之薄膜電晶體之製作。
由圖2H可清楚得知,本實施例之薄膜電晶體包括閘極202、閘絕緣層204、源極S’、汲極D’、氧化物通道層206a及紫外光遮蔽圖案208b,其中閘絕緣層204覆蓋閘極202,源極S’與汲極D’配置於閘絕緣層204上且彼此電性絕緣,氧化物通道層206a配置於部份閘絕緣層204、部份源極S’以及部份汲極D’上。此外,紫外光遮蔽圖案208b配置於氧化物通道層206a上。
需特別注意的是,紫外光遮蔽圖案208b僅覆蓋氧化物通道層206a,而未覆蓋氧化物通道層之側壁206b。在本實施例中,紫外光遮蔽圖案208b可有效地吸收外界的紫外光,以保護位於其下之氧化物通道層206a,因此本實施例之薄膜電晶體不易受到外界的紫外光的影響而具有穩定的電性。
綜上所述,本發明先形成一厚度較厚的材料層,使此材料層不易發生膜厚均勻性不佳的問題,之後,再將此材料層薄化,以使薄化後之材料層可於後續的製程中被氧化而形成一氧化完全且組成穩定之紫外光遮蔽材料層。前述之紫外光遮蔽材料層可降低紫外光對於氧化物通道層之影響。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧基板
102、202‧‧‧閘極
104、204‧‧‧閘絕緣層
106‧‧‧通道層
108、208‧‧‧材料層
108a、208a‧‧‧紫外光遮蔽材料層
110‧‧‧金屬層
206‧‧‧氧化物半導體層
206a‧‧‧氧化物通道層
206b‧‧‧側壁
208b‧‧‧紫外光遮蔽圖案
S、S’‧‧‧源極
D、D’‧‧‧汲極
G、d、d’‧‧‧厚度
圖1A至圖1F為習知的氧化物半導體薄膜電晶體製造流程剖面示意圖。
圖2A至圖2H為本發明之一實施例之薄膜電晶體製造流程剖面示意圖。
圖2H為本發明之一實施例之薄膜電晶體剖面示意圖。
200‧‧‧基板
202‧‧‧閘極
204‧‧‧閘絕緣層
206a‧‧‧氧化物通道層
206b‧‧‧側壁
208b‧‧‧紫外光遮蔽圖案
S’‧‧‧源極
D’‧‧‧汲極
Claims (9)
- 一種薄膜電晶體的製造方法,包括:於一基板上形成一閘極;於該基板上形成一閘絕緣層以覆蓋該閘極;於該閘絕緣層上形成彼此電性絕緣之一源極與一汲極;於該閘極上方之該閘絕緣層上形成一氧化物半導體層以覆蓋該閘絕緣層、該源極與該汲極;於該氧化物半導體層上形成一材料層;薄化該材料層;令該材料層氧化以於該氧化物半導體層上形成一紫外光遮蔽材料層;以及圖案化該紫外光遮蔽材料層以及該氧化物半導體層以形成一氧化物通道層與一紫外光遮蔽圖案,其中該氧化物通道層覆蓋該源極之部分區域與該汲極之部分區域,而該紫外光遮蔽圖案位於該氧化物通道層上。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中該氧化物半導體層之材質包括氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO),氧化鎘.氧化鍺(2CdO.GeO2 )或氧化鎳鈷(NiCo2 O4 )。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中該材料層之材質包括鈦、矽、鋁或鋅。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中該紫外光遮蔽材料層之材質包括氧化鈦(TiOx)、富矽氧化矽(Si-rich SiOx)、氧化矽(SiOx)、氧化鋁(AlOx) 或氧化鋅(ZnOx)。
- 如申請專利範圍第4項所述之薄膜電晶體的製造方法,其中該氧化鈦(TiOx)包括一氧化鈦(TiO)、二氧化鈦(TiO2)、五氧化三鈦(Ti3O5)、一氧化二鈦(Ti2O)。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中該材料層的厚度介於25埃至500埃之間,薄化後之該材料層的厚度約為介於10埃至150埃之間,而該紫外光遮蔽材料層之厚度介於20埃至300埃之間。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中該材料層的厚度介於50埃至150埃之間,薄化後之該材料層的厚度約為介於25埃至100埃之間,而該紫外光遮蔽材料層之厚度介於50埃至200埃之間。
- 如申請專利範圍第1項所述之薄膜電晶體的製造方法,其中圖案化該紫外光遮蔽材料層以及該氧化物半導體層的方法包括:以乾蝕刻製程移除部分該紫外光遮蔽材料層以形成該紫外光遮蔽圖案;以及以濕蝕刻製程移除未被該紫外光遮蔽圖案覆蓋之該氧化物半導體層以形成該氧化物通道層。
- 如申請專利範圍第8項所述之薄膜電晶體的製造方法,其中形成該紫外光遮蔽圖案的方法包括利用六氟化硫(SF6)對該紫外光遮蔽材料層進行等向性蝕刻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099132439A TWI487034B (zh) | 2010-09-24 | 2010-09-24 | 薄膜電晶體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099132439A TWI487034B (zh) | 2010-09-24 | 2010-09-24 | 薄膜電晶體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201214576A TW201214576A (en) | 2012-04-01 |
TWI487034B true TWI487034B (zh) | 2015-06-01 |
Family
ID=46786533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099132439A TWI487034B (zh) | 2010-09-24 | 2010-09-24 | 薄膜電晶體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI487034B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI668848B (zh) * | 2015-05-21 | 2019-08-11 | 鴻海精密工業股份有限公司 | 陣列基板的製作方法以及通過該方法製得的陣列基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216756A1 (en) * | 1984-11-02 | 1987-04-08 | Advanced Micro Devices Inc | INTEGRATED CIRCUIT ACCEPTING INPUT SIGNALS AND PRODUCING OUTPUT SIGNALS CORRESPONDING TO THE LEVELS OF DIFFERENT LOGIC FAMILIES. |
TW200915579A (en) * | 2007-09-10 | 2009-04-01 | Idemitsu Kosan Co | Thin film transistor |
TW201005950A (en) * | 2008-05-07 | 2010-02-01 | Canon Kk | Thin film transistor and method of manufacturing the same |
US20100025675A1 (en) * | 2008-07-31 | 2010-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TW201013934A (en) * | 2008-08-08 | 2010-04-01 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
-
2010
- 2010-09-24 TW TW099132439A patent/TWI487034B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216756A1 (en) * | 1984-11-02 | 1987-04-08 | Advanced Micro Devices Inc | INTEGRATED CIRCUIT ACCEPTING INPUT SIGNALS AND PRODUCING OUTPUT SIGNALS CORRESPONDING TO THE LEVELS OF DIFFERENT LOGIC FAMILIES. |
TW200915579A (en) * | 2007-09-10 | 2009-04-01 | Idemitsu Kosan Co | Thin film transistor |
TW201005950A (en) * | 2008-05-07 | 2010-02-01 | Canon Kk | Thin film transistor and method of manufacturing the same |
US20100025675A1 (en) * | 2008-07-31 | 2010-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TW201013934A (en) * | 2008-08-08 | 2010-04-01 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201214576A (en) | 2012-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438868B (zh) | 互補金氧半電晶體及其製作方法 | |
TWI416737B (zh) | 薄膜電晶體及其製造方法 | |
TWI535034B (zh) | 畫素結構及其製作方法 | |
TWI405335B (zh) | 半導體結構及其製造方法 | |
TWI478355B (zh) | 薄膜電晶體 | |
US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
TWI458100B (zh) | 薄膜電晶體結構及其製造方法 | |
WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
JP2007073563A (ja) | 薄膜トランジスタ | |
TWI387109B (zh) | 薄膜電晶體的製造方法 | |
WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
TWI497689B (zh) | 半導體元件及其製造方法 | |
TWI569421B (zh) | 畫素結構及其製作方法 | |
JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
WO2015043220A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
CN105097944A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
TW201705299A (zh) | 薄膜電晶體的製造方法 | |
WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 |