JP5863272B2 - ディスプレイ装置及びその製造方法 - Google Patents

ディスプレイ装置及びその製造方法 Download PDF

Info

Publication number
JP5863272B2
JP5863272B2 JP2011103062A JP2011103062A JP5863272B2 JP 5863272 B2 JP5863272 B2 JP 5863272B2 JP 2011103062 A JP2011103062 A JP 2011103062A JP 2011103062 A JP2011103062 A JP 2011103062A JP 5863272 B2 JP5863272 B2 JP 5863272B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
film
transparent conductive
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011103062A
Other languages
English (en)
Other versions
JP2012093707A (ja
Inventor
▲びん▼ 聖 權
▲びん▼ 聖 權
柱 善 尹
柱 善 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2012093707A publication Critical patent/JP2012093707A/ja
Application granted granted Critical
Publication of JP5863272B2 publication Critical patent/JP5863272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ディスプレイ装置及びその製造方法に関し、より詳しくは、構造及び製造工程を簡素化させると同時に開口率を向上させた、ディスプレイ装置及びその製造方法に関する。
液晶ディスプレイ装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）及び有機発光ディスプレイ装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）などの大部分のフラットパネルディスプレイ装置は、薄膜トランジスター（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）及びキャパシター（ｃａｐａｃｉｔｏｒ）を含む。
薄膜トランジスターは、半導体層とソース電極及びドレイン電極との間の接触抵抗を減少させるために形成された、抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）を含む。抵抗性接触層は、通常、半導体層に不純物をドーピングして形成される。このようなドーピングにより抵抗性接触層を形成する工程は、ディスプレイ装置の全体的な製造工程の簡素化を阻害する。
また、キャパシターは、通常、一つ以上の金属性電極を含むため、ディスプレイ装置の開口率の向上を阻害する。
韓国公開特許第１０−２００８−０１０９９９８号公報
本発明の第一の目的は、構造及び製造工程を簡素化すると同時に開口率を向上させたディスプレイ装置を提供することである。
また、本発明の第二の目的は、前記ディスプレイ装置の製造方法を提供することである。
本発明の実施形態によると、ディスプレイ装置は、基板、前記基板上に形成された前記第１透明導電膜及び前記第１透明導電膜上に形成された第１金属膜を含む多重膜構造と前記第１透明導電膜で形成された単一膜構造とを含むゲート配線、前記ゲート配線の一部の領域上に形成された半導体層、そして前記半導体層上に形成された第２透明導電膜及び前記第２透明導電膜上に形成された第２金属膜を含む多重膜構造と前記第２透明導電膜で形成された単一膜構造とを含むデータ配線を含む。
前記ゲート配線は、ゲート電極、第１キャパシター電極、及びキャパシターラインを含み、前記半導体層の少なくとも一部は前記ゲート電極上に形成される。
ここで、前記ゲート電極は、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、前記第１キャパシター電極及び前記キャパシターラインは、前記第１透明導電膜で形成されてもよい。
また、前記ゲート電極及び前記キャパシターラインは、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、前記第１キャパシター電極は、前記第１透明導電膜で形成されてもよい。
前記ディスプレイ装置において、前記データ配線は、ソース電極、ドレイン電極、及び第２キャパシター電極を含み、前記ソース電極及び前記ドレイン電極は、各々前記半導体層と接触し、前記第２キャパシター電極の少なくとも一部は前記第１キャパシター電極と重なる。
そして、前記ソース電極及び前記ドレイン電極は、前記第２透明導電膜及び前記第２金属膜を含む多重膜で形成され、前記第２キャパシター電極は、前記第２透明導電膜で形成されてもよい。
前記第２キャパシター電極は、前記ドレイン電極の第２透明導電膜から延びる。
前記ソース電極及び前記ドレイン電極の少なくとも一部は前記半導体層上に形成され、前記ソース電極及び前記ドレイン電極の前記第２透明導電膜は、各々前記ソース電極及び前記ドレイン電極の前記第２金属膜と前記半導体層との間で抵抗性接触層となる。
前記データ配線を覆う層間絶縁膜をさらに含み、前記層間絶縁膜は、前記第２キャパシター電極の一部を露出する画素コンタクト孔を有する。
前記層間絶縁膜上に形成された画素電極をさらに含み、前記画素電極は、前記画素コンタクト孔を介して前記第２キャパシター電極と接触する。
前記画素コンタクト孔は、前記キャパシターライン上に形成される。
前記層間絶縁膜は、有機物質を含む。
前記半導体層は、酸化物半導体層である。
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含む。
前記半導体層と前記データ配線との間に配置されたエッチング防止膜をさらに含み、前記エッチング防止膜は、前記半導体層の一部を各々露出するソースコンタクト孔及びドレインコンタクト孔を有し、前記ソース電極及び前記ドレイン電極は、各々前記ソースコンタクト孔及び前記ドレインコンタクト孔を介して前記半導体層と接触する。
前記半導体層上で前記ソース電極及び前記ドレイン電極は互いに離隔し、前記半導体層と前記ソース電極及び前記ドレイン電極とが互いに離隔した領域と前記半導体層との間に配置されたエッチング防止膜をさらに含む。
また、本発明の実施形態によると、ディスプレイ装置の製造方法は、基板を用意する段階と、前記基板上に第１透明導電膜及び第１金属膜を順次に積層した後にパターニング（ｐａｔｔｅｒｎｉｎｇ）して、ゲート電極、第１キャパシター電極、及びキャパシターラインを含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記ゲート電極と少なくとも一部が重なった半導体層を形成する段階と、前記半導体層及び前記ゲート絶縁膜上に第２透明導電膜及び第２金属膜を順次に積層した後にパターニングして、前記半導体層と各々接触するソース電極及びドレイン電極と前記第１キャパシター電極と少なくとも一部が重なる第２キャパシター電極とを含むデータ配線を形成する段階とを含む。
ここで、前記ゲート電極は、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、前記第１キャパシター電極及び前記キャパシターラインは、前記第１透明導電膜で形成され、前記ゲート電極、前記第１キャパシター電極、及び前記キャパシターラインは、一つのマスクを使用した写真エッチング工程によって共に形成される。
また、前記ゲート電極及び前記キャパシターラインは、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、前記第１キャパシター電極は、前記第１透明導電膜で形成され、前記ゲート電極、前記キャパシターライン、及び前記第１キャパシター電極は、一つのマスクを使用した写真エッチング工程によって共に形成される。
そして、前記ディスプレイ装置の製造方法において、前記ソース電極及び前記ドレイン電極は、前記第２透明導電膜及び前記第２金属膜を含む多重膜で形成され、前記第２キャパシター電極は、前記第２透明導電膜で形成され、前記ソース電極、前記ドレイン電極、及び前記第２キャパシター電極は、一つのマスクを使用した写真エッチング工程によって共に形成される。
前記第２キャパシター電極は、前記ドレイン電極の第２透明導電膜から延びる。
前記ソース電極及び前記ドレイン電極の少なくとも一部は前記半導体層上に形成され、前記ソース電極及び前記ドレイン電極の前記第２透明導電膜は、各々前記ソース電極及び前記ドレイン電極の前記第２金属膜と前記半導体層との間で抵抗性接触層となる。
前記データ配線を覆う層間絶縁膜を形成する段階をさらに含み、前記層間絶縁膜は、前記第２キャパシター電極の一部を露出する画素コンタクト孔を有する。
前記層間絶縁膜上に画素電極を形成する段階をさらに含み、前記画素電極は、前記画素コンタクト孔を介して前記第２キャパシター電極と接触する。
前記画素コンタクト孔は、前記キャパシターライン上に形成される。
前記層間絶縁膜は、有機物質を含む。
前記半導体層は、酸化物半導体層である。
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含む。
前記半導体層と前記データ配線との間にエッチング防止膜を形成する段階をさらに含み、前記エッチング防止膜は、前記半導体層の一部を各々露出するソースコンタクト孔及びドレインコンタクト孔を有し、前記ソース電極及び前記ドレイン電極は、各々前記ソースコンタクト孔及び前記ドレインコンタクト孔を介して前記半導体層と接触する。
前記半導体層上で前記ソース電極及び前記ドレイン電極は互いに離隔し、前記半導体層と前記ソース電極及び前記ドレイン電極とが互いに離隔した領域と前記半導体層との間にエッチング防止膜を形成する段階をさらに含む。
本発明の実施形態によると、ディスプレイ装置を、効果的に開口率を向上させて、簡素な構造とすることができる。
また、ディスプレイ装置の全体的な製造工程を短縮することができる。
本発明の第１実施形態に係るディスプレイ装置の配置図である。 図１のＩＩ-ＩＩ線による断面図である。 図１及び図２に示したディスプレイ装置の製造方法を示す断面図である。 図３に後続する断面図である。 図４に後続する断面図である。 図５に後続する断面図である。 本発明の第２実施形態に係るディスプレイ装置の断面図である。 本発明の第３実施形態に係るディスプレイ装置の断面図である。 本発明の第４実施形態に係るディスプレイ装置の断面図である。
以下、添付した図面を参照して、本発明の多様な実施形態について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は多様な形態に具現され、ここで説明する実施形態に限られない。
また、明細書全体にわたって同一または類似する構成要素については、同一参照符号を付ける。また、多様な実施形態において、第１実施形態以外の実施形態では、第１実施形態と異なる構成を中心に説明する。
さらに、図面に示した各構成の大きさ及び厚さは、説明の便宜のために任意に示したものであるため、本発明が必ずしも示されたとおりであるとは限らない。
図面においては、複数の層及び領域を明確に表現するために、厚さを拡大して示した。また、図面においては、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。層、膜、領域、板などの部材を有する部分の「上」または「上部」にあるという時、これはある部分の「直上」にある場合だけでなく、その中間にさらに他の部分がある場合も含む。
以下、図１及び図２を参照して、本発明の第１実施形態に係るディスプレイ装置１０１の構成について説明する。まず、ディスプレイ装置１０１の画素部の薄膜トランジスター及びキャパシターの一部として構成される、透明導電膜について詳細に説明する。図１及び図２にはディスプレイ装置１０１として液晶ディスプレイ装置を示したが、本発明の第１実施形態がこれに限定されるものではない。従って、当該技術分野の従事者が容易に変更実施できる範囲内で、ディスプレイ装置１０１として有機発光ディスプレイ装置が使用されてもよい。
基板１１１は、ガラス、石英、セラミック、及びプラスチックなどで構成された多様な絶縁性基板で形成される。また、図示してはいないが、基板１１１上にはバッファー層が形成されてもよい。バッファー層は、化学的気相蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を利用して、酸化シリコン膜及び窒化シリコン膜などの絶縁膜を一つ以上含む単層または複層構造に形成される。バッファー層は、基板１１１から発生する水分または不純物の拡散及び浸透を防止して、表面を平坦化することができる。
ゲート配線１３１、１３２、１３３、１３８は、基板１１１上に形成される。ゲート配線は、ゲートライン１３１、キャパシターライン１３２、ゲート電極１３３、及び第１キャパシター電極１３８を含む。
さらに、ゲート配線１３１、１３２、１３３、１３８は、基板１１１上に順次に積層された第１透明導電膜１３０１及び第１金属膜１３０２を含む。具体的には、本発明の第１実施形態において、ゲートライン１３１、キャパシターライン１３２、及びゲート電極１３３は、第１透明導電膜１３０１及び第１透明導電膜１３０１上に形成された第１金属膜１３０２を含む多重膜で形成される。第１キャパシター電極１３８は、第１透明導電膜１３０１と一体に形成される。即ち、第１キャパシター電極１３８は、第１金属膜１３０２とは別の構成要素として形成される。
第１透明導電膜１３０１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＩＴＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ Ｔｉｎ Ｏｘｉｄｅ）、及びＡＺＯ（Ａｌｕｍｉｎｕｍ Ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電物質のうちの一つ以上を含む。また、第１透明導電膜１３０１は、単一の層からなる単一膜構造として形成されうる。
第１金属膜１３０２は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）などのように、当該技術分野の従事者に公知の多様な金属物質のうちの一つ以上を含んで形成される。
ゲート電極１３３はゲートライン１３１と接続され、第１キャパシター電極１３８はキャパシターライン１３２と接続される。ゲートライン１３１及びキャパシターライン１３２は、互いに平行に配置される。
ゲート電極１３３、ゲートライン１３１、及びキャパシターライン１３２は、第１金属膜１３０２を含むため、優れた電気的特性を示す。特に、キャパシターライン１３２は、第１透明導電膜１３０１で形成された第１キャパシター電極１３８に電圧を効率よく供給することができる。
また、キャパシターライン１３２は、第１金属膜１３０２を含むため、遮光部の役割も果たすことができる。即ち、キャパシターライン１３２は、遮光部として、段差によって電界が不均一に形成される領域を覆うので、ディスプレイ装置１０１の画像の品質を向上させることができる。
ゲート絶縁膜１４０は、ゲート配線１３１、１３２、１３３、１３８を覆う。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯ２）などのように、当該技術分野の従事者に公知の多様な絶縁物質のうちの一つ以上を含んで形成される。
半導体層１５３は、ゲート絶縁膜１４０上に形成され、ゲート配線１３１、１３２、１３３、１３８の一部の領域上に配置される。具体的には、半導体層１５３は、ゲート電極１３３と少なくとも一部が重畳するように配置される。
また、本発明の第１実施形態において、半導体層１５３には、酸化物半導体層が使用される。具体的に、半導体層１５３は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含む。しかし、本発明の第１実施形態が前記のとおりであるとは限らない。半導体層１５３は、シリコン素材で形成されてもよい。
酸化物半導体層は、非晶質シリコンで形成された半導体層に比べて相対的に高い電子移動度及び信頼性を示し、また、多結晶シリコンで形成された半導体層に比べて優れた均一性を示すだけでなく、製造工程が単純であるというメリットがある。
データ配線１７１、１７５、１７７、１７８は、ゲート絶縁膜１４０及び半導体層１５３上に形成される。データ配線は、データライン１７１、ソース電極１７５、ドレイン電極１７７、及び第２キャパシター電極１７８を含む。
データ配線１７１、１７５、１７７、１７８は、ゲート絶縁膜１４０及び半導体層１５３上に順次に積層された、第２透明導電膜１７０１及び第２金属膜１７０２を含む。具体的には、本発明の第１実施形態において、データライン１７１、ソース電極１７５、及びドレイン電極１７７は、第２透明導電膜１７０１及び第２透明導電膜１７０１上に形成された第２金属膜１７０２を含む多重膜として形成される。第２キャパシター電極１７８は、第２透明導電膜１７０１と一体に形成される。即ち、第２キャパシター電極１７８は、第２金属膜１７０２とは別の構成要素として形成される。
第２透明導電膜１７０１は、第１透明導電膜１３０１と同様に、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＩＴＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ Ｔｉｎ Ｏｘｉｄｅ）、及びＡＺＯ（Ａｌｕｍｉｎｕｍ Ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電層のうちの一つ以上を含む。
第２金属膜１７０２は、第１金属膜１３０２と同様に、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）などのように、当該技術分野の従事者に公知の多様な金属物質のうちの一つ以上を含んで形成される。
ソース電極１７５はデータライン１７１と接続され、ソース電極１７５及びドレイン電極１７７は対向するように形成される。また、ソース電極１７５及びドレイン電極１７７は、各々半導体層１５３と電気的に接触する。即ち、ソース電極１７５及びドレイン電極１７７の少なくとも一部は、半導体層１５３と重畳するように形成される。この時、データライン１７１を含むソース電極１７５及び第２金属膜１７０２を含むドレイン電極１７７下に形成された第２透明導電膜１７０１は、各々の当該電極と半導体層１５３との間で抵抗性接触層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ）の役割を果たす。即ち、ソース電極１７５及びドレイン電極１７７下の第２透明導電膜１７０１は、半導体層１５３と、データライン１７１を含むソース電極１７５及び第２金属層１７０２を含むドレイン電極１７７との間の接触抵抗を減少させる。
このように本実施形態の薄膜トランジスター及びキャパシターの構成によると、第２キャパシター電極１７８は、ドレイン電極１７７の第２透明導電膜１７０１から延びて、第１キャパシター電極１３８と少なくとも一部が重畳するように形成される。第１キャパシター電極１３８、第２キャパシター電極１７８、及びこれらの間のゲート絶縁膜１４０は、キャパシター８０を構成する。この時、ゲート絶縁膜１４０は、誘電体として機能する。従って、ドレイン電極１７７に接続された第２透明導電膜１７０１から延びた第２キャパシター電極１７８と、キャパシターライン１３２に接続された第１キャパシター電極１３８とが全て透明導電膜１３０１、１７０１で形成されるため、ディスプレイ装置１０１の開口率を大きく向上させることができる。
また、詳細は後述するが、本実施形態によると、データ配線１７１、１７５、１７７、１７８を形成する工程において、抵抗性接触層の役割を果たす第２透明導電膜１７０１は当該データ配線と共に形成されうる。したがって、抵抗性接触層を形成するための別途の工程を省略することができる。
次に、本発明の第１の実施形態に係るディスプレイ装置１０１の薄膜トランジスター及びキャパシターの一部として構成される、抵抗性接触層について詳細に説明する。
データライン１７１は、ゲートライン１３１及びキャパシターライン１３２と交差する方向に形成される。
層間絶縁膜１８０は、データ配線１７１、１７５、１７７、１７８を覆い、第２キャパシター電極１７８の一部を露出する画素コンタクト孔１８８を有する。画素コンタクト孔１８８は、キャパシターライン１３２上に形成される。
なお、本発明の第１実施形態において、層間絶縁膜１８０は、有機物質で形成される。例えば、層間絶縁膜１８０は、平坦化特性に優れた感光性（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）有機膜である。
画素電極３１０は、層間絶縁膜１８０上に配置される。画素電極３１０は、層間絶縁膜１８０の画素コンタクト孔１８８を介して、第２キャパシター電極１７８と接触する。
また、画素電極３１０上には液晶層（図示せず）が配置されるが、本発明の第１実施形態がこれに限定されるのではない。即ち、画素電極３１０上に有機発光層（図示せず）が配置されてもよい。
一方、画素コンタクト孔１８８により層間絶縁膜１８０に段差が生じ、この段差領域で電界が不均一に形成されて、画素電極３１０上に配置された液晶層（図示せず）の液晶分子の配列が、意図しない方向にずれる可能性がある。
しかし、本発明の第１実施形態においては、画素コンタクト孔１８８は、キャパシターライン１３２上に形成されるため、第１金属膜１３０２を含むキャパシターライン１３２は、電界が不均一に形成される段差領域を遮光するので、当該段差領域への視界が遮られ、ディスプレイ装置１０１が表示する画質の低下を防止することができる。
このような構成によって、本発明の第１実施形態に係るディスプレイ装置１０１は、構造を簡素化しながら、開口率を向上させることができる。具体的には、一つのマスクを使用した写真エッチング工程によって、抵抗性接触層としての役割を果たす第２透明導電膜１７０１を含むソース電極１７５及びドレイン電極１７７を、第２キャパシター電極１７８と共に形成することができる。即ち、ソース電極１７５、ドレイン電極１７７、及び第２キャパシター電極１７８を、簡素な構造に形成できる。従って、抵抗性接触層を形成するために不純物をドーピングする工程などの追加工程を省略することができる。
従って、本発明の第１実施形態によると、全体的な構造及び製造工程が単純化されるため、大型化されたディスプレイ装置１０１も効果的に高い生産性を維持することができる。
以下、図３乃至図６を参照して、本発明の第１実施形態に係るディスプレイ装置１０１の製造方法を説明する。
まず、図３に示したように、ガラス、石英、セラミック、及びプラスチックなどで構成された基板１１１を用意した後、基板１１１上に第１透明導電膜１３０１及び第１金属膜１３０２を順次に積層する。そして、一つのマスクを使用した写真エッチング工程によってこれらをパターニング（ｐａｔｔｅｒｉｎｇ）して、ゲートライン１３１（図１に図示）、キャパシターライン１３２、ゲート電極１３３、及び第１キャパシター電極１３８を含むゲート配線を形成する。この時、ゲートライン１３１、キャパシターライン１３２、及びゲート電極１３３は、第１透明導電膜１３０１及び第１金属膜１３０２を含む多重膜として形成され、第１キャパシター電極１３８は、第１透明導電膜１３０１で形成される。
一方、ゲート配線１３１、１３２、１３３、１３８を形成するための写真エッチング工程は、ハーフトーン（ｈａｌｆ ｔｏｎｅ）露光工程または二重露光工程を含む。これにより、ゲートライン１３１、キャパシターライン１３２、ゲート電極１３３、及び第１キャパシター電極１３８を共に形成することができる。
次に、図４に示したように、ゲート配線１３１、１３２、１３３、１３８を覆うゲート絶縁膜１４０を形成する。そして、ゲート絶縁膜１４０上に半導体層１５３を形成する。半導体層１５３は、ゲート電極１３３と少なくとも一部が重畳するように配置される。
なお、半導体層１５３は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含む。
次に、図５に示したように、ゲート絶縁膜１４０と半導体層１５３上に、第２透明導電膜１７０１及び第２金属膜１７０２を順次に積層する。そして、一つのマスクを使用した写真エッチング工程によってこれらをパターニング（ｐａｔｔｅｒｉｎｇ）して、データライン１７１、ソース電極１７５、ドレイン電極１７７、及び第２キャパシター電極１７８を含むデータ配線を形成する。この時、データライン１７１、ソース電極１７５、及びドレイン電極１７７は、第２透明導電膜１７０１及び第２金属膜１７０２を含む多重膜で形成され、第２キャパシター電極１７８は、第２透明導電膜１７０１と一体に形成される。
上述のようなデータ配線１７１、１７５、１７７、１７８を形成するための写真エッチング工程は、ハーフトーン（ｈａｌｆ ｔｏｎｅ）露光工程または二重露光工程を含む。これにより、データライン１７１、ソース電極１７５、ドレイン電極１７７、及び第２キャパシター電極１７８を共に形成することができる。
ソース電極１７５及びドレイン電極１７７は、各々半導体層１５３と電気的に接触し、ドレイン電極１７７下の第２透明導電膜１７０１から延びた第２キャパシター電極１７８は、第１キャパシター電極１３８と少なくとも一部が重畳する。
また、ソース電極１７５及びドレイン電極１７７下の第２透明導電膜１７０１は、各々データライン１７１を含むソース電極１７５及び第２金属膜１７０２を含むドレイン電極１７７と半導体層１５３との間で抵抗性接触層の役割を果たす。
次に、図６に示したように、データ配線１７１、１７５、１７７、１７８を覆う層間絶縁膜１８０を形成する。層間絶縁膜１８０は、有機物質で形成されてもよい。
また、層間絶縁膜１８０は、第２キャパシター電極１７８の一部を露出する画素コンタクト孔１８８を有する。画素コンタクト孔１８８は、キャパシターライン１３２上に配置される。
次に、層間絶縁膜１８０上に画素電極３１０を形成する。画素電極３１０は、画素コンタクト孔１８８を介して第２キャパシター電極１７８と接触する。
そして、図示してはいないが、画素電極３１０上に液晶層を配置してもよい。
以上のような本発明の第１実施形態に係るディスプレイ装置１０１の製造方法によると、抵抗性接触層を形成するための追加工程を省略して、使用するマスクの数を最少化することができる。従って、大型化されたディスプレイ装置１０１も効果的に高い生産性を維持することができる。
また、上述したように、第１キャパシター電極１３８及び第２キャパシター電極１７８が全て透明導電膜１３０１、１７０１で形成されるため、ディスプレイ装置１０１の開口率を大きく向上させることができる。
以下、図７を参照して、本発明の第２実施形態に係るディスプレイ装置１０２を説明する。
図７に示したように、本発明の第２実施形態に係るディスプレイ装置１０２では、キャパシターライン１３２が第１透明導電膜１３０１で形成される。即ち、第１実施形態とは異なって、キャパシターライン１３２は、第１金属膜１３０２を有しない。
このような構成によって、本発明の第２実施形態に係るディスプレイ装置１０２は、より向上した開口率を達成することができる。
なお、本発明の第２実施形態に係るディスプレイ装置１０２の製造方法は、キャパシターライン１３２が第１透明導電膜１３０１で形成された点を除いては、第１実施形態と同様である。
以下、図８を参照して、本発明の第３実施形態に係るディスプレイ装置１０３を説明する。
図８に示したように、本発明の第３実施形態に係るディスプレイ装置１０３は、半導体層１５３とデータ配線１７１、１７５、１７７、１７８との間に配置されたエッチング防止膜１６０をさらに含む。
エッチング防止膜１６０は、ソース電極１７５及びドレイン電極１７７を形成する工程において、ソース電極１７５及びドレイン電極１７７下に位置する半導体層１５３が損傷するのを防止する。
また、本発明の第３実施形態に係るエッチング防止膜１６０は、半導体層１５３の一部を各々露出するソースコンタクト孔１６５及びドレインコンタクト孔１６７を有する。
このような構成によって、本発明の第３実施形態に係るディスプレイ装置１０３は、より安定的に形成される。
なお、本発明の第３実施形態に係るディスプレイ装置１０３の製造方法は、エッチング防止膜１６０を形成する工程を除いては、第１実施形態と同様である。しかし、本発明の第３実施形態に係る製造方法は、第１実施形態に比べて写真エッチング工程がさらに１回追加される。
以下、図９を参照して、本発明の第４実施形態に係るディスプレイ装置１０４を説明する。
図９に示したように、本発明の第４実施形態に係るディスプレイ装置１０４は、ソース電極１７５及びドレイン電極１７７が互いに離隔した領域と半導体層１５３との間に配置されたエッチング防止膜２６０をさらに含む。
本発明の第４実施形態に係るエッチング防止膜２６０は、第３実施形態のエッチング防止膜１６０と異なって、半導体層１５３上に限定的に形成される。
このような構成によって、本発明の第４実施形態に係るディスプレイ装置１０４も、安定的に形成される。
なお、本発明の第４実施形態に係るディスプレイ装置１０４の製造方法も、エッチング防止膜２６０を形成する工程を除いては、第１実施形態と同様である。また、本発明の第４実施形態に係る製造方法も、第１実施形態に比べて写真エッチング工程がさらに１回追加される。
本発明を前記で記載した望ましい実施形態を通して説明したが、本発明はこれに限定されず、特許請求の範囲の概念及び範囲を逸脱しない限り、多様な修正及び変形が可能であることを、本発明が属する技術分野に従事する者は簡単に理解することができる。
１０ 薄膜トランジスター、
８０ キャパシター、
１０１ ディスプレイ装置、
１１１ 基板、
１３１ ゲートライン、
１３２ キャパシターライン、
１３３ ゲート電極、
１３８ 第１キャパシター電極、
１４０ ゲート絶縁膜、
１５３ 半導体層、
１６０ エッチング防止膜、
１７１ データライン、
１７５ ソース電極、
１７７ ドレイン電極、
１７８ 第２キャパシター電極、
１８０ 層間絶縁膜、
３１０ 画素電極。

Claims (30)

  1. 基板、
    前記基板上に形成された第１透明導電膜及び前記第１透明導電膜上に形成された第１金属膜を含む多重膜構造と、前記第１透明導電膜で形成された単一膜構造とを含むゲート配線、
    前記ゲート配線の一部の領域上に形成された半導体層、及び
    前記半導体層上に形成された第２透明導電膜及び前記第２透明導電膜上に形成された第２金属膜を含む多重膜構造と、前記第２透明導電膜で形成された単一膜構造とを含むデータ配線、
    を含むことを特徴とするディスプレイ装置。
  2. 前記ゲート配線は、ゲート電極、第１キャパシター電極、及びキャパシターラインを含み、
    前記半導体層の少なくとも一部は前記ゲート電極上に形成されることを特徴とする、請求項１に記載のディスプレイ装置。
  3. 前記ゲート電極は、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、
    前記第１キャパシター電極及び前記キャパシターラインは、前記第１透明導電膜で形成されることを特徴とする、請求項２に記載のディスプレイ装置。
  4. 前記ゲート電極及び前記キャパシターラインは、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、
    前記第１キャパシター電極は、前記第１透明導電膜で形成されることを特徴とする、請求項２に記載のディスプレイ装置。
  5. 前記データ配線は、ソース電極、ドレイン電極、及び第２キャパシター電極を含み、
    前記ソース電極及び前記ドレイン電極は、各々前記半導体層と接触し、前記第２キャパシター電極の少なくとも一部は前記第１キャパシター電極と重なることを特徴とする、請求項２乃至４のうちのいずれか一つに記載のディスプレイ装置。
  6. 前記ソース電極及び前記ドレイン電極は、前記第２透明導電膜及び前記第２金属膜を含む多重膜で形成され、
    前記第２キャパシター電極は、前記第２透明導電膜で形成されることを特徴とする、請求項５に記載のディスプレイ装置。
  7. 前記第２キャパシター電極は、前記ドレイン電極の第２透明導電膜から延びることを特徴とする、請求項６に記載のディスプレイ装置。
  8. 前記ソース電極及び前記ドレイン電極の少なくとも一部は前記半導体層上に形成され、
    前記ソース電極及び前記ドレイン電極の前記第２透明導電膜は、各々前記ソース電極及び前記ドレイン電極の前記第２金属膜と前記半導体層との間で抵抗性接触層となることを特徴とする、請求項６または７に記載のディスプレイ装置。
  9. 前記データ配線を覆う層間絶縁膜をさらに含み、
    前記層間絶縁膜は、前記第２キャパシター電極の一部を露出する画素コンタクト孔を有することを特徴とする、請求項５乃至８のいずれか一項に記載のディスプレイ装置。
  10. 前記層間絶縁膜上に形成された画素電極をさらに含み、
    前記画素電極は、前記画素コンタクト孔を介して前記第２キャパシター電極と接触することを特徴とする、請求項９に記載のディスプレイ装置。
  11. 前記画素コンタクト孔は、前記キャパシターライン上に形成されることを特徴とする、請求項１０に記載のディスプレイ装置。
  12. 前記層間絶縁膜は、有機物質を含むことを特徴とする、請求項９乃至１１のうちいずれか一つに記載のディスプレイ装置。
  13. 前記半導体層と前記データ配線との間に配置されたエッチング防止膜をさらに含み、
    前記エッチング防止膜は、前記半導体層の一部を各々露出するソースコンタクト孔及びドレインコンタクト孔を有し、
    前記ソース電極及び前記ドレイン電極は、各々前記ソースコンタクト孔及び前記ドレインコンタクト孔を介して前記半導体層と接触することを特徴とする、請求項５乃至１２のうちいずれか一つに記載のディスプレイ装置。
  14. 前記半導体層上で前記ソース電極及び前記ドレイン電極は互いに離隔し、
    前記半導体層と前記ソース電極及び前記ドレイン電極とが互いに離隔した領域と前記半導体層との間に配置されたエッチング防止膜をさらに含むことを特徴とする、請求項５乃至１２のうちいずれか一つに記載のディスプレイ装置。
  15. 前記半導体層は、酸化物半導体層であることを特徴とする、請求項１乃至１４のうちいずれか一つに記載のディスプレイ装置。
  16. 前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含むことを特徴とする、請求項１５に記載のディスプレイ装置。
  17. 基板を用意する段階、
    前記基板上に第１透明導電膜及び第１金属膜を順次に積層した後にパターニングして、ゲート電極、第１キャパシター電極、及びキャパシターラインを含むゲート配線を形成する段階、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階、
    前記ゲート絶縁膜上に前記ゲート電極と少なくとも一部が重なった半導体層を形成する段階、及び
    前記半導体層及び前記ゲート絶縁膜上に第２透明導電膜及び第２金属膜を順次に積層した後にパターニングして、前記半導体層に各々接触するソース電極及びドレイン電極と、前記第１キャパシター電極と少なくとも一部が重なる第２キャパシター電極とを含むデータ配線を形成する段階、を含み、
    ここで、前記ゲート配線は、前記第１透明導電膜及び前記第１金属膜を含む多重膜構造と、前記第１透明導電膜で形成された単一膜構造とを含むことを特徴とする、ディスプレイ装置の製造方法。
  18. 前記ゲート電極は、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、
    前記第１キャパシター電極及び前記キャパシターラインは、前記第１透明導電膜で形成され、
    前記ゲート電極、前記第１キャパシター電極、及び前記キャパシターラインは、一つのマスクを使用した写真エッチング工程によって共に形成されることを特徴とする、請求項１７に記載のディスプレイ装置の製造方法。
  19. 前記ゲート電極及び前記キャパシターラインは、前記第１透明導電膜及び前記第１金属膜を含む多重膜で形成され、
    前記第１キャパシター電極は、前記第１透明導電膜で形成され、
    前記ゲート電極、前記キャパシターライン、及び前記第１キャパシター電極は、一つのマスクを使用した写真エッチング工程によって共に形成されることを特徴とする、請求項１７に記載のディスプレイ装置の製造方法。
  20. 前記ソース電極及び前記ドレイン電極は、前記第２透明導電膜及び前記第２金属膜を含む多重膜で形成され、
    前記第２キャパシター電極は、前記第２透明導電膜で形成され、
    前記ソース電極、前記ドレイン電極、及び前記第２キャパシター電極は、一つのマスクを使用した写真エッチング工程によって共に形成されることを特徴とする、請求項１７乃至１９のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  21. 前記第２キャパシター電極は、前記ドレイン電極の第２透明導電膜から延びることを特徴とする、請求項１７乃至２０のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  22. 前記ソース電極及び前記ドレイン電極の少なくとも一部は前記半導体層上に形成され、
    前記ソース電極及び前記ドレイン電極の前記第２透明導電膜は、各々前記ソース電極及び前記ドレイン電極の前記第２金属膜と前記半導体層との間で抵抗性接触層となることを特徴とする、請求項１７乃至２１のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  23. 前記データ配線を覆う層間絶縁膜を形成する段階をさらに含み、
    前記層間絶縁膜は、前記第２キャパシター電極の一部を露出する画素コンタクト孔を有することを特徴とする、請求項１７乃至２２のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  24. 前記層間絶縁膜上に画素電極を形成する段階をさらに含み、
    前記画素電極は、前記画素コンタクト孔を介して前記第２キャパシター電極と接触することを特徴とする、請求項２３に記載のディスプレイ装置の製造方法。
  25. 前記画素コンタクト孔は、前記キャパシターライン上に形成されることを特徴とする、請求項２４に記載のディスプレイ装置の製造方法。
  26. 前記層間絶縁膜は、有機物質を含むことを特徴とする、請求項２３乃至２５のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  27. 前記半導体層は、酸化物半導体層であることを特徴とする、請求項１７乃至２６のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  28. 前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と、酸素（Ｏ）とを含むことを特徴とする、請求項２７に記載のディスプレイ装置の製造方法。
  29. 前記半導体層と前記データ配線との間にエッチング防止膜を形成する段階をさらに含み、
    前記エッチング防止膜は、前記半導体層の一部を各々露出するソースコンタクト孔及びドレインコンタクト孔を有し、
    前記ソース電極及び前記ドレイン電極は、各々前記ソースコンタクト孔及び前記ドレインコンタクト孔を介して前記半導体層と接触することを特徴とする、請求項１７乃至２８のうちのいずれか一つに記載のディスプレイ装置の製造方法。
  30. 前記半導体層上で前記ソース電極及び前記ドレイン電極は互いに離隔し、
    前記半導体層と前記ソース電極及び前記ドレイン電極とが互いに離隔した領域と前記半導体層との間にエッチング防止膜を形成する段階をさらに含むことを特徴とする、請求項１７乃至２８のうちのいずれか一つに記載のディスプレイ装置の製造方法。
JP2011103062A 2010-10-22 2011-05-02 ディスプレイ装置及びその製造方法 Active JP5863272B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100103494A KR20120042029A (ko) 2010-10-22 2010-10-22 표시 장치 및 그 제조 방법
KR10-2010-0103494 2010-10-22

Publications (2)

Publication Number Publication Date
JP2012093707A JP2012093707A (ja) 2012-05-17
JP5863272B2 true JP5863272B2 (ja) 2016-02-16

Family

ID=45972199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011103062A Active JP5863272B2 (ja) 2010-10-22 2011-05-02 ディスプレイ装置及びその製造方法

Country Status (5)

Country Link
US (1) US8519395B2 (ja)
JP (1) JP5863272B2 (ja)
KR (1) KR20120042029A (ja)
CN (1) CN102456696B (ja)
TW (1) TWI570493B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276126B2 (en) * 2012-01-31 2016-03-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6155823B2 (ja) * 2012-07-12 2017-07-05 Jsr株式会社 有機ｅｌ素子、感放射線性樹脂組成物および硬化膜
WO2014014039A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
CN102881701B (zh) 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN103199094B (zh) * 2013-03-25 2016-01-20 南京中电熊猫液晶显示科技有限公司 Tft-lcd阵列基板及其制造方法
KR102123529B1 (ko) * 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
TWI553379B (zh) 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
JP2016048706A (ja) * 2014-08-27 2016-04-07 三菱電機株式会社 アレイ基板およびその製造方法
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104362155B (zh) * 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10249644B2 (en) * 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102664769B1 (ko) 2018-08-20 2024-05-08 엘지디스플레이 주식회사 표시장치
KR102654918B1 (ko) * 2018-10-08 2024-04-05 삼성디스플레이 주식회사 표시장치
KR20200093100A (ko) * 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
TWI807739B (zh) * 2022-03-30 2023-07-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2711003B2 (ja) * 1989-12-25 1998-02-10 三菱電機株式会社 マトリツクス型表示装置
JP3541026B2 (ja) * 1995-08-11 2004-07-07 シャープ株式会社 液晶表示装置、およびアクティブマトリクス基板
JP3269787B2 (ja) * 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002116712A (ja) * 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
JPWO2005101476A1 (ja) * 2004-04-16 2008-03-06 独立行政法人科学技術振興機構 半導体素子及び半導体素子の製造方法
WO2006064832A1 (ja) * 2004-12-16 2006-06-22 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2006195098A (ja) * 2005-01-12 2006-07-27 Toshiba Matsushita Display Technology Co Ltd マトリクスアレイ基板、その製造方法、及び平面表示装置
WO2007097078A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN100576045C (zh) * 2007-08-31 2009-12-30 友达光电股份有限公司 液晶显示装置及其制造方法
CN100521166C (zh) * 2007-11-15 2009-07-29 友达光电股份有限公司 显示元件及其制造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5514418B2 (ja) * 2008-09-05 2014-06-04 株式会社ジャパンディスプレイ 液晶表示装置
JP4661935B2 (ja) * 2008-10-15 2011-03-30 ソニー株式会社 液晶表示装置
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US8519395B2 (en) 2013-08-27
JP2012093707A (ja) 2012-05-17
TW201218347A (en) 2012-05-01
US20120097940A1 (en) 2012-04-26
CN102456696A (zh) 2012-05-16
CN102456696B (zh) 2016-01-20
TWI570493B (zh) 2017-02-11
KR20120042029A (ko) 2012-05-03

Similar Documents

Publication Publication Date Title
JP5863272B2 (ja) ディスプレイ装置及びその製造方法
US8772775B2 (en) Display device and method for manufacturing the same
JP5129228B2 (ja) アレイ基板及びこれの製造方法
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5722604B2 (ja) 表示装置およびその製造方法
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
WO2015186619A1 (ja) 半導体装置、表示装置及び半導体装置の製造方法
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
WO2013172185A1 (ja) 半導体装置およびその製造方法
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
WO2013150981A1 (ja) 半導体装置およびその製造方法
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
KR20150142139A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR20080096214A (ko) 박막 트랜지스터 기판의 제조 방법
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN113421886A (zh) 显示面板及其制备方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
WO2013191044A1 (ja) 半導体装置およびその製造方法
WO2013151002A1 (ja) 半導体装置およびその製造方法
TWI445176B (zh) 薄膜電晶體陣列面板及其製造方法
WO2014077201A1 (ja) 半導体装置の製造方法および表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151222

R150 Certificate of patent or registration of utility model

Ref document number: 5863272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250